JPH0846114A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法

Info

Publication number
JPH0846114A
JPH0846114A JP15651595A JP15651595A JPH0846114A JP H0846114 A JPH0846114 A JP H0846114A JP 15651595 A JP15651595 A JP 15651595A JP 15651595 A JP15651595 A JP 15651595A JP H0846114 A JPH0846114 A JP H0846114A
Authority
JP
Japan
Prior art keywords
solder
leads
plating
semiconductor device
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15651595A
Other languages
English (en)
Inventor
Yoshihisa Maejima
義久 前嶋
Seiya Nishimura
清矢 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP15651595A priority Critical patent/JPH0846114A/ja
Publication of JPH0846114A publication Critical patent/JPH0846114A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、従来の外部からの半田供給法によ
らずとも半導体装置を基板に十分な接合強度で半田接合
し、実装することができるとともに、実装工程を簡略化
できる半導体装置およびその製造方法の提供を目的とす
る。 【構成】 本発明は、複数のリード6を備え、基板9の
導体11に前記リード6が半田付けされて実装される半
導体装置Hにおいて、前記リード6のそれぞれに実装用
の厚さ15μm以上の厚膜半田メッキ8を形成してなる
ものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、クワッドフラットパ
ッケージ(QFP)、スモールアウトラインパッケージ
(SOP)等の多ピンICなどの半導体装置およびこの
半導体装置の製造方法に関し、実装工程での作業の簡略
化、半導体装置の接合強度の改善等を計ったものであ
る。
【0002】
【従来の技術】ICなどの半導体装置の実装において、
信頼性が高く、コストのかからない実装方法が望まれて
いるが、近年、半導体の集積率の高まりに応じ、ICパ
ッケージの多ピン化および狭ピッチ化が加速しているた
めに、これに対応した精密半田技術の進歩が伴わない状
況が生じてきている。即ち、多ピンおよび狭ピッチ化さ
れたICの端子を半田付けするに際し、微細な半田付け
部に一定量の半田を安定的に供給することが極めて困難
であるがために、従来、これらのICに対し、手付け作
業に負っているところが大きいのが現状である。
【0003】ところが手付け作業では、微細な部分に半
田を供給する場合、供給する半田量が一定しない問題が
ある。このため供給する半田量が少ない場合は、接合部
の強度不足を来し、また、半田量が過多の場合は、隣接
する端子どうしが半田のブリッジによって接合されて短
絡してしまう不具合を生じていた。そこで、この種の半
導体装置の基板への実装方法として、予め半導体装置の
端子、例えば、ICのリードなどに半田メッキを施して
おき、基板の回路への接合の際に、接合部分に半田を外
部から供給して接合する方法がとられている。
【0004】この種の技術として実開昭63ー6726
1号公報に開示されているように、外部リードに実装用
の半田を付着させる際に、リード表面の保護や半田のの
りを良くするためにリードの表面に半田等のメッキ層を
設けるものが知られている。また、この公報に記載され
た技術によれば外部リードの表面の半田メッキ層は、更
に半田メッキ上に実装用の半田を設けると記載されてい
ることからも明らかなように、実装時のICパッケージ
の固定を行うのに十分な強度を発生させる半田をメッキ
するものではなく、メッキとは別に実装用の半田をリー
ドの先端に付着させるものである。
【0005】なお、半導体装置の端子に施されている半
田メッキは、外部から供給される半田との濡れ性を良好
にする目的で設けられたもので、数μm程度の厚さを有
するものである。従って、従来、端子に施した半田メッ
キのみでは、接合強度が不足するので、不足となる半田
を以下に説明する方法で外部から供給して接合作業を行
っている。半田の供給方法には、糸半田を用いる方法、
端子が接合される基板のパッドに予めスクリーン印刷な
どによって半田ペーストを塗布しておく方法、ディスペ
ンサーによって基板のパッドに半田ペーストを塗布する
方法、溶融半田槽に基板を浸漬する方法などがある。こ
の種のICリードを基板に接合する際の技術の1つとし
て、特開昭63ー142840号公報に記載されている
ように、溶融した半田にICパッケージの接続用外部リ
ードを浸漬することにより、外部リードに実装用半田を
付着させた構造が知られている。
【0006】
【発明が解決しようとする課題】しかしながら、これら
の半田の供給方法では、接合に必要かつ十分な量の半田
を、それぞれの半導体装置に応じて安定的に供給するこ
とはできなかった。特に、QFPなどの多ピンで、リー
ドピン(リード)の間隔が狭いパッケージを有するI
C、例えば、リード間隔が0.65mm以下のICなど
では、供給半田量が僅かでも過剰であると、リフロー
(溶融)後にリード間の半田によるブリッジが発生し、
また、少しでも不足すると、接合強度の不足が生じるた
めに、適正な量の半田を供給することが極めて困難であ
った。
【0007】特に、前記特開昭63ー142840号公
報に記載されている技術では、溶融した半田にリードを
浸漬して半田を付着させる方法を実施しているので、リ
ードに付着する半田の量をコントロールすることは困難
であった。このため、リードピッチが細かいICパッケ
ージにこの公報記載の技術で半田を付着させて実装を行
うと、ブリッジ発生等のトラブルを発生し易い問題があ
った。
【0008】次に、実開昭63ー67261号公報に開
示されている技術では、実装に必要な半田をメッキされ
たリード上に設けるので、この公報記載の技術では、実
装用の半田がリード上に乗り易くはなるものの、実装用
の半田をどのようにして付着させるか否かについては開
示が見られず、半田付着量の制御はできない問題があっ
た。
【0009】この発明は前記課題を解決するためになさ
れたもので、従来の外部からの半田供給法によらずとも
半導体装置を基板に十分な接合強度で半田接合し、実装
することができるとともに、実装工程を簡略化できる半
導体装置およびその製造方法の提供を目的とする。
【0010】
【課題を解決するための手段】請求項1に記載した発明
は前記課題を解決するために、複数のリードを備え、基
板の導体に前記リードが半田付けされて実装される半導
体装置において、前記リードのそれぞれに厚さ15μm
以上の実装用の厚膜半田メッキを形成してなるものであ
る。請求項2に記載した発明は前記課題を解決するため
に、複数のリードを有するICパッケージを導電性の治
具に挟むパッケージ保持工程と、治具に保持したICパ
ッケージのリードをメッキ液に浸漬し、治具とメッキ液
中に配設された電極に通電することで、リードに実装用
の厚膜半田メッキするメッキ工程とを有するものであ
る。
【0011】
【作用】リードに厚さ15μm以上の厚膜の実装用半田
メッキを施すので、理想的な膜厚の半田が得られる。従
って実装時に、リードを基板の導体に接触させた状態で
厚膜の半田メッキを加熱して溶融させることでこの溶融
した半田によりリードと導体が接合する。従って、実装
時に新たに外部から半田を供給する必要がなくなるとと
もに、溶融した半田によって十分な強度でリードと基板
の導体とが接合される。
【0012】導電性の治具に保持したICパッケージの
リードをメッキ液に浸漬し、治具とメッキ液中に配設さ
れた電極に通電することで、リードに実装用の所望の厚
膜半田メッキすることができるので、種々のピッチ間隔
リード幅のICパッケージであっても理想的な厚さの厚
膜半田メッキが得られる。また、リードの先端に実装用
の半田全てをメッキによって付着させるので、メッキ時
間、メッキ浴温度、攪拌度合いという多くの要素で半田
膜厚を制御できるようになる。
【0013】
【実施例】以下、この発明を更に詳細に説明する。図1
は請求項1に記載した発明の一実施例を説明するための
もので、この実施例の半導体装置Hは、多ピンパッケー
ジICの本体部5の外周部に、多数のリード(ピン端
子)6…が斜め下方に延設されて構成されている。これ
らのリード6は、本体部5の内部の回路や素子に接続さ
れてなるもので、これらのリード6…を介して多ピンパ
ッケージICの本体部5が基板9の導体11に接続され
るようになっている。
【0014】この発明に係る半導体装置Hは、リード…
6に厚膜半田メッキを施したものである。この発明での
厚膜半田メッキとは、半田メッキの厚さが15μm以上
のものを言う。従って、この例の半導体装置Hのリード
6の各々には、厚さ15μm以上の半田メッキ層8が形
成されている。この厚膜の半田メッキ層8の厚さは、半
導体装置の種類によってその好ましい厚さの範囲が異な
る。
【0015】例えば、QFPなどの多ピンパッケージの
ICなどについては、リードピッチP(図2に示すP)
によって、好ましい半田メッキ層8の厚さの範囲が異な
り、リードピッチが0.8mmでは、半田メッキ層8の
厚さの好適範囲は50〜95μmであり、リードピッチ
が0.65mmでは、40〜85μm、0.5mmでは3
0〜70μm、0.4mmでは20〜45μm、0.3m
mでは15〜30μmの範囲である。これらの適正範囲
の下限値未満では半田の溶融後(リフロー後)のICと
基板との接合強度が不足し、上限値を越えると、隣接す
るリードの間で半田によるブリッジが発生し、隣接する
リードどうしが短絡して不都合を来す。また、半導体装
置がその他のものの場合は、部品の大きさ、あるいは、
その重量、形状等によって半田メッキ層8の厚さの好適
範囲が変化するが、通常は15〜200μmの範囲で実
験的に決められ、接合強度の許容値の下限以上の接合強
度が得られれば十分である。
【0016】さらにまた、図2に示すように、半田メッ
キ層8の厚さTと、リードピッチPとリードの幅Wを用
いて半田メッキ層8の厚さの上限を数式で表現すると、
T<(P−W)/2なる関係なることが好ましい。即
ち、半田メッキ層8の厚さをリード6,6の間の間隔の
半分より少なくすることが好ましく、隣接するリード
6,6に形成した半田メッキ層8,8が接触一体化しな
いようにする。
【0017】この例の半導体装置のリード6…への厚膜
半田メッキは、以下に説明する電気半田メッキ法によっ
て行われる。図3は、QFPなどの多ピンパッケージI
Cの多数のリード6に電気半田メッキを施すための治具
1を示すものである。この治具1は黄銅などの金属から
なる4角形状の上枠3と非導電体の下枠2とネジ4…と
から構成されている。そして、図4に示すように、その
下枠2と上枠3との間にQFPなどの多ピンパッケージ
ICの本体部5のリード6…を挟み、ネジ4…で固定す
るパッケージ保持工程を行ったのち、この治具1を半田
メッキ浴Aに浸漬し、リード6…の大部分が半田メッキ
浴A中に浸されるように配置し、治具1を陰極に、半田
インゴット7を陽極として電気メッキするメッキ工程を
行うことによって行われる。なお、当然、前記メッキの
前処理として脱脂洗浄工程などが行われるのは勿論であ
る。
【0018】前記メッキ浴Aの温度は20〜50℃、電
流密度は2〜15A/dm2 程度とすることが好ましい
が、これに限定されることはない。半田メッキの膜厚の
制御は、メッキ時間、メッキ浴温度、浴濃度、浴撹拌度
合等を調節することによって行われる。また、半田イン
ゴット電極7、半田メッキ浴Aの合金組成は、特に限定
されることはなく、通常の錫60%、鉛40%の半田な
どが用いられ、電気半田メッキで得られる半田メッキ厚
の合金組成も半田インゴットの組成と同一となる。
【0019】次に本発明に係る半導体装置の実装方法の
一例について説明する。この例の実装方法では、上述の
半導体装置を基板に実装する際に、そのリード6…に施
された厚膜半田メッキのみを用いて半田付けするもので
ある。
【0020】図1は、この実装方法の一例を模式的に説
明するためのもので、図中符号5はQFPなどの多ピン
パッケージICの本体部であり、この本体部5の総ての
リード6…は、そのリードピッチに応じた厚さの半田メ
ッキ層8で被覆されている。また、図中符号9は、この
本体部5が実装される基板であり、この基板9は強化合
成樹脂板などからなる基材10と、この基材10上に貼
着された銅箔などからなる導体11と、この導体11上
に貼着されたカバーフィルム12とからなるもので、端
子等が接合される部位ではその部分のカバーフィルム1
2が部分的に取り除かれてパッド13となっている。
【0021】この基板9のパッド13には、図1に示す
ように半田ペーストなどの半田は塗布されておらず、導
体11がそのまま露出している。そして、前記本体部5
のリード6…が基板9のパッド13の導体11に接触す
るように本体部5を基板9上で位置合わせして載置し、
この状態でリード6…に向けて加熱空気を吹き付ける方
法、熱圧着などの方法によって、リード6…表面の半田
メッキ層8を溶解し、この溶融半田でリード6…と導体
11とを接合し、実装が行われる。
【0022】このような実装方法によれば、半導体装置
と基板9との接合が半導体装置の端子に予め施された厚
膜の半田メッキ層8の半田によってのみ行われることに
なる。このため、実装時において、外部から別に半田を
接合部分に供給する必要がなければ、予め基板のパッド
に半田ペーストを印刷、塗布する必要もない。従って、
実装工程が簡略化され、また自動機を用いた半田接合に
よる半導体装置の実装が可能になる。
【0023】また、この発明によれば、半田メッキ層8
の厚さを調節することで、個々の半導体装置毎に必要か
つ十分な量の半田を与えることができるので、半田付け
による半導体装置の接合が確実に行える。この点におい
て従来の半田ペーストを基板のパッドに印刷する方法で
は、基板のパッド毎に半田塗布量を変えて適切な半田量
を付与することは不可能であり、半導体装置毎に適切な
半田量を与えることはできない。更に、半導体装置とし
てQFPなどの多ピンパッケージのICの場合には、リ
ードピッチに応じた厚さの半田メッキを施すことで、十
分な接合強度が得られ、かつ、リード間に半田によるブ
リッジが生じることもなく、リードピッチが0.5mm
以下0.3mmまでの狭いICでも半田付けによる実装
が可能である。特に、0.5mm未満のリードピッチの
ICを半田付けで実装することは、従来の半田の供給方
法によるものでは不可能であった。
【0024】
【実施例】以下、実施例を示して具体的に説明するが、
係る実施例は、本発明の一態様を示すものであり、この
発明を限定するものではない。また、本発明の範囲内で
任意に変更可能である。半導体装置として、128ピ
ン、リードピッチ0.80mmのQFPのICを用い、
このICを図3に示す治具に装着して図4に示すような
半田メッキ装置によって半田メッキを行い、そのメッキ
時間を変化させてリードの半田メッキ膜の厚さが8μ
m、55μm、106μm、137μmのものをそれぞ
れ10個以上作成した。
【0025】これらのQFPICを図1を基に説明した
方法によって基板のパッケージに接合した。熱圧着加熱
温度は300℃とし、加熱時間は2.5秒とした。これ
らのものについて、QFPの基板からの剥離強度を測定
するとともに、リード間の半田ブリッジの有無を観察
し、そのブリッジ発生率を求めた。ブリッジ発生率は
は、1個のQFPの128本のリードについてブリッジ
の発生数から算出した。その結果を図5と図6に示す。
【0026】図5に示すように、剥離強度については最
小限500gが必要とされているので、剥離強度のバラ
ツキを考慮に入れてメッキ層厚さとしては、約45μm
以上が必要となる。また、図6において、メッキ厚さが
106μmではブリッジ発生率が7.6%となることか
ら、ブリッジの発生しない膜厚の上限から95μmとな
る。従って、128ピンのQFPのリードピッチが0.
80mmのICでは半田メッキの膜厚は45〜95μm
の範囲が好適であることがわかる。
【0027】次に図7と図8を基に、リードピッチとリ
ード幅が種々の値をとる各種の半導体装置について、半
田メッキ厚の下限値について説明する。現在使用されて
いるICパッケージなどのリードは、ピッチ、幅ともに
各種各様があり、あらゆるサイズで製作可能である。リ
ードの剥離強度は、リードの幅と半田の量により値が大
きく作用するものである。つまり、リードの剥離強度と
半田量とリードの幅は3次元化されるものである。各種
各様のリードにおいて信頼性を確保する必要剥離強度は
各種リードごとに応じた半田量が必要ということにな
る。半田メッキ層の厚さが各リード幅ごとに異なってく
ることになる。
【0028】そこで今、リード剥離の幅を1cmとして
各半田量(半田メッキ厚)に対してどの程度の実装剥離
が生じたかを前述と同様に実験した結果を図7に示す。
図7において、実装剥離強度はリードピッチ1cmにお
いては8kg/cmが望まれるので、この値を満たすに
は半田メッキ厚15μm以上必要であることが明らかで
ある。なお、リードピッチの1cmについて実装剥離強
度8kgであることは、ピッチ幅0.35mmにおいて
実装剥離強度280gであることと同格であることを意
味している。図8に、各リードピッチと各半田メッキ厚
における、ブリッジ発生メッキ厚域と適正半田メッキ厚
域と、実装強度不足メッキ厚域を示す。図8を基に各リ
ードピッチの半導体装置の半田メッキ厚を決定すると、
接合強度に優れるとともにブリッジ発生のない接合を行
うことができる。
【0029】
【発明の効果】以上説明したように本発明によれば、実
装用の厚さ15μm以上の厚膜半田メッキを形成してな
り、基板実装時において、新たに供給する半田が不要に
なるので、実装工程を簡略化することができるとともに
実装コストを下げることができる。また、基板実装工程
において、半田量と半田供給方法を考慮しなくとも良い
ことになるので、半導体装置を基板上に位置決めし、リ
ードの半田を溶融することで容易に接合できる。また、
メッキでリードに形成する半田層は均一の厚さに形成す
ることが容易にできるので、基板上に半田を印刷する場
合と異なり、例えばリードピッチやリード幅が異なる複
数の半導体装置についても、メッキ時間、メッキ浴温
度、攪拌度合いという多くの要素で半田膜厚を制御でき
るようになり、各半導体装置ごとに適切な半田量を容易
に設定することができる。更に、リードピッチとリード
幅の大きさに適合した半田メッキ層を形成するならば、
0.5mm以下の狭ピッチで多ピンタイプの半導体装置
の半田付けであっても、ブリッジを生じることなく、十
分な強度で接合できる効果がある。
【0030】次に、ICパッケージを導電性の治具に挟
むパッケージ保持工程と、治具に保持したリードをメッ
キ液に浸漬し、治具とメッキ液中に配設された電極に通
電することで、リードに実装用の厚膜半田メッキするメ
ッキ工程とを有するので、実装用の厚さ15μm以上の
厚膜半田メッキを全てのリードに均一な所望の厚さで形
成できる。従って、先に記載した構成の半導体装置を得
ることができ、これにより、半導体装置の実装工程を簡
略化でき、十分な接合強度で容易に半田接合できる半導
体装置を提供することができる。
【図面の簡単な説明】
【図1】 本発明の半導体装置の一実施例を基板に装着
した状態を示す断面図である。
【図2】 リードピッチとリード幅を説明するための断
面図である。
【図3】 本発明方法の実施に用いる治具の分解斜視図
である。
【図4】 半導体装置のリードに厚膜メッキを施してい
る状態を示す断面図である。
【図5】 剥離強度とメッキ厚さの関係を示す線図であ
る。
【図6】 ブリッジ発生率と半田メッキ厚さの関係を示
す線図である。
【図7】 実装剥離強度と適正半田メッキ厚の関係を示
す線図である。
【図8】 半田メッキ厚とリードピッチの関係を示す線
図である。
【符号の説明】
A…半田浴、H…半導体装置、P…リードピッチ、T…
メッキ厚、W…リード幅、1…治具、5…多ピンパッケ
ージICの本体部、6…リード(端子)、8…半田メッ
キ層、7…半田インゴット電極、9…基板、11…導
体。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数のリードを備え、基板の導体に前記
    リードが半田付けされて実装される半導体装置におい
    て、前記リードのそれぞれに実装用の厚さ15μm以上
    の厚膜半田メッキを形成してなることを特徴とする半導
    体装置。
  2. 【請求項2】 複数のリードを有するICパッケージを
    導電性の治具に挟むパッケージ保持工程と、治具に保持
    したICパッケージのリードをメッキ液に浸漬し、治具
    とメッキ液中に配設された電極に通電することで、リー
    ドに実装用の厚膜半田メッキするメッキ工程とを有する
    ことを特徴とする半導体装置の製造方法。
JP15651595A 1995-06-22 1995-06-22 半導体装置とその製造方法 Pending JPH0846114A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15651595A JPH0846114A (ja) 1995-06-22 1995-06-22 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15651595A JPH0846114A (ja) 1995-06-22 1995-06-22 半導体装置とその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP1223992A Division JPH0385750A (ja) 1989-08-30 1989-08-30 半導体装置およびその実装方法

Publications (1)

Publication Number Publication Date
JPH0846114A true JPH0846114A (ja) 1996-02-16

Family

ID=15629470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15651595A Pending JPH0846114A (ja) 1995-06-22 1995-06-22 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH0846114A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8485111B2 (en) 2010-12-03 2013-07-16 The Bank Of Tokyo-Mitsubishi Ufj, Ltd. Table and table system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57140884A (en) * 1981-02-23 1982-08-31 Sumitomo Electric Ind Ltd Plating method for silver
JPS59231844A (ja) * 1983-06-14 1984-12-26 Nec Corp 半導体装置用リ−ドフレ−ム
JPS61187261A (ja) * 1985-02-14 1986-08-20 Taiyo Sanso Kk 半導体用リ−ドフレ−ムとその製造方法
JPS6254945A (ja) * 1985-09-04 1987-03-10 Sumitomo Electric Ind Ltd Ic用リ−ドフレ−ム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57140884A (en) * 1981-02-23 1982-08-31 Sumitomo Electric Ind Ltd Plating method for silver
JPS59231844A (ja) * 1983-06-14 1984-12-26 Nec Corp 半導体装置用リ−ドフレ−ム
JPS61187261A (ja) * 1985-02-14 1986-08-20 Taiyo Sanso Kk 半導体用リ−ドフレ−ムとその製造方法
JPS6254945A (ja) * 1985-09-04 1987-03-10 Sumitomo Electric Ind Ltd Ic用リ−ドフレ−ム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8485111B2 (en) 2010-12-03 2013-07-16 The Bank Of Tokyo-Mitsubishi Ufj, Ltd. Table and table system

Similar Documents

Publication Publication Date Title
US5019944A (en) Mounting substrate and its production method, and printed wiring board having connector function and its connection method
US5217597A (en) Solder bump transfer method
JPH0846114A (ja) 半導体装置とその製造方法
JPH0787234B2 (ja) リードフレーム
JPH0385750A (ja) 半導体装置およびその実装方法
JPH0758173A (ja) 半導体装置のバーンイン方法及び半導体装置
KR100479243B1 (ko) 전기도금된리드를가진반도체장치의제조방법
JP2530881Y2 (ja) 半導体装置のリードフレーム
US6924440B2 (en) Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board
JPH0821664B2 (ja) リードの半田メッキ装置
JPH05267838A (ja) 微少量半田供給方法およびその装置
JP3468876B2 (ja) プリント配線板およびその製造方法
JPH0385751A (ja) 半導体装置およびその実装方法
JP2616571B2 (ja) 半導体装置の製造方法
JP2522111B2 (ja) リ―ドの半田メッキ装置
JP3152230B2 (ja) 液晶表示装置の製造方法
JP2674789B2 (ja) 端子ピン付き基板
JP2506613Y2 (ja) リ―ドの半田メッキ装置
JPH04297091A (ja) 半田コートプリント回路基板とその製造方法
JP3045697U (ja) チップ搭載用パッケージ基板
JP2811112B2 (ja) 半田供給板
JP2942401B2 (ja) メッキ用治具
JPH0273690A (ja) 実装基板の製造方法
JP3267280B2 (ja) 電子印字装置
JPH05243338A (ja) Tabテープ及び半導体素子の実装方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961210