JPH084260B2 - クロック選択回路 - Google Patents
クロック選択回路Info
- Publication number
- JPH084260B2 JPH084260B2 JP62319648A JP31964887A JPH084260B2 JP H084260 B2 JPH084260 B2 JP H084260B2 JP 62319648 A JP62319648 A JP 62319648A JP 31964887 A JP31964887 A JP 31964887A JP H084260 B2 JPH084260 B2 JP H084260B2
- Authority
- JP
- Japan
- Prior art keywords
- series
- selection
- clock
- clocks
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 入力するｎ系列のクロックのうちの１系列を選択する
クロック選択回路に関し、 系列選択順序の変更や系列数の変化等に容易に対処で
き，しかも回路規模の縮小を目的とし、 入力するｎ系列のクロックのうちの１系列のクロックを
選択するクロック選択回路において、選択情報記憶手段
の出力に対応して該ｎ系列のクロックのうちから１系列
のクロックを選択する選択手段と、該ｎ系列のクロック
の入力状態，該選択手段の選択状態及び設定された系列
選択順序をアドレスとして入力し、該アドレスに対応す
る該選択情報を出力する選択情報記憶手段とを設けて構
成する。
クロック選択回路に関し、 系列選択順序の変更や系列数の変化等に容易に対処で
き，しかも回路規模の縮小を目的とし、 入力するｎ系列のクロックのうちの１系列のクロックを
選択するクロック選択回路において、選択情報記憶手段
の出力に対応して該ｎ系列のクロックのうちから１系列
のクロックを選択する選択手段と、該ｎ系列のクロック
の入力状態，該選択手段の選択状態及び設定された系列
選択順序をアドレスとして入力し、該アドレスに対応す
る該選択情報を出力する選択情報記憶手段とを設けて構
成する。
本発明は入力するｎ系列のクロックのうちの１系列を
選択するクロック選択回路に関するものである。
選択するクロック選択回路に関するものである。
近年、例えば64,192,384,768,1536,6144Kb/sの伝送速
度を有するデイジタル専用線を利用して計算機間通信，
高速データ伝送，画像伝送，電話を主とした伝送，及び
これらの複合伝送が広く行われる傾向にある。
度を有するデイジタル専用線を利用して計算機間通信，
高速データ伝送，画像伝送，電話を主とした伝送，及び
これらの複合伝送が広く行われる傾向にある。
さて、第３図は本発明が適用されるシステム例の説明
図を示す。図において、例えばマルチメデイア多重装置
は伝送路インタフェースNP1〜NPn及び対応するデイジタ
ル専用線を介してデイジタル網−１〜デイジタル網−ｎ
に接続されて相手と通信を行っている。
図を示す。図において、例えばマルチメデイア多重装置
は伝送路インタフェースNP1〜NPn及び対応するデイジタ
ル専用線を介してデイジタル網−１〜デイジタル網−ｎ
に接続されて相手と通信を行っている。
この時、マルチメデイア多重装置は各伝送路インタフ
ェースに入力するデータからｎ系列のクロックを抽出し
てクロック選択回路１に加える。そして、この回路で１
系列のクロックを選択し，選択されたクロックに同期し
た装置内クロックを生成し，この装置内クロックを用い
て上記のマルチメデイア多重装置の内部回路を動作させ
る。
ェースに入力するデータからｎ系列のクロックを抽出し
てクロック選択回路１に加える。そして、この回路で１
系列のクロックを選択し，選択されたクロックに同期し
た装置内クロックを生成し，この装置内クロックを用い
て上記のマルチメデイア多重装置の内部回路を動作させ
る。
この時、クロック選択回路としては系列選択順序の変
更や系列数の減少に容易に対処でき，しかも回路規模を
縮小することが必要である。
更や系列数の減少に容易に対処でき，しかも回路規模を
縮小することが必要である。
第４図は従来例のブロック図を示す。
図において、入力する２系列のクロック，即ちクロッ
ク−1,クロック−２（以下,CK−1,CK−２と省略する）
が共に正常であれば,CK−１断検出器11,CK−２断検出器
12から断検出出力は送出されず、リセットセット−フリ
ップフロップ（以下,RS−FFと省略する）13の出力で，
例えばセレクタ14は実線の様にCK−１を選択するので、
CK−１が位相同期回路15に入力する。
ク−1,クロック−２（以下,CK−1,CK−２と省略する）
が共に正常であれば,CK−１断検出器11,CK−２断検出器
12から断検出出力は送出されず、リセットセット−フリ
ップフロップ（以下,RS−FFと省略する）13の出力で，
例えばセレクタ14は実線の様にCK−１を選択するので、
CK−１が位相同期回路15に入力する。
位相同期回路15では入力したCK−１に同期した装置内
クロックが生成され，装置内の必要な箇所に転送され
る。
クロックが生成され，装置内の必要な箇所に転送され
る。
次に、CK−１が断になるとCK−１断検出回路11より断
検出出力がRS−FFに加えられるので、RS−FFの出力状態
が変化してセレクタ14は点線の様になってCK−２がセレ
クトされ，位相同期回路15に加えられるので、CK−２に
同期した装置内クロックが転送される。
検出出力がRS−FFに加えられるので、RS−FFの出力状態
が変化してセレクタ14は点線の様になってCK−２がセレ
クトされ，位相同期回路15に加えられるので、CK−２に
同期した装置内クロックが転送される。
ここで、切り替えるべきクロックの系列が少ない時
は，例えばどの様な順序で系列を選択するかと云うこと
は必要ない。
は，例えばどの様な順序で系列を選択するかと云うこと
は必要ない。
しかし、最近はネットワーク化が進んで第３図に示す
様に切り替えるべきクロックの系列が複数になった為、
例えば系列の選択順序を予め定めておき，この順序によ
って選択先を管理することが必要となってきた。
様に切り替えるべきクロックの系列が複数になった為、
例えば系列の選択順序を予め定めておき，この順序によ
って選択先を管理することが必要となってきた。
一方、近年は装置の小型化の傾向にあるので、クロッ
ク選択回路としては回路規模を縮小すると共に，上記の
選択順序の変更等に対して容易に対処できる様にしなけ
ればならないと云う問題点がある。
ク選択回路としては回路規模を縮小すると共に，上記の
選択順序の変更等に対して容易に対処できる様にしなけ
ればならないと云う問題点がある。
第１図は本発明の原理ブロック図を示す。
図中、３は選択情報記憶手段の出力に対応してｎ系列
のクロックのうちから１系列のクロックを選択する選択
手段で、２は該選択手段を制御する選択情報が書き込ま
れ，該ｎ系列のクロックの入力状態，該選択手段の選択
状態及び設定された系列選択順序をアドレスとして入力
し、該アドレスに対応する選択情報が読み出される該選
択情報記憶手段である。
のクロックのうちから１系列のクロックを選択する選択
手段で、２は該選択手段を制御する選択情報が書き込ま
れ，該ｎ系列のクロックの入力状態，該選択手段の選択
状態及び設定された系列選択順序をアドレスとして入力
し、該アドレスに対応する選択情報が読み出される該選
択情報記憶手段である。
本発明は系列選択順序,n系列のクロックの入力状態，
選択手段の選択状態の組み合わせをアドレスとして対応
する選択情報を選択情報記憶手段２に書き込んだ後、系
列選択順序を外部より指定し、現在のクロック入力状態
及び選択手段３の選択状態から対応する選択情報を読み
出し、この選択情報で入力するｎ系列のクロックのうち
の１系列のクロックを選択する様にした。
選択手段の選択状態の組み合わせをアドレスとして対応
する選択情報を選択情報記憶手段２に書き込んだ後、系
列選択順序を外部より指定し、現在のクロック入力状態
及び選択手段３の選択状態から対応する選択情報を読み
出し、この選択情報で入力するｎ系列のクロックのうち
の１系列のクロックを選択する様にした。
ここで、選択情報記憶手段２として大規模集積回路の
記憶手段を用いることにより、回路規模が縮小されると
共に，選択順序の変更等に対して容易に対処できる。
記憶手段を用いることにより、回路規模が縮小されると
共に，選択順序の変更等に対して容易に対処できる。
第２図は本発明の実施例のブロック図である。
ここで、ROM21,フリップフロップ22は選択情報記憶手
段２の構成部分、セレクタ31は選択手段３の構成部分を
示す。尚、全図を通じて同一符号は同一対象物を示す。
以下、４系列のクロックが入力するとしての図の動作を
説明する。
段２の構成部分、セレクタ31は選択手段３の構成部分を
示す。尚、全図を通じて同一符号は同一対象物を示す。
以下、４系列のクロックが入力するとしての図の動作を
説明する。
先ず、ROM21のアドレスは系列選択順序，入力ク
ロック断情報，セレクタの現在のセレクト状態の３組
み合わせによって示される。
ロック断情報，セレクタの現在のセレクト状態の３組
み合わせによって示される。
項については４系列のクロックを選択する際に順序
を付ける。例えば、系列１→系列２→系列３→系列４の
順で系列を選択すると云うことは、全ての系列が正常な
ら，系列１を選択するが，系列１に障害が発生し，系列
２が正常なら系列２を選択する。又、系列1,2に障害が
発生すれば正常な系列３を選択するが、系列1,2,3に障
害が発生すれば正常な系列４を選択すると云うことを示
す。
を付ける。例えば、系列１→系列２→系列３→系列４の
順で系列を選択すると云うことは、全ての系列が正常な
ら，系列１を選択するが，系列１に障害が発生し，系列
２が正常なら系列２を選択する。又、系列1,2に障害が
発生すれば正常な系列３を選択するが、系列1,2,3に障
害が発生すれば正常な系列４を選択すると云うことを示
す。
項については４系列のクロックが採り得る全ての断
の状態を求める。
の状態を求める。
項についてはセレクタの取り得るセレクト状態を求
めるが、ここでセレクト状態としては４系列のクロック
のセレクトの他に位相同期回路14にクロックを入力せ
ず，この回路を自走状態にする５つの状態があるとす
る。
めるが、ここでセレクト状態としては４系列のクロック
のセレクトの他に位相同期回路14にクロックを入力せ
ず，この回路を自走状態にする５つの状態があるとす
る。
そして、これらの項〜項の状態の組み合わせがRO
M21のアドレスになり、このアドレスに対応してセレク
タにどの様なセレクト動作をさせるかと云うセレクト情
報を書き込む。
M21のアドレスになり、このアドレスに対応してセレク
タにどの様なセレクト動作をさせるかと云うセレクト情
報を書き込む。
次に、セレクト情報の読み出しは下記の様に行われ
る。即ち、CPU（図示せず）により項の系列選択順序
を設定してROM21に入力する。項，項については現
在どの様な状態にあるかが，例えば常時ROM21に加えら
れている。
る。即ち、CPU（図示せず）により項の系列選択順序
を設定してROM21に入力する。項，項については現
在どの様な状態にあるかが，例えば常時ROM21に加えら
れている。
そこで、このアドレスに対応するセレクト情報が読み
出され，フリップフロップ22を介してセレクタ31に加え
られる。セレクタ31は対応する系列をセレクトし，セレ
クトされたクロックが位相同期回路14に加えられる。
出され，フリップフロップ22を介してセレクタ31に加え
られる。セレクタ31は対応する系列をセレクトし，セレ
クトされたクロックが位相同期回路14に加えられる。
即ち、セレクタの制御をCPUとROMを用いてソフト的に
行うので，系列選択順序の変更や系列数の変更等に対し
て容易に対処できると共に、ROMを使用することにより
回路規模が小さくなる。
行うので，系列選択順序の変更や系列数の変更等に対し
て容易に対処できると共に、ROMを使用することにより
回路規模が小さくなる。
以上詳細に説明した様に本発明によれば回路規模が小
さいくなると共に，選択順序の変更等に対して容易に対
処できると云う効果がある。
さいくなると共に，選択順序の変更等に対して容易に対
処できると云う効果がある。
第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、 第３図は本発明が適用されるシステム例の説明図、 第４図は従来例のブロック図を示す。 図において、 ２は選択情報記憶手段、 ３は選択手段を示す。
Claims (1)
- 【請求項１】入力するｎ系列（ｎは正の整数）のクロッ
クのうち１系列のクロックを選択するクロック選択回路
において、 選択情報に対応して該ｎ系列のクロックのうちから１系
列のクロックを選択する選択手段（３）と、 該ｎ系列のクロックの入力状態，該選択手段の選択状態
及び設定された系列選択順序をアドレスとして入力し、
該アドレスに対応する該選択情報を出力する選択情報記
憶手段（２）とを設けたことを特徴とするクロック選択
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319648A JPH084260B2 (ja) | 1987-12-17 | 1987-12-17 | クロック選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319648A JPH084260B2 (ja) | 1987-12-17 | 1987-12-17 | クロック選択回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01160231A JPH01160231A (ja) | 1989-06-23 |
| JPH084260B2 true JPH084260B2 (ja) | 1996-01-17 |
Family
ID=18112644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62319648A Expired - Lifetime JPH084260B2 (ja) | 1987-12-17 | 1987-12-17 | クロック選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084260B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9936600B2 (en) | 2016-02-24 | 2018-04-03 | Lsis Co., Ltd. | Motor drive unit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4124136B2 (ja) | 2003-04-21 | 2008-07-23 | 株式会社デンソー | 冷媒蒸発器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61131611A (ja) * | 1984-11-29 | 1986-06-19 | Fujitsu Ltd | クロツクパルスの位相調整回路 |
-
1987
- 1987-12-17 JP JP62319648A patent/JPH084260B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9936600B2 (en) | 2016-02-24 | 2018-04-03 | Lsis Co., Ltd. | Motor drive unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01160231A (ja) | 1989-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0226017B1 (en) | Data synchronizer between a source system and a sink system | |
| US6963220B2 (en) | Methods and circuitry for implementing first-in first-out structure | |
| JP3521233B2 (ja) | Ｓｍｉｉ規格による装置間のデータ転送中継装置及びその方法 | |
| US8867573B2 (en) | Transferring data between asynchronous clock domains | |
| CN111971648B (zh) | 异步多时钟域数据流接合及再同步系统和方法 | |
| US4771441A (en) | Synchronizing unit | |
| JPH0417496A (ja) | デジタル交換装置 | |
| JPH084260B2 (ja) | クロック選択回路 | |
| JPH11167560A (ja) | データ転送システム、このシステムに用いるスイッチング回路、アダプタ及びこのシステムを有する集積回路並びにデータ転送方法 | |
| GB1581839A (en) | I/o bus transceiver for a data processing system | |
| JP2546967B2 (ja) | データ伝送システム | |
| JP2001159970A (ja) | 装置間結合装置 | |
| JPS60158751A (ja) | 時分割多重化された直列ビツトストリ−ムに複数のチヤンネルからメツセ−ジを伝送するための装置 | |
| CN115699668A (zh) | 宽弹性缓冲器 | |
| Cordell | A 45-Mbit/s CMOS VLSI digital phase aligner | |
| EP0910904A1 (en) | Arrangement and method relating to the handling of redundant signals and a telecommunications system comprising such | |
| JP2712465B2 (ja) | クロック選択回路 | |
| JPH0713956A (ja) | Ｓｉｍｄ型並列計算機データ転送装置 | |
| KR950013799B1 (ko) | 이중 클럭시스템의 클럭신호 선택장치 | |
| TWI242705B (en) | State machine based phase-lock-loop for USB clock recovery | |
| JPS6256041A (ja) | クロツク整合回路 | |
| JPH07177137A (ja) | フレーム位相同期回路 | |
| CN114647598A (zh) | 一种时钟系统和时钟同步的方法 | |
| JPS61285524A (ja) | 論理回路出力伝送方式 | |
| JPH10112705A (ja) | 制御回路 |