JPH08330685A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH08330685A
JPH08330685A JP15687695A JP15687695A JPH08330685A JP H08330685 A JPH08330685 A JP H08330685A JP 15687695 A JP15687695 A JP 15687695A JP 15687695 A JP15687695 A JP 15687695A JP H08330685 A JPH08330685 A JP H08330685A
Authority
JP
Japan
Prior art keywords
pattern
inspection
circuit board
amount
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15687695A
Other languages
English (en)
Inventor
Naoto Fukuda
直人 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elna Co Ltd
Original Assignee
Elna Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elna Co Ltd filed Critical Elna Co Ltd
Priority to JP15687695A priority Critical patent/JPH08330685A/ja
Publication of JPH08330685A publication Critical patent/JPH08330685A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Abstract

(57)【要約】 【目的】 回路パターンとソルダレジストパターンのず
れ量を目盛り線などのスケールを用いることなく、目視
にて簡単かつ容易に検出可能とする。 【構成】 回路パターンが形成されている回路基板10
上に所定のパターンをもってソルダレジストを形成した
後、回路パターンとそのソルダレジストパターンとの位
置ずれを検査するにあたって、回路基板10上に複数の
検査用ランド12を一定の間隔D1をもって規則的に配
列してなる誤差判定用パターン11を形成するととも
に、その上にソルダレジストを形成する際、誤差判定用
パターン11上に、複数の検査マーク22をD2(=D
1−Δtで、Δtは最小ずれ検出量)なる間隔をもって
配列した目盛パターン21を重ねるように形成し、その
検査ランド12と検査マーク22の重なり状態により、
回路パターンとソルダレジストパターンとの位置ずれを
検査する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプリント配線板などの回
路基板に関し、さらに詳しく言えば、回路パターンとそ
の上に形成されるソルダレジストパターンとの位置ずれ
量を目視にて簡単かつ正確に検査し得るずれ量検出手段
を備えた回路基板に関する。
【0002】
【従来の技術】回路基板に所定の回路パターンを形成し
た後、通常は、そのハンダ付け箇所を除いた部分にソル
ダレジストが形成される。しかしながら、ソルダレジス
トに所定量以上のずれがあると、ハンダ付け箇所が必要
以上にレジストによって覆われてしまうため、ハンダ付
け不良が発生する。
【0003】そこで、そのパターンのずれ量を検査する
ことになるが、従来ではもっともパターン形成精度が要
求される部分、例えばICなどのフラットパッケージの
リードが取り付けられるランド部分のまわりをルーペな
どにて検査するようにしている。
【0004】図7にはそのフラットパッケージのリード
が取り付けられるランド1が拡大された状態で示されて
いる。ソルダレジスト2はこのランド1を除いた部分に
形成され、ずれがない場合には、図6のようにランド1
上およびその周囲の特定範囲内はブランクとされる。こ
れに対して、図8にはソルダレジスト2がΔdずれ、そ
の一部分がランド1にかかった状態が示されている。
【0005】
【発明が解決しようとする課題】このように、従来では
ルーペにてソルダレジスト2がランド1にかかっている
かどうかを観察し、かかっている場合にはそのずれ量Δ
dが許容範囲内かどうかをルーペ内の目盛りにて計測す
るようにしている。しかも、その検査箇所は1ヵ所では
不十分であるため、複数箇所を選定して検査するように
している。
【0006】したがって、この検査にはかなりの時間と
労力を要し、また、その割りには信頼性に欠けるきらい
があり、総じてこの点に関する解決が望まれていた。
【0007】よって、本発明の目的は、パターンずれを
例えばルーペで観察するにしても、ずれの有無はもとよ
り、そのずれ量までも簡単に検出(測定)することがで
きるようにした回路基板を提供することにある。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、回路パターンとソルダレジストパターン
とがそれぞれ所定のパターンをもって形成されている回
路基板において、上記回路パターンと上記ソルダレジス
トパターンの相対的なずれ量を目視にて検出し得るずれ
量検出手段を有し、同ずれ量検出手段は、上記回路パタ
ーンとともに一定の間隔D1をもって規則的に形成され
た検査用ランド列を含む誤差判定用パターンと、上記ソ
ルダレジストパターン形成時に上記誤差判定用パターン
上に一定の間隔D2(=D1−Δtで、Δtは最小ずれ
検出量)をもって規則的に形成された検査マーク列を含
む目盛パターンとからなることを特徴としている。
【0009】この場合、上記検査ランドは所定幅の長方
形状部分を含み、上記検査マークはその長方形状の短辺
を直径とする真円であることが好ましく、また、必要と
する検査可能な最大ずれ検出量をΔt×nとすると、上
記検査ランドおよび上記検査マークは少なくともn+1
個設けられることになる。
【0010】さらに、上記ずれ量検出手段は好ましくは
上記回路基板の4隅にそれぞれ配置され、一方の対角位
置に対向する誤差判定用パターンはX軸方向(横方向)
に配向され、他方の対角位置に対向する誤差判定用パタ
ーンはY軸方向(縦方向)に配向され、これによればど
の方向にずれているかが容易に分かる。
【0011】一方向(例えば右方向)のみならずその反
対方向の両方向のずれ量を検出可能とするには、上記ず
れ量検出手段が上下2列に配置され、各列において互い
に反対側の端部に位置する検査ランドがずれ検出の基準
位置とされる。
【0012】また、この両方向のずれ検出は、上記誤差
判定用パターンの検査ランド数を奇数個とし、その中央
の検査ランドをずれ検出の基準位置とすることによって
も行なわれる。
【0013】なお、一つの誤差判定用パターンに対し
て、最小ずれ検出量を異にする複数の検査マーク列を設
けることにより、よりきめ細かくずれ量を検出すること
ができる。
【0014】一方、本発明は、上記ソルダレジストパタ
ーン上にさらにシンボルマークが形成される場合にも適
用することができる。すなわち、シンボルマーク形成時
にも上記誤差判定用パターン上に、上記と同じ目盛パタ
ーンを形成し、その検査ランドと検査マークの重なり状
態により、上記回路パターンとシンボルマークとの位置
ずれを検査することができる。
【0015】
【作用】上記のように、検査ランド間のピッチと検査マ
ーク間のピッチはΔtずれている。そこで、検査ランド
の列と検査マークの列を、例えばその一端側のもの同士
を基準にして重ね合わせた場合、その基準位置の検査ラ
ンドと検査マークとが完全に重なり合えばずれなしと判
断される。
【0016】これに対して、基準位置の検査ランドと検
査マークとがずれている場合、列に沿ってその重なり状
態を観察し、基準位置の検査マークから数えて何番目の
検査マークが検査ランドと完全に重なっているかを見
る。それが例えば3番目であれば回路パターンに対する
ソルダレジストパターンのずれ量は2×Δtであること
が分かる。
【0017】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図1(a)には回路基板10上に図示しない
回路パターンとともに、それと同一のマスクにより形成
される誤差判定用パターン11が示されている。この誤
差判定用パターン11は、一定の間隔D1をもって一列
状に規則的に配列された複数の検査用ランド12を備え
ている。
【0018】この実施例において、各検査用ランド12
は幅が0.1cm、その両端が円弧状で長軸が0.2c
mの小判形に形成され、その中心から隣の検査用ランド
12の中心までの距離、すなわち上記間隔D1が0.2
cmとされている。また、検査用ランド12は6個設け
られている。なお、以下の説明で、便宜上各検査用ラン
ド12に添字a〜fを付すことがある。
【0019】図1(b)には回路パターン上に形成され
るソルダレジストとともに、上記誤差判定用パターン1
1上に形成される目盛パターン21が示されている。こ
の目盛パターン21は複数の検査マーク22を備え、最
小ずれ検出量をΔtとすると、各検査マーク22はD1
−Δt=D2なる間隔をもって一列状に規則的に配列さ
れる。
【0020】この実施例において、各検査マーク22は
検査ランド12と同幅の直径0.1cmの円形ブランク
(レジストのない空白部)とされ、その周囲はレジスト
材によって囲まれている。また、最小ずれ検出量Δtは
25μmとされており、したがって各検査マーク22の
中心間の距離、すなわちその配置間隔D2は0.2cm
−0.025cm=0.175cmとされ、この間隔を
もって検査ランド12と同数の6個が直線状に配列され
ている。なお、この各検査マーク22についても、説明
の便宜上添字a〜fを付すことがある。
【0021】図2には、ずれ量検出手段として、誤差判
定用パターン11上に目盛パターン21が形成された状
態が示されている。この目盛パターン21を誤差判定用
パターン11に重ねるにあたって、この例ではそれぞれ
一番左端の検査ランド12aと検査マーク22aとを基
準とし、ずれがない場合には、図2(a)に示されてい
るように、その検査ランド12aと検査マーク22aと
が完全に重なり合うようにその位置関係が設定されてい
る。
【0022】したがって、ずれの有無を検査するには、
まず、その左端の検査ランド12aと検査マーク22a
の重なりを観察し、一致していれば「ずれ」がないと判
断される。
【0023】これに対して、その検査ランド12aと検
査マーク22aとが例えば図2(b)に示されているよ
うにずれている場合には、右方向にルーペをずらして、
検査ランド12に対して完全に重なり合っている検査マ
ーク22を探す。この例では、基準の検査マーク22a
から数えて3番目の検査マーク20cがその下の検査ラ
ンド12cに完全に重なっているため、25μm×2=
50μmとして、ルーペ内の目盛りを読むことなく、そ
のずれ量を知ることができる。
【0024】なおこの場合、検査ランド12が上記のよ
うに小判形に形成されているため、検査マーク22がそ
の長軸方向にずれていたとしても、そのずれが長軸以上
の大幅なものでなければ、両者の重なり具合を観察する
うえで支障は生じない。
【0025】この実施例では検査マーク22が6個であ
るから、ずれ検出範囲は最小で25μm、最大で125
μmである。これを敷衍すると、例えば最小ずれ検出量
を10μmとし、最大ずれ検出量150μmまで検出可
能とするには検査ランド12および検査マーク22を1
6個配置すればよい。
【0026】上記実施例では、一番左側の検査ランド1
2aと検査マーク22aを位置合せ基準としているた
め、図2(b)の場合のように、回路パターン(検査ラ
ンド12)に対するソルダレジストパターン(検査マー
ク22)の右方向へのずれ量はは25μm単位で最大1
25μmまで目視にて検出可能である。
【0027】しかしながら、反対に回路パターン(検査
ランド12)に対するソルダレジストパターン(検査マ
ーク22)の左方向へのずれは、そのずれ量が75μm
未満の場合には、いずれの検査マーク22も検査ランド
12に重ならないため、回路パターンに対してどの程度
の量左方向にずれているかは、おおよその推測は付くに
しても正確には分からない。
【0028】そこで、左右のいずれにずれた場合でも、
そのずれ量を検出可能とするには、次の2通りの方法が
ある。その一つとしては図3に示されているように、上
下2列に誤差判定用パターン11,11を配置し、その
各々に目盛パターン21,21を重ねるにあたって、例
えば上段の誤差判定用パターン11に対しては図2
(a)のように、その一番左側の検査ランド12aにず
れのない場合の基準を置き、他方、下段の誤差判定用パ
ターン11については一番右側の検査ランド12fにず
れのない場合の基準を置くようにすればよく、これによ
れば、上段で右方向のずれ量が検出でき、下段で左方向
のずれ量が検出できる。
【0029】別の方法としては、図4(a)に示されて
いるように、ずれのない場合の基準となる検査ランド、
例えば12aを共通としてその左右に誤差判定用パター
ン11,11を一列状態に展開する。同様に、目盛パタ
ーンについても、検査ランド12aに対応する中央の検
査マーク22aを共通としてその左右に目盛パターン2
1,21を展開する。この場合、検査ランド12および
検査マーク22を左右対称的に配列するには、それぞれ
奇数個であることが好ましい。
【0030】検査を行なう場合、まず、その中心にある
検査ランド12aの部分を観察し、それと検査マーク2
2aが合致していれば、ずれがないことが分かる(図4
(b)参照)。これに対して、検査ランド12aと検査
マーク22aとがずれている場合には、検査ランドと検
査マークとが完全に重なっている部分を探す。そこで、
例えば図4(c)のように、左側の検査ランド12cの
部分で検査マーク22cが重なっていれば、回路パター
ンに対してソルダレジストパターンが左側に50μmず
れていることが分かる。
【0031】また、図5に示されているように、誤差判
定用パターン11(目盛パターン21も同じ)は、好ま
しくは回路基板10の4隅にそれぞれ設けられる。その
場合、対角位置に配置される一方の誤差判定用パターン
11,11を例えばX軸方向(横方向)に配列し、他方
の対角位置にある誤差判定用パターン11,11を例え
ばY軸方向(縦方向)に配列することにより、横方向お
よび縦方向のずれを検査することができる。なお、ここ
での誤差判定用パターン11には図3および図4の左右
方向(両方向)のずれ量を検出可能とした誤差判定用パ
ターン11を含むとともに、好ましくはこれらの誤差判
定用パターン11は回路基板10の捨て板に設けられる
とよい。
【0032】なお、通常はソルダレジストパターンを形
成した後、シルク印刷によりシンボルマークが印刷され
るが、本発明はそのシンボルマークのずれ量検出にも適
用可能である。すなわち、シンボルマークの印刷時に誤
差判定用パターン11に対応する位置に図1(c)に示
されているように、例えば十文字状の複数の検査マーク
24の列からなる目盛パターン23を形成することによ
り、上記と同様にしてシンボルマークのずれ量を検出す
ることができる。
【0033】上記各実施例では、誤差判定用パターン1
1と目盛パターン21とが1対1の関係で設けられてい
るが、図6に示されているように、一つの誤差判定用パ
ターン11に対して最小ずれ検出量Δtを異にする例え
ば2つの目盛パターン21a,21bを組み合わせても
よい。
【0034】すなわち、一方の目盛パターン21aの最
小ずれ検出量Δtを上記実施例と同様25μmとし、他
方の目盛パターン21bの最小ずれ検出量Δtを例えば
30μmとすることにより、25μm単位および30μ
m単位の双方でずれ量を検出することが可能となる。
【0035】
【発明の効果】以上説明したように、本発明によれば、
回路基板の所定部位に、回路パターンとともに一定の間
隔D1をもって規則的に形成された検査用ランド列を含
む誤差判定用パターンと、ソルダレジストパターン形成
時に上記誤差判定用パターン上に一定の間隔D2(=D
1−Δtで、Δtは最小ずれ検出量)をもって規則的に
形成された検査マーク列を含む目盛パターンとからなる
ずれ量検出手段が設けられているため、どの検査マーク
が検査ランドと完全に重なっているかを観察することに
より、従来のように例えばルーペ内の目盛を読むことな
く、回路パターンとソルダレジストパターンとの位置ず
れ量を簡単に検査することができる。
【0036】この場合、検査ランドを所定幅の長方形状
部分を含む例えば小判形とし、検査マークをその長方形
状の短辺を直径とする真円とすることにより、検査マー
クが検査ランドの長軸方向に多少ずれていたとしても、
検査ランドに対して検査マークが完全に重なっているか
を観察するうえで支障は生じない。
【0037】また、必要とする検査可能な最大ずれ検出
量を任意に設定することができ、それをΔt×nとする
と、検査ランドおよび検査マークは少なくともn+1個
設ければよいことになる。
【0038】さらには、上記ずれ量検出手段を回路基板
の4隅において、一方の対角位置のものはX軸方向(横
方向)に配向し、他方の対角位置のものはY軸方向(縦
方向)に配向することにより、左右上下方向のずれ量を
測定することが可能となる。
【0039】一方、上記誤差判定用パターンを上下2列
に配置し、各列において互いに反対側の端部に位置する
検査ランドをずれ検出の基準位置とすることにより、例
えば左右両方向のずれに対応して、そのずれ量の検出が
可能となる。
【0040】また、上記誤差判定用パターンを奇数個の
検査ランド列とし、その中央の検査ランドをずれ検出の
基準位置とすることによっても、上記と同様に両方向の
ずれに対応して、そのずれ量の検出が可能となる。
【0041】なお、一つの誤差判定用パターンに対し
て、最小ずれ検出量を異にする複数の検査マーク列を設
けることにより、よりきめ細かなピッチでずれ量を検出
することができる。
【0042】一方、上記ソルダレジストパターン上にさ
らにシンボルマークが形成される場合において、同シン
ボルマーク形成時にも上記誤差判定用パターン上に、複
数の検査マークをD2なる間隔をもって配列してなる目
盛パターンを重ねるように形成し、その検査ランドと検
査マークの重なり状態により、上記回路パターンとシン
ボルマークとの位置ずれを検査することもできる。
【図面の簡単な説明】
【図1】本発明のずれ量検出手段を構成する誤差判定用
パターンおよび目盛パターンの一例を示した模式図。
【図2】上記誤差判定用パターンと目盛パターンとによ
るずれ量検出手段により、回路パターンとソルダレジス
トパターンのずれ量を検出する状態を示した模式図。
【図3】左右両方向のずれに対応して、そのずれ量を検
出可能としたずれ量検出手段の別の例を示した模式図。
【図4】左右両方向のずれに対応して、そのずれ量を検
出可能としたずれ量検出手段のさらに別の例を示した模
式図。
【図5】回路基板に対する上記ずれ量検出手段の好適な
配置例を示した説明図。
【図6】異なる最小ずれ検出量でのずれ検出を可能とし
たずれ量検出手段の実施例を示した模式図。
【図7】従来例でパターンずれが生じていない状態を示
した回路基板の一部平面図。
【図8】同従来例でパターンずれが生じている場合を示
した回路基板の一部平面図。
【符号の説明】
10 回路基板 11 誤差判定用パターン 12 検査パターン 21,23 目盛パターン 22 検査マーク

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 回路パターンとソルダレジストパターン
    とがそれぞれ所定のパターンをもって形成されている回
    路基板において、上記回路パターンと上記ソルダレジス
    トパターンの相対的なずれ量を目視にて検出し得るずれ
    量検出手段を有し、同ずれ量検出手段は、上記回路パタ
    ーンとともに一定の間隔D1をもって規則的に形成され
    た検査用ランド列を含む誤差判定用パターンと、上記ソ
    ルダレジストパターン形成時に上記誤差判定用パターン
    上に一定の間隔D2(=D1−Δtで、Δtは最小ずれ
    検出量)をもって規則的に形成された検査マーク列を含
    む目盛パターンとからなることを特徴とする回路基板。
  2. 【請求項2】 上記検査ランドは所定幅の長方形状部分
    を含み、上記検査マークはその長方形状の短辺を直径と
    する真円であることを特徴とする請求項1に記載の回路
    基板。
  3. 【請求項3】 最大ずれ検出量をΔt×nとすると、上
    記検査ランドおよび上記検査マークは少なくともn+1
    個設けられることを特徴とする請求項1または2に記載
    の回路基板。
  4. 【請求項4】 上記ずれ量検出手段は上記回路基板の4
    隅にそれぞれ配置され、一方の対角位置に対向するずれ
    量検出手段はX軸方向(横方向)に配向され、他方の対
    角位置に対向するずれ量検出手段はY軸方向(縦方向)
    に配向されることを特徴とする請求項1〜3のいずれか
    1項に記載の回路基板。
  5. 【請求項5】 上記ずれ量検出手段が上下2列に配置さ
    れ、各列において互いに反対側の端部に位置する検査ラ
    ンドがずれ量検出の基準位置とされることを特徴とする
    請求項1〜4のいずれか1項に記載の回路基板。
  6. 【請求項6】 上記誤差判定用パターンは奇数個の検査
    ランドを有し、その中央の検査ランドがずれ量検出の基
    準位置とされることを特徴とする請求項1〜4のいずれ
    か1項に記載の回路基板。
  7. 【請求項7】 一つの上記誤差判定用パターンに対し
    て、最小ずれ検出量を異にする複数の検査マーク列が設
    けられることを特徴とする請求項1〜6のいずれか1項
    に記載の回路基板。
  8. 【請求項8】 上記ソルダレジストパターン上にさらに
    シンボルマークが形成される回路基板において、同シン
    ボルマーク形成時に上記誤差判定用パターン上に一定の
    間隔D2をもって規則的に形成された検査マーク列を含
    む第2目盛パターンを備えていることを特徴とする請求
    項1に記載の回路基板。
JP15687695A 1995-05-31 1995-05-31 回路基板 Withdrawn JPH08330685A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15687695A JPH08330685A (ja) 1995-05-31 1995-05-31 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15687695A JPH08330685A (ja) 1995-05-31 1995-05-31 回路基板

Publications (1)

Publication Number Publication Date
JPH08330685A true JPH08330685A (ja) 1996-12-13

Family

ID=15637327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15687695A Withdrawn JPH08330685A (ja) 1995-05-31 1995-05-31 回路基板

Country Status (1)

Country Link
JP (1) JPH08330685A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023119A (ja) * 2013-07-18 2015-02-02 株式会社リコー 実装評価基板および実装位置精度評価方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015023119A (ja) * 2013-07-18 2015-02-02 株式会社リコー 実装評価基板および実装位置精度評価方法

Similar Documents

Publication Publication Date Title
JP4667559B2 (ja) 半導体装置、フォトマスクおよび半導体装置の製造方法
JPH08330685A (ja) 回路基板
US5385289A (en) Embedded features for registration measurement in electronics manufacturing
JP2734367B2 (ja) 多層プリント配線板およびその製造方法
KR100306639B1 (ko) 플립칩본딩용부품,플립칩본딩확인용부품및플립칩본딩방법
JP2011061236A (ja) 半導体装置
JP2829211B2 (ja) 合せずれ測定方法
JPS63155686A (ja) 配線基板およびその製造方法
TWI744805B (zh) 電路板
CN101097410A (zh) 对曝光位置标记的位移进行检测的方法
TWI771567B (zh) 電路基板及其製造方法
KR20180075277A (ko) 인쇄회로기판
JP4820731B2 (ja) 基板検査装置及び基板検査方法
JPH05273740A (ja) ディストーション検査マスク
JPS6066119A (ja) 厚膜多層印刷基板の印刷ずれ検査方法
JPH0294691A (ja) 印刷配線基板
JP2023120928A (ja) はんだ印刷位置測定方法、はんだ印刷位置測定装置およびプリント基板製品
JPH02257694A (ja) 印刷配線基板
TWM582745U (zh) Flexible circuit board with total span auxiliary measurement marks
JPS587654Y2 (ja) 印刷配線板
KR20230003846A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR20230003843A (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
JPS6268212A (ja) 多層プリント基板の孔明け方法
JPH08330689A (ja) プリント配線基板
TWM589950U (zh) 具有沖孔對位記號之印刷電路板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020806