JPH0832937A - 時間軸補正回路 - Google Patents

Abstract

(57)【要約】 【目的】 比較的少ないメモリ容量で非標準信号の正規
化が可能で、しかもメモリ容量の不足を発生させない時
間軸補正回路を提供すること。 【構成】 時間軸変動を含む複合映像信号からＰＬＬ５
で当該変動成分を有するクロックを抽出し、メモリ２の
書き込み用クロックなどを生成する書き込みシーケンサ
６と前記書き込みシーケンサ６のクロックで書き込まれ
たメモリ２の映像信号を基準信号発生器７からの信号で
読みだす読み出しシーケンサ８と、前記書き込みシーケ
ンサ６と前記読み出しシーケンサ８の位相誤差を位相検
波回路１２で検出し、この位相検波回路１２に接続され
ている検波回路１４で位相情報を判別してスイッチ１５
の開閉を行い、前記位相誤差情報に応じて前記位相誤差
情報を含むＬＰＦ１３からの出力信号を読み出しシーケ
ンサ８に供給するか否かを制御することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、信号の時間軸の補正を
行う時間軸補正回路に係り、特に映像信号の時間軸補正
を行う時間軸補正回路に関する。

【０００２】

【従来の技術】ＶＴＲやディスク装置は、信号の記録再
生時に記録媒体の機械的な移動を利用していることが多
く、再生信号の時間軸に変動が生じることがある。この
ため、再生画像に揺らぎを生じ、色相変動や信号の動き
適応処理などの処理が困難となり、時間軸の補正回路が
必要となっている。この時間軸補正回路に、フェーズロ
ックループ（以下ＰＬＬという）を用いたタイムベース
コレクタ（以下ＴＢＣという）がよく用いられ、アナロ
グ型からディジタル型まで各種のＴＢＣが開発されてい
る。このＴＢＣにより時間軸変動成分の除去などが行わ
れ、再生画質の向上が図られている。

【０００３】ＶＴＲでは、映像信号は記録ヘッドを用い
て磁気テープ上に記録される。

【０００４】記録ヘッドあるいは再生ヘッドは、回転シ
リンダ上に取り付けられ、映像信号は、走行駆動される
磁気テープに対して回転するヘッドにより記録・再生さ
れる。回転シリンダおよびテープ走行駆動系はモータに
より駆動され、それぞれの速度、位相関係がサーボ制御
手段によって制御されている。

【０００５】このような制御系により、民生用ＶＴＲで
は実用上特に問題のない状態に安定に制御されて、記録
再生動作を略正常に行うことができるが、記録しようと
する映像信号自信に時間軸変動が存在する場合には、必
ずしも、満足のできる映像信号を得ることができない。
よってより高い画質の映像信号を得るにはＴＢＣが必要
になる。

【０００６】また、最近では実用レベル以上のより高画
質な信号を得るために高度な信号処理を施す技術が実用
化されてきているが、そのためにしばしば映像信号の時
間軸を厳密に管理することが要求され、ＴＢＣを用いる
ことが必要になる。

【０００７】図２に従来のＴＢＣの構成例を示す。

【０００８】図２において、ＴＢＣ２０に輝度信号Ｙと
色信号Ｃが入力され、Ａ／Ｄ変換回路１でディジタル信
号に変換されている。色信号Ｃはデコーダ３で復調さ
れ、色差信号Ｂ−Ｙ，Ｒ−Ｙなどのベースバンドに変換
されている。この色差信号Ｂ−Ｙ，Ｒ−Ｙと輝度信号Ｙ
はシーケンサ６のクロック信号によりメモリ２に書き込
まれる。書き込みクロック信号は、同期分離回路４によ
り入力輝度信号Ｙから分離された同期信号に位相ロック
したＰＬＬ（フェーズロックループ）の出力に基づき、
書き込みシーケンサ６で生成される。

【０００９】メモリ２の輝度信号出力端は、同期信号発
生回路９の出力で制御される挿入回路１８を介し、色差
信号出力端はエンコーダ１０を介してそれぞれＤ／Ａ変
換回路１１に接続されている。メモリ２の読み出しクロ
ック信号は、水晶発信振回路で構成される基準信号発生
回路７の出力に基づき読み出しシーケンサ８で生成され
る。読み出しシーケンサ８は、エンコーダ８、同期信号
発生回路９を駆動する信号も生成して出力する。読み出
しクロック信号によりメモリ２の読み出しが行われ、読
み出された輝度信号は挿入回路１８で同期信号発生回路
９の出力に基づいた同期信号が挿入されてＤ／Ａ変換回
路１１に導出され、色差信号はエンコーダ１０でエンコ
ードされ色信号としてＤ／Ａ変換回路１１に導出され
る。

【００１０】このように、メモリ２の書き込みクロック
信号は、同期分離回路４で分離された同期信号に位相ロ
ックした信号に基づき生成されるため、輝度信号の時間
軸変動成分を有するもので、このクロック信号によって
書き込まれた映像信号は時間軸変動成分を持っていな
い。すなわち、輝度信号の同期周波数が高い方向に変動
したときには、高い周波数のクロックで書き込み、輝度
信号の同期周波数が低い方向にへんどうしたときには低
い周波数のクロックで書き込むので、書き込まれた映像
信号は変動成分を持たず、メモリ内で整然と配列される
ことになる。よって、読み出し時に、基準信号発生回路
７の出力に基づく安定した読み出しクロックで読み出す
ことで、時間軸変動を抑圧した映像信号を得ることがで
きる。

【００１１】ところで、ＴＢＣの役割としては時間軸変
動の抑圧の他に、信号の“正規化”がある。ＶＴＲの再
生信号に代表される、厳密には同期周波数や色搬送周波
数が正規のものではない、いわゆる非標準信号を標準信
号に正規化することである。例えばＮＴＳＣ方式の場
合、標準信号である条件は（１）ｆＨ＝２６２．５ｆ
Ｖ、（２）９１０ｆＨ＝４ｆｓｃである。ここでｆＨは
水平同期周波数、ｆＶは垂直同期周波数、ｆｓｃは色搬
送周波数である。

【００１２】色搬送周波数を低域変換して記録する低域
変換方式のＶＴＲの場合では上記条件（２）を満足しな
い。すなわち、例えばＶＨＳ方式のＶＴＲでは、色信号
と輝度信号が分離され、色信号は（ｆｓｃ＋４０ｆＨ）
の信号と掛け算されて４０ｆＨの変換されて記録され、
再生時にＡＰＣ回路で制御される（ｆｓｃ＋４０ｆＨ）
の信号と掛け算されてｆｓｃの信号に戻される。輝度信
号の水平同期周波数は回転ヘッドとテープの相対速度に
左右されるが、テープ走行系および回転ヘッドは独立し
た基準信号に基づくサーボ回路で制御され、色信号との
関係は特に考慮されないため、再生信号の色信号と輝度
信号の関係は必ずしも上記（２）の条件を満足しなくな
る。

【００１３】また、スチル再生、スロー再生、高速再生
など記録時と異なるテープ速度での特殊再生時にはヘッ
ドが記録トラックを正しくトレースしないため、再生信
号の水平同期周波数が変動することにより上記条件
（１）を満足しない。

【００１４】映像信号の時間軸変動の大きさと、このよ
うな非標準信号の同期信号周波数のズレをどこまで考慮
するかでＴＢＣのメモリ容量が決定される。

【００１５】例えば、非標準信号の同期信号周波数のず
れを±０．２％、映像信号の時間軸変動の大きさを±２
Ｈ（Ｈは水平同期信号周期）まで考えると、必要なメモ
リ容量は５Ｈ分程となる。これは、可能性のある時間軸
変動の最大値を考えて設定した値であり、ごくまれなケ
ースも考慮に入れたものである。ほとんどの場合では、
その１／２のメモリ容量で充分であると思われるが、ま
れなケースが発生する可能性がゼロでない以上、冗長的
メモリ容量を用意せざるを得ないのが現状である。

【００１６】また、図３に示すように、メモリ容量を少
なくするために、入力映像信号の低周波数成分のみに追
随するＰＬＬ１９を設け、このＰＬＬ１９の出力に基づ
き読み出しクロック信号を生成するように構成すること
もある。このような構成のＴＢＣ３０でメモリ２から読
み出された信号の平均同期周波数は入力信号のそれと等
しくなるので、上記（１）、（２）の条件を満足するよ
うな正規化はやはり諦めざるを得ないのが現状である。

【００１７】このように、従来の装置には、非標準信号
の同期信号周波数の偏位量と映像信号の時間軸変動が大
きい場合を想定し、冗長的メモリ容量を用意しなければ
ならないという問題があった。また、メモリ容量を少な
くするために、読み出しクロックに対し、入力映像信号
の低周波数成分のみに追随するＰＬＬをかける場合は、
メモリから読み出された信号の平均同期周波数は入力信
号のそれと等しくなり、非標準信号の正規化は不可能と
なる問題があった。

【００１８】

【発明が解決しようとする課題】上記の如く、時間軸に
対する変動成分の最大偏位量のメモリがＴＢＣには必要
となり、この最大偏位量に対するメモリ容量を最悪値と
して用意しなければならないばかりでなく、メモリ容量
の低減を図り、読み出し系と書き込み系の各ＰＬＬに入
力映像信号を供給して同期させる方式としても同期周波
数が入力信号の平均周波数となり、標準信号として正規
化が図れないという問題があった。

【００１９】そこで、本発明はこのような問題に鑑み、
比較的少ないメモリ容量で非標準信号の正規化が可能
で、しかもメモリ容量の不足を発生させないＴＢＣを提
供することを目的とする。

【００２０】

【課題を解決するための手段】本発明に係る請求項１記
載の時間軸補正回路は、映像信号の同期信号に同期した
書き込み用のクロック信号を生成する書き込みクロック
信号発生手段と、前記映像信号を前記書き込みクロック
信号に基づきメモリに書き込むメモリ書き込み手段と、
基準信号に基づき読み出し用のクロックを生成する読み
出しクロック信号発生手段と、該読み出しクロックに基
づき前記メモリから映像信号を読み出すメモリ読み出し
手段と、前記メモリ書き込み手段の書き込みタイミング
位相と前記メモリ読み出し手段の読み出しタイミング位
相間の位相を比較することで、前記映像信号の時間軸変
動量を判別し、この判別結果に基づき前記メモリ読み出
し手段の読み出しタイミングを制御する制御手段とを具
備したことを特徴とするものである。

【００２１】本発明に係る請求項２記載の時間軸補正回
路は、映像信号の同期信号に同期した書き込み用のクロ
ック信号を生成する書き込みクロック信号発生手段と、
前記映像信号を前記書き込みクロック信号に基づきメモ
リに書き込むメモリ書き込み手段と、基準信号に基づき
読み出し用のクロックを生成する読み出しクロック信号
発生手段と、該読み出しクロックに基づき前記メモリか
ら映像信号を読み出すメモリ読み出し手段と、前記メモ
リ書き込み手段の書き込みタイミング位相と前記メモリ
読み出し手段の読み出しタイミング位相間の位相差を検
出する位相検波回路と、この位相検波回路の出力から低
周波成分を抽出して前記メモリ読み出し手段に供給し
て、このメモリ読み出し手段の読み出しタイミングを制
御する制御手段と を具備したことを特徴とするもので
ある。

【００２２】本発明に係る請求項３記載の時間軸補正回
路は、映像信号の同期信号に同期した書き込み用のクロ
ック信号を生成する書き込みクロック信号発生手段と、
前記映像信号を前記書き込みクロック信号に基づきメモ
リに書き込むメモリ書き込み手段と、基準信号に基づき
読み出し用のクロックを生成する読み出しクロック信号
発生手段と、該読み出しクロックに基づき前記メモリか
ら映像信号を読み出すメモリ読み出し手段と、前記メモ
リ書き込み手段の書き込みタイミング位相と前記メモリ
読み出し手段の読み出しタイミング位相間の位相差を検
出する位相検波回路と、この位相検波回路の出力から低
周波成分を抽出して前記メモリ読み出し手段に供給し
て、このメモリ読み出し手段の読み出しタイミングを制
御する読み出しタイミング制御手段と前記位相検波回路
の出力を判別し、前記位相誤差が所定値以上である場合
に前記読み出しタイミング制御手段のタイミング制御動
作を停止させる制御動作停止手段とを具備したことを特
徴とするものである。

【００２３】本発明に係る請求項４記載の時間軸補正回
路は、請求項２記載の時間軸補正回路において、前記読
み出しタイミング制御手段を、前記位相検波回路の出力
から低周波成分を抽出するローパスフィルタと、このロ
ーパスフィルタの出力を前記メモリ読み出し手段に供給
する経路に設けられたスイッチを含み、前記制御動作停
止手段が前記位相検波回路の出力を検波し、該出力が所
定レベル以上のときにのみ前記スイッチをオンさせる検
波回路とで構成したことを特徴とするものである。

【００２４】

【作用】本発明においては、入力映像信号の時間軸変動
または同期信号周波数のずれが小さい場合には非標準信
号の正規化が可能であり、また、入力映像信号の時間軸
変動または同期信号周波数のずれが大きい場合にはメモ
リの書き込みと読み出しのタイミングの位相誤差情報が
読み出し系に供給され、位相誤差が所定以上に大きくな
らないように読み出しのタイミングが制御されるため、
メモリの容量の削減が図られる。

【００２５】

【実施例】図１は本発明のＴＢＣの一実施例を示す図で
ある。図１において図２と同一部分に同一符号を付す。
図１において、入力された輝度信号Ｙと色信号ＣはＡ／
Ｄ変換回路１でディジタル信号に変換され、また、色信
号はデコーダで色差信号Ｂ−Ｙ，Ｒ−Ｙなどのベースバ
ンド信号に変換されて、それぞれ書き込みシーケンサ６
から供給される書き込みクロック信号に基づきメモリ２
に書き込まれる。このとき、入力信号の時間軸変動をキ
ャンセルして、整然とメモリ２内に配列させるために、
同期分離回路４で輝度信号から分離した同期信号をＰＬ
Ｌ５に供給して時間軸変動成分を有した信号を作り、Ｐ
ＬＬ５の出力を書き込みシーケンサ６に供給して、時間
軸変動成分を有した書き込みクロック信号を得る。書き
込みシーケンサ６はメモリ２の書き込みに必要なクロッ
ク信号、アドレス指定信号などを出力する。

【００２６】メモリ２の読み出し時には、読み出しシー
ケンサ８が読み出しに必要なクロック信号、アドレス指
定信号等およびエンコーダ１０の駆動信号、同期信号発
生回路９の駆動信号を発生しているが、安定かつ正規の
速度で読み出すために、読み出しシーケンサ８は水晶発
振回路などで構成される基準信号発生回路（ＸＯ）７の
出力を受けてそれら信号を出力する。

【００２７】メモリ２から読み出された輝度信号Ｙは、
挿入回路１８で同期信号発生回路９から供給される新た
な同期信号が移植されてＤ／Ａ変換回路１１に供給さ
れ、同じくメモリ２から読み出されたベースバンド色差
信号はエンコーダ１０でエンコードされてＤ／Ａ変換回
路１１に供給される。Ｄ／Ａ変換回路１１でアナログ信
号に変換された輝度信号Ｙ、色信号Ｃはそれぞれ出力端
に導出される。

【００２８】さらに、本発明のＴＢＣ１００はアドレス
指定信号などにより書き込みシーケンサ６と読みだしシ
ーケンサ８の位相誤差を検出する位相検波回路１２と、
この位相検波回路１２の出力の低周波成分のみを取り出
し、時間平均の直流成分を出力するローパスフィルタ１
３と、このローパスフィルタ１３の出力を読み出しシー
ケンサ８に導出するか否か切換えるスイッチ１５と、位
相検波回路１２から出力される位相誤差情報を用いて、
入力映像信号の時間軸変動の大きさ、あるいは平均同期
周波数のずれの大きさを判別してスイッチ１５の開閉を
制御する検波回路１４を備えている。

【００２９】次に、図１の動作を説明する。同一のＶＴ
Ｒで記録再生を行う場合、あるいはソフトテープを再生
する場合などでは、時間軸変動および平均同期信号周波
数のずれは比較的小さいので、入力映像信号の同期信号
に同期している書き込みシーケンサ６と基準信号発生回
路の出力を基準としている読み出しシーケンサ８の位相
誤差はそれほど大きくならない。この状態では検波回路
１４はスイッチ１５をオフさせ、読み出しシーケンサ８
の操作は行われない。よってメモリ２からの読み出しは
安定かつ正規の速度で行われるので入力された非標準信
号は正規化されて出力される。このときのメモリ２の容
量は２Ｈ程度で充分である。

【００３０】ダビングを繰り返した場合など記録状態が
著しく悪いテープを再生する際には、書き込みシーケン
サ６と読み出しシーケンサ８の位相誤差の大きくなるた
め、従来例のように何も施策を行わないと２Ｈ以上のメ
モリ容量が必要になる。

【００３１】この状態では、書き込みシーケンサ６と読
み出しシーケンサ８の位相誤差の大きさを判別する検波
回路１４の出力により、スイッチ１５がオンとなり、ロ
ーパスフィルタ１３の出力が読み出しシーケンサ８へ位
相誤差情報として供給される。ローパスフィルタ１３は
位相誤差情報の中から高周波成分を除去し、メモリ容量
に関わっている平均同期信号周波数、あるいは時間軸変
動の低周波成分を抽出して出力しており、読み出しシー
ケンサ８はこの出力を受けて、位相誤差がなくなるよう
に、すなわち、書き込みシーケンサ６と読み出しシーケ
ンサ８の平均的な位相関係が一致するように制御され
る。

【００３２】読み出しシーケンサ８では、例えば、信号
の同期信号の水平周期を決定するカウンタのカウント値
を通常値に対して、位相誤差情報に対応した値で加減算
し、読み出し側の水平周期を制御してタイミング位相を
調整している。

【００３３】この場合、メモリから読み出された信号の
同期信号周波数は入力信号によって決定されるので非標
準信号の正規化は不可能であるが、図２に示す従来例よ
り少ないメモリ容量で済むため、構成が簡単で応用性に
富むＴＢＣを得ることができる。

【００３４】

【発明の効果】以上述べたように本発明によれば、ダビ
ングを繰り返した場合など記録状態が著しく悪いテープ
の再生の場合、読み出しシーケンサは、位相誤差がゼロ
になるすなわち、書き込みシーケンサと読み出しシーケ
ンサの平均的（直流的）な位相関係を一致させる、ある
いは書き込み側の変動成分の低周波成分に読み出しシー
ケンサを同期させるように自らのスピードを制御するの
で、従来例に比べメモリ容量が少なくて済むという効果
がある。

【００３５】また、ＶＴＲの自己録再生やソフトテープ
再生の場合、時間軸変動および平均同期信号周波数成分
の偏位が小さいので、書き込みシーケンサ６と読み出し
シーケンサの位相誤差が大きくならないことを判別し、
上記のスイッチを開状態に設定し、上記読み出しシーケ
ンサへの操作は行わず、メモリからの読みだしは基準信
号発生器から読み出しシーケンサに供給されるクロック
に基づいて、安定かつ正規のスピードで行われるので入
力された非標準信号を正規化して出力することが可能と
なるという効果がある。

【図面の簡単な説明】

【図１】本発明による時間軸補正回路の一実施例を示す
構成ブロック図である。

【図２】従来の時間軸補正回路の構成ブロック図であ
る。

【図３】従来の時間軸補正回路の他の構成ブロック図で
ある。

【符号の説明】

６ …書き込みシーケンサ６ ８ …読み出しシーケンサ １２…位相検波回路 １３…積分回路 １４…検波回路（制御回路） １５…スイッチ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 映像信号の同期信号に同期した書き込み
   用のクロック信号を生成する書き込みクロック信号発生
   手段と、 前記映像信号を前記書き込みクロック信号に基づきメモ
   リに書き込むメモリ書き込み手段と、 基準信号に基づき読み出し用のクロックを生成する読み
   出しクロック信号発生手段と、 該読み出しクロックに基づき前記メモリから映像信号を
   読み出すメモリ読み出し手段と、 前記メモリ書き込み手段の書き込みタイミング位相と前
   記メモリ読み出し手段の読み出しタイミング位相間の位
   相を比較することで、前記映像信号の時間軸変動量を判
   別し、この判別結果に基づき前記メモリ読み出し手段の
   読み出しタイミングを制御する制御手段とを具備したこ
   とを特徴とする時間軸補正回路。
2. 【請求項２】 映像信号の同期信号に同期した書き込み
   用のクロック信号を生成する書き込みクロック信号発生
   手段と、 前記映像信号を前記書き込みクロック信号に基づきメモ
   リに書き込むメモリ書き込み手段と、 基準信号に基づき読み出し用のクロックを生成する読み
   出しクロック信号発生手段と、 該読み出しクロックに基づき前記メモリから映像信号を
   読み出すメモリ読み出し手段と、 前記メモリ書き込み手段の書き込みタイミング位相と前
   記メモリ読み出し手段の読み出しタイミング位相間の位
   相差を検出する位相検波回路と、 この位相検波回路の出力から低周波成分を抽出して前記
   メモリ読み出し手段に供給して、このメモリ読み出し手
   段の読み出しタイミングを制御する制御手段とを具備し
   たことを特徴とする時間軸補正回路。
3. 【請求項３】 映像信号の同期信号に同期した書き込み
   用のクロック信号を生成する書き込みクロック信号発生
   手段と、 前記映像信号を前記書き込みクロック信号に基づきメモ
   リに書き込むメモリ書き込み手段と、 基準信号に基づき読み出し用のクロックを生成する読み
   出しクロック信号発生手段と、 該読み出しクロックに基づき前記メモリから映像信号を
   読み出すメモリ読み出し手段と、 前記メモリ書き込み手段の書き込みタイミング位相と前
   記メモリ読み出し手段の読み出しタイミング位相間の位
   相差を検出する位相検波回路と、 この位相検波回路の出力から低周波成分を抽出して前記
   メモリ読み出し手段に供給して、このメモリ読み出し手
   段の読み出しタイミングを制御する読み出しタイミング
   制御手段と前記位相検波回路の出力を判別し、前記位相
   誤差が所定値以上である場合に前記読み出しタイミング
   制御手段のタイミング制御動作を停止させる制御動作停
   止手段とを具備したことを特徴とする時間軸補正回路。
4. 【請求項４】 前記読み出しタイミング制御手段は、前
   記位相検波回路の出力から低周波成分を抽出するローパ
   スフィルタと、このローパスフィルタの出力を前記メモ
   リ読み出し手段に供給する経路に設けられたスイッチを
   含み、前記制御動作停止手段が前記位相検波回路の出力
   を検波し、該出力が所定レベル以上のときにのみ前記ス
   イッチをオンさせる検波回路を含むことを特徴とする請
   求項２記載の時間軸補正回路。