JPH08329001A - バスインターフェース装置 - Google Patents
バスインターフェース装置Info
- Publication number
- JPH08329001A JPH08329001A JP8127106A JP12710696A JPH08329001A JP H08329001 A JPH08329001 A JP H08329001A JP 8127106 A JP8127106 A JP 8127106A JP 12710696 A JP12710696 A JP 12710696A JP H08329001 A JPH08329001 A JP H08329001A
- Authority
- JP
- Japan
- Prior art keywords
- state machine
- interface device
- clock
- subsystem
- synchronization state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Abstract
(57)【要約】
【課題】 ３つ以上の異なるクロック周波数を扱い、こ
れらのクロック周波数を専用ＩＣのサブシステムによっ
てリアルタイムで切り替えることが可能なバスインター
フェース装置を提供する。 【解決手段】 複数の制御入力線と複数の制御出力線と
を有するマスタステートマシン１０と複数個の同期用ス
テートマシン１２−１８とを備え、各同期用ステートマ
シンはマスタステートマシン１０の制御出力線の１本と
個々のクロック周波数線とに結合される。マスタステー
トマシン１０は制御入力線に与えられる信号に基づいて
同期用ステートマシンを選択的に可能化し異なるクロッ
ク周波数をサブシステムに与える。
れらのクロック周波数を専用ＩＣのサブシステムによっ
てリアルタイムで切り替えることが可能なバスインター
フェース装置を提供する。 【解決手段】 複数の制御入力線と複数の制御出力線と
を有するマスタステートマシン１０と複数個の同期用ス
テートマシン１２−１８とを備え、各同期用ステートマ
シンはマスタステートマシン１０の制御出力線の１本と
個々のクロック周波数線とに結合される。マスタステー
トマシン１０は制御入力線に与えられる信号に基づいて
同期用ステートマシンを選択的に可能化し異なるクロッ
ク周波数をサブシステムに与える。
Description
【０００１】
【発明の属する技術分野】本発明は一般には、マイクロ
プロセッサベースのシステムに用いるインターフェース
装置に関する。より特定的には、本発明は複数のクロッ
ク周波数をリアルタイムで切り替えることのできるバス
インターフェース回路を含む、カメラシステム専用の集
積回路に関する。
プロセッサベースのシステムに用いるインターフェース
装置に関する。より特定的には、本発明は複数のクロッ
ク周波数をリアルタイムで切り替えることのできるバス
インターフェース回路を含む、カメラシステム専用の集
積回路に関する。
【０００２】
【従来の技術】ほとんどのマイクロプロセッサベースの
システムには、マイクロプロセッサを周辺装置とインタ
ーフェースさせるためのインターフェース装置が設けら
れている。インターフェース装置はマイクロプロセッサ
から発せられた命令やデータを周辺装置と同期させる役
目をする。周辺装置には、特定の装置で１つ以上の特定
の機能を行うように設計された特定用途向け集積回路
（以下、ＡＳＩＣと称す）が含まれる場合もある。例え
ばデジタルカメラシステムでは動作制御のためにＡＳＩ
Ｃ装置が共通して用いられている。デジタルカメラＡＳ
ＩＣ（以下、ＤＣＡと称す）は、ＡＳＩＣバスインター
フェース（以下、ＡＢＩと称す）と呼ばれる１ブロック
の回路を含み、この回路の主たる機能は、マイクロプロ
セッサとＤＣＡの制御機能との間の通信インターフェー
スとして働くことである。ＡＢＩは、ＤＣＡ内の多数の
サブシステムまたは論理機能ブロックが必要とするシス
テムクロックに同期した内部アドレス信号、データ信
号、および制御信号を発生する。マイクロプロセッサか
らＡＢＩに与えられる入力信号は、マイクロプロセッサ
のクロックに同期したアドレス信号、データ信号、およ
び制御信号などである。マイクロプロセッサのクロック
はＤＣＡ上の様々なサブシステム周波数と同じである場
合もあるし異なる場合もある。特にマイクロプロセッサ
とＤＣＡとが異なるクロック周波数で動作している場合
は、ＡＢＩによってこれら２つの装置間の通信を同期さ
せて伝送中のデータ損失を防ぐ。
システムには、マイクロプロセッサを周辺装置とインタ
ーフェースさせるためのインターフェース装置が設けら
れている。インターフェース装置はマイクロプロセッサ
から発せられた命令やデータを周辺装置と同期させる役
目をする。周辺装置には、特定の装置で１つ以上の特定
の機能を行うように設計された特定用途向け集積回路
（以下、ＡＳＩＣと称す）が含まれる場合もある。例え
ばデジタルカメラシステムでは動作制御のためにＡＳＩ
Ｃ装置が共通して用いられている。デジタルカメラＡＳ
ＩＣ（以下、ＤＣＡと称す）は、ＡＳＩＣバスインター
フェース（以下、ＡＢＩと称す）と呼ばれる１ブロック
の回路を含み、この回路の主たる機能は、マイクロプロ
セッサとＤＣＡの制御機能との間の通信インターフェー
スとして働くことである。ＡＢＩは、ＤＣＡ内の多数の
サブシステムまたは論理機能ブロックが必要とするシス
テムクロックに同期した内部アドレス信号、データ信
号、および制御信号を発生する。マイクロプロセッサか
らＡＢＩに与えられる入力信号は、マイクロプロセッサ
のクロックに同期したアドレス信号、データ信号、およ
び制御信号などである。マイクロプロセッサのクロック
はＤＣＡ上の様々なサブシステム周波数と同じである場
合もあるし異なる場合もある。特にマイクロプロセッサ
とＤＣＡとが異なるクロック周波数で動作している場合
は、ＡＢＩによってこれら２つの装置間の通信を同期さ
せて伝送中のデータ損失を防ぐ。
【０００３】
【発明が解決しようとする課題】現在のＡＢＩは単一周
波数システム、つまりマイクロプロセッサと周辺装置と
が同じ周波数で動作している場合に同期を行うことがで
き、マイクロプセッサと周辺装置とが異なる２つの周波
数で動作している場合に対処できるものも一般化してき
ている。だがこのようなＡＢＩは、ＤＣＡのように複数
のクロック周波数で動作可能な多数のサブシステムまた
は論理機能ブロックを持つ周辺装置を設けようとする場
合には使用できない。このため、３つ以上の異なるクロ
ック周波数に対処でき、それら複数のクロック周波数を
リアルタイムで切り替えることが可能なＡＢＩを提供す
ることが望ましい。
波数システム、つまりマイクロプロセッサと周辺装置と
が同じ周波数で動作している場合に同期を行うことがで
き、マイクロプセッサと周辺装置とが異なる２つの周波
数で動作している場合に対処できるものも一般化してき
ている。だがこのようなＡＢＩは、ＤＣＡのように複数
のクロック周波数で動作可能な多数のサブシステムまた
は論理機能ブロックを持つ周辺装置を設けようとする場
合には使用できない。このため、３つ以上の異なるクロ
ック周波数に対処でき、それら複数のクロック周波数を
リアルタイムで切り替えることが可能なＡＢＩを提供す
ることが望ましい。
【０００４】
【課題を解決するための手段】本発明は、３つ以上の異
なるクロック周波数に対処でき、かつＡＳＩＣのサブシ
ステムによってこれら複数のクロック周波数をリアルタ
イムで切り替えることの可能な、ＡＳＩＣ用バスインタ
ーフェース装置を提供する。好ましい実施形態では、バ
スインターフェース装置は、複数の制御入力線と複数の
制御出力線とを有するマスタステートマシンと、マスタ
ステートマシンの制御出力線のうちの１本に結合される
１本の制御入力線と少なくとも１本の出力選択線とを含
む複数個の同期用ステートマシンと、同期用ステートマ
シンの各々に異なるクロック周波数信号を与えるクロッ
ク発生器とを備える。
なるクロック周波数に対処でき、かつＡＳＩＣのサブシ
ステムによってこれら複数のクロック周波数をリアルタ
イムで切り替えることの可能な、ＡＳＩＣ用バスインタ
ーフェース装置を提供する。好ましい実施形態では、バ
スインターフェース装置は、複数の制御入力線と複数の
制御出力線とを有するマスタステートマシンと、マスタ
ステートマシンの制御出力線のうちの１本に結合される
１本の制御入力線と少なくとも１本の出力選択線とを含
む複数個の同期用ステートマシンと、同期用ステートマ
シンの各々に異なるクロック周波数信号を与えるクロッ
ク発生器とを備える。
【０００５】マスタステートマシンはその制御入力線に
与えられる制御信号に応答して、同期用ステートマシン
を選択的に可能化する。同期用ステートマシンには、異
なるクロック周波数で動作可能な複数個のサブシステム
が結合される。またクロック発生器は、対応する同期用
ステートマシンに与えられるクロック周波数信号に応答
する各サブシステムへそのクロック周波数信号を送る。
サブシステムの動作周波数はサブシステム内に設けられ
る制御レジスタを用いて変更することができる。
与えられる制御信号に応答して、同期用ステートマシン
を選択的に可能化する。同期用ステートマシンには、異
なるクロック周波数で動作可能な複数個のサブシステム
が結合される。またクロック発生器は、対応する同期用
ステートマシンに与えられるクロック周波数信号に応答
する各サブシステムへそのクロック周波数信号を送る。
サブシステムの動作周波数はサブシステム内に設けられ
る制御レジスタを用いて変更することができる。
【０００６】以下、添付の図面を参照して本発明を詳細
に説明する。
に説明する。
【０００７】
【発明の実施の形態】本発明に従うＡＢＩの概略を示す
詳細なブロック図を図１に示す。このＡＢＩの構成で
は、ＡＢＩを組み入れるＡＳＩＣ内で複数のクロック周
波数を用いることが可能で、かつこれら複数のクロック
周波数をリアルタイムで切り替えることができる。具体
的には、ＡＢＩはアドレス線Ａ［Ｘ：０］と、読み出し
／書き込み制御線（Ｒ／Ｗｚ）と、チップ選択制御線
（ＣＳＸｚ）と、リセット制御線（ＲＳＴｚ）と、マイ
クロプロセッサクロック信号線（ＭＣＬＫ）とを含み、
これらの線はすべてマイクロプロセッサ（図示せず）に
結合される。ＡＢＩのＣＳＸｚ線に与えられる信号を用
いてＡＢＩを選択し、これによりＡＢＩを組み入れる装
置をマイクロプロセッサにインターフェースする装置と
して選択する。Ｒ／Ｗｚ線には、読み出し動作または書
き込み動作のどちらを行うかを定める信号が与えられ
る。読み出し動作はＲ／Ｗｚ線にハイ論理レベルの信号
が与えられる場合に行われ、書き込み動作はＲ／Ｗｚ線
にロー論理レベルの信号が与えられる場合に行われる。
Ｒ／Ｗｚ線によってマスタステートマシン１０を公知の
動作状態に初期化させることができる。マスタステート
マシン１０からのイネーブル信号（ＤＯＣＬＫ１ＣＹＣ
ＬＥからＤＯＣＬＫＮＣＹＣＬＥまであり、ＮはＡＢＩ
を組み入れるＡＳＩＣ内で必要な異なるクロック周波数
の数を表す）は、複数個の同期用ステートマシン１２−
１８を選択的に可能化するのに使用される。同期用ステ
ートマシンにはクロック周波数線ＣＬＫ１−ＣＬＫＮを
介してクロック発生器１７からそれぞれ異なるクロック
周波数が与えられる。イネーブル信号は、ＡＢＩを組み
入れるＡＳＩＣ内のどのサブシステムまたは機能ブロッ
クを起動させるのかによって、同期用ステートマシン１
２−１８を一度に一つだけ可能化する。
詳細なブロック図を図１に示す。このＡＢＩの構成で
は、ＡＢＩを組み入れるＡＳＩＣ内で複数のクロック周
波数を用いることが可能で、かつこれら複数のクロック
周波数をリアルタイムで切り替えることができる。具体
的には、ＡＢＩはアドレス線Ａ［Ｘ：０］と、読み出し
／書き込み制御線（Ｒ／Ｗｚ）と、チップ選択制御線
（ＣＳＸｚ）と、リセット制御線（ＲＳＴｚ）と、マイ
クロプロセッサクロック信号線（ＭＣＬＫ）とを含み、
これらの線はすべてマイクロプロセッサ（図示せず）に
結合される。ＡＢＩのＣＳＸｚ線に与えられる信号を用
いてＡＢＩを選択し、これによりＡＢＩを組み入れる装
置をマイクロプロセッサにインターフェースする装置と
して選択する。Ｒ／Ｗｚ線には、読み出し動作または書
き込み動作のどちらを行うかを定める信号が与えられ
る。読み出し動作はＲ／Ｗｚ線にハイ論理レベルの信号
が与えられる場合に行われ、書き込み動作はＲ／Ｗｚ線
にロー論理レベルの信号が与えられる場合に行われる。
Ｒ／Ｗｚ線によってマスタステートマシン１０を公知の
動作状態に初期化させることができる。マスタステート
マシン１０からのイネーブル信号（ＤＯＣＬＫ１ＣＹＣ
ＬＥからＤＯＣＬＫＮＣＹＣＬＥまであり、ＮはＡＢＩ
を組み入れるＡＳＩＣ内で必要な異なるクロック周波数
の数を表す）は、複数個の同期用ステートマシン１２−
１８を選択的に可能化するのに使用される。同期用ステ
ートマシンにはクロック周波数線ＣＬＫ１−ＣＬＫＮを
介してクロック発生器１７からそれぞれ異なるクロック
周波数が与えられる。イネーブル信号は、ＡＢＩを組み
入れるＡＳＩＣ内のどのサブシステムまたは機能ブロッ
クを起動させるのかによって、同期用ステートマシン１
２−１８を一度に一つだけ可能化する。
【０００８】動作中には、マスタステートマシン１０は
アドレス線Ａ［Ｘ：０］およびチップ選択線（ＣＳＸ
ｚ）に与えられた信号をデコードして、どのサブシステ
ムまたは機能ブロックを起動させるかを決定する。たと
えば、ある特定のサブシステムまたは論理機能ブロック
内に含まれるレジスタにマイクロプロセッサが書き込み
を行いたい場合は、マイクロプロセッサはそのレジスタ
に対応するアドレスを送り、適切な信号をＲ／Ｗｚ線と
ＣＳＸｚ線に与えて書き込み動作を指示してＡＢＩを選
択し、その後、レジスタに書き込むデータを送る。ＡＢ
Ｉ中のマスタステートマシン１０はマイクロプロセッサ
から受け取ったアドレス信号およびチップ選択信号をデ
コードし、書き込み動作の間にどのサブシステムまたは
機能ブロック内のどのレジスタに書き込むかを判断す
る。マスタステートマシン１０には、各サブシステムま
たは機能ブロックを用い、その周波数に対応する同期用
ステートマシンを可能化するクロック周波数に関する情
報がプリセットされている。たとえば、図１に示す実施
形態では、ＣＬＫ２が要求される場合、マスタステート
マシン１０はＣＬＫ２信号と関連づけられた同期用ステ
ートマシン１４を可能化する。こうして可能化された同
期用ステートマシンは、適切な読み出し／書き込み信号
（Ｒ／Ｗｚ）およびチップ選択信号を発生して、これら
の信号に対応するサブシステムまたは機能ブロックに送
る。バスサイクルの完了は、同期用ステートマシン１２
−１８から受け取った信号に従って、バスサイクルクロ
ック論理１９が発生するＢＵＳＣＹＣＬＥＤＯＮＥ信号
で示される。
アドレス線Ａ［Ｘ：０］およびチップ選択線（ＣＳＸ
ｚ）に与えられた信号をデコードして、どのサブシステ
ムまたは機能ブロックを起動させるかを決定する。たと
えば、ある特定のサブシステムまたは論理機能ブロック
内に含まれるレジスタにマイクロプロセッサが書き込み
を行いたい場合は、マイクロプロセッサはそのレジスタ
に対応するアドレスを送り、適切な信号をＲ／Ｗｚ線と
ＣＳＸｚ線に与えて書き込み動作を指示してＡＢＩを選
択し、その後、レジスタに書き込むデータを送る。ＡＢ
Ｉ中のマスタステートマシン１０はマイクロプロセッサ
から受け取ったアドレス信号およびチップ選択信号をデ
コードし、書き込み動作の間にどのサブシステムまたは
機能ブロック内のどのレジスタに書き込むかを判断す
る。マスタステートマシン１０には、各サブシステムま
たは機能ブロックを用い、その周波数に対応する同期用
ステートマシンを可能化するクロック周波数に関する情
報がプリセットされている。たとえば、図１に示す実施
形態では、ＣＬＫ２が要求される場合、マスタステート
マシン１０はＣＬＫ２信号と関連づけられた同期用ステ
ートマシン１４を可能化する。こうして可能化された同
期用ステートマシンは、適切な読み出し／書き込み信号
（Ｒ／Ｗｚ）およびチップ選択信号を発生して、これら
の信号に対応するサブシステムまたは機能ブロックに送
る。バスサイクルの完了は、同期用ステートマシン１２
−１８から受け取った信号に従って、バスサイクルクロ
ック論理１９が発生するＢＵＳＣＹＣＬＥＤＯＮＥ信号
で示される。
【０００９】各サブシステムまたは機能ブロックにはデ
フォルトクロック周波数を設定し、その値に初期化され
るのが好ましい。本発明の好ましい実施形態では、各サ
ブシステムまたは論理機能ブロック内に設けられる読み
出し／書き込みデフォルトクロックレジスタに書き込み
を行ってクロック周波数を変更することができる。シリ
コンを用いるＣＭＯＳ製造方法で実現されるＡＳＩＣの
電力消費量は動作周波数によって左右されるので、電力
消費量が少ないことが要求される応用では、このように
クロック周波数を変更できることは特に重要な能力であ
る。このように高周波数での動作が必要ない場合は低周
波数の動作モードに切り替えて電力を節約することは、
多くの応用で望ましいことである。
フォルトクロック周波数を設定し、その値に初期化され
るのが好ましい。本発明の好ましい実施形態では、各サ
ブシステムまたは論理機能ブロック内に設けられる読み
出し／書き込みデフォルトクロックレジスタに書き込み
を行ってクロック周波数を変更することができる。シリ
コンを用いるＣＭＯＳ製造方法で実現されるＡＳＩＣの
電力消費量は動作周波数によって左右されるので、電力
消費量が少ないことが要求される応用では、このように
クロック周波数を変更できることは特に重要な能力であ
る。このように高周波数での動作が必要ない場合は低周
波数の動作モードに切り替えて電力を節約することは、
多くの応用で望ましいことである。
【００１０】図２は低電力、低コスト、かつ高画像品質
が要求される電池式の撮像システムのためのＤＣＡを示
す。ＤＣＡは図１に示すものと同じタイプのＡＢＩ２０
を備える。ＤＣＡはさらに、各々が独自の読み出し／書
き込みレジスタ２２−２６を有する３つのサブシステム
（サブシステム１−３）を備える。図を簡略化するため
にサブシステムは３つしか示していないが、ＡＢＩ２０
は、必要なクロック周波数をいくつでも持つことのでき
るサブシステムをいくつでも支持できると理解された
い。サブシステム１は動作モードに応じて２つの異なる
クロック周波数（ＣＬＫ１、ＣＬＫ２）を必要とする。
ここでサブシステム１のデフォルトクロック周波数はＣ
ＬＫ１であり、これは動作中に電力節約のために異なる
動作周波数へ変わると仮定する。クロックマルチプレク
サ制御回路２８の動作制御にはサブシステム１の読み出
し／書き込みレジスタ２２の出力が用いられるから、ク
ロック周波数を変更するには読み出し／書き込みレジス
タ２２にＳＥＬＥＣＴ ＣＬＫ１ビットを書き込まなけ
ればならない。具体的には、クロックマルチプレクサ制
御回路２８に与えられるＳＥＬＥＣＴ ＣＬＫ１信号の
状態を変化させることによって、サブシステム１がＣＬ
Ｋ２周波数で動作するように切り替える。こうすること
で、サブシステム１とのこれ以降の通信はＣＬＫ２周波
数で行われる。この動作と同様に、サブシステム２につ
いては、サブシステム２用の読み出し／書き込みレジス
タ２４からクロックマルチプレクサ制御回路２８へＳＥ
ＬＥＣＴ ＣＬＫ２信号を与えることによって、２つの
まったく異なるクロック周波数（ＣＬＫ３、ＣＬＫ４）
を切り替えることができる。この他のサブシステム３な
どには、従来のやり方で１つの動作周波数を与えること
ができる。クロック周波数の切り替えはリアルタイムで
行われ、データ信号および制御信号はすべてＡＢＩ２０
中で同期される。例示する実施形態では、ＣＬＫ１信号
およびＣＬＫ２信号に関連づけられた同期用ステートマ
シンン１２、１４を同期させることによって、チップ選
択（ＣＳ１）信号および読み出し／書き込み（Ｒ／Ｗｚ
１）制御信号をサブシステム１に送ることができる。
が要求される電池式の撮像システムのためのＤＣＡを示
す。ＤＣＡは図１に示すものと同じタイプのＡＢＩ２０
を備える。ＤＣＡはさらに、各々が独自の読み出し／書
き込みレジスタ２２−２６を有する３つのサブシステム
（サブシステム１−３）を備える。図を簡略化するため
にサブシステムは３つしか示していないが、ＡＢＩ２０
は、必要なクロック周波数をいくつでも持つことのでき
るサブシステムをいくつでも支持できると理解された
い。サブシステム１は動作モードに応じて２つの異なる
クロック周波数（ＣＬＫ１、ＣＬＫ２）を必要とする。
ここでサブシステム１のデフォルトクロック周波数はＣ
ＬＫ１であり、これは動作中に電力節約のために異なる
動作周波数へ変わると仮定する。クロックマルチプレク
サ制御回路２８の動作制御にはサブシステム１の読み出
し／書き込みレジスタ２２の出力が用いられるから、ク
ロック周波数を変更するには読み出し／書き込みレジス
タ２２にＳＥＬＥＣＴ ＣＬＫ１ビットを書き込まなけ
ればならない。具体的には、クロックマルチプレクサ制
御回路２８に与えられるＳＥＬＥＣＴ ＣＬＫ１信号の
状態を変化させることによって、サブシステム１がＣＬ
Ｋ２周波数で動作するように切り替える。こうすること
で、サブシステム１とのこれ以降の通信はＣＬＫ２周波
数で行われる。この動作と同様に、サブシステム２につ
いては、サブシステム２用の読み出し／書き込みレジス
タ２４からクロックマルチプレクサ制御回路２８へＳＥ
ＬＥＣＴ ＣＬＫ２信号を与えることによって、２つの
まったく異なるクロック周波数（ＣＬＫ３、ＣＬＫ４）
を切り替えることができる。この他のサブシステム３な
どには、従来のやり方で１つの動作周波数を与えること
ができる。クロック周波数の切り替えはリアルタイムで
行われ、データ信号および制御信号はすべてＡＢＩ２０
中で同期される。例示する実施形態では、ＣＬＫ１信号
およびＣＬＫ２信号に関連づけられた同期用ステートマ
シンン１２、１４を同期させることによって、チップ選
択（ＣＳ１）信号および読み出し／書き込み（Ｒ／Ｗｚ
１）制御信号をサブシステム１に送ることができる。
【００１１】
【発明の効果】本発明のＡＢＩは従来のインターフェー
ス方法と比べた場合に多数の利点がある。たとえば、マ
スタステートマシンによって制御される複数のステート
マシンを用いるために、ＡＳＩＣ内の各サブシステムま
たは機能ブロックが３つ以上の異なる周波数で動作する
ことが可能になる。また、各サブシステムの動作周波数
はリアルタイムで容易に切り替えることができるため、
ＣＭＯＳ ＡＳＩＣの消費電力削減に非常に有効であ
る。サブシステムの動作周波数の切り替えは、従来の周
辺インターフェース装置で用いられた中央にレジスタを
設けるタイプのものと反対に、各サブシステム内にそれ
ぞれ読み出し／書き込み制御レジスタを設けることによ
って、費用効率よく行うことができる。またこのように
個別のレジスタを使用することには他の利点もある。た
とえば、クロック周波数をリアルタイムで切り替えたい
場合に、従来は制御信号をＡＢＩ中で再同期させ、かつ
ＡＢＩの各サブシステムのレジスタ部で一度再同期させ
ればなければならなかったのが、ＡＢＩ中でだけ再同期
させればよい。従って、同期ステップが一度だけで済む
ためレジスタへのアクセス時間が改善される。現在のレ
ジスタとは反対に、ＡＢＩからレジスタを離し制御信号
をレジスタにだけ同期させることで、ゲートの大きさを
最小にすることができる。またこれによりＡＳＩＣ内部
での信号の経路決めが最適化されるので、必要なダイの
大きさとコストを下げ、かつ性能を上げることができ
る。
ス方法と比べた場合に多数の利点がある。たとえば、マ
スタステートマシンによって制御される複数のステート
マシンを用いるために、ＡＳＩＣ内の各サブシステムま
たは機能ブロックが３つ以上の異なる周波数で動作する
ことが可能になる。また、各サブシステムの動作周波数
はリアルタイムで容易に切り替えることができるため、
ＣＭＯＳ ＡＳＩＣの消費電力削減に非常に有効であ
る。サブシステムの動作周波数の切り替えは、従来の周
辺インターフェース装置で用いられた中央にレジスタを
設けるタイプのものと反対に、各サブシステム内にそれ
ぞれ読み出し／書き込み制御レジスタを設けることによ
って、費用効率よく行うことができる。またこのように
個別のレジスタを使用することには他の利点もある。た
とえば、クロック周波数をリアルタイムで切り替えたい
場合に、従来は制御信号をＡＢＩ中で再同期させ、かつ
ＡＢＩの各サブシステムのレジスタ部で一度再同期させ
ればなければならなかったのが、ＡＢＩ中でだけ再同期
させればよい。従って、同期ステップが一度だけで済む
ためレジスタへのアクセス時間が改善される。現在のレ
ジスタとは反対に、ＡＢＩからレジスタを離し制御信号
をレジスタにだけ同期させることで、ゲートの大きさを
最小にすることができる。またこれによりＡＳＩＣ内部
での信号の経路決めが最適化されるので、必要なダイの
大きさとコストを下げ、かつ性能を上げることができ
る。
【００１２】本発明はマイクロプロセッサをどのような
タイプの周辺装置にもインターフェースさせることが可
能なインターフェース回路を提供する。ただし本発明
は、異なる周波数で動作可能な複数個のサブシステムを
有し、動作周波数をリアルタイムで切り替えられるデジ
タルカメラ専用ＩＣにマイクロプロセッサをインターフ
ェースさせる場合に特に有用である。
タイプの周辺装置にもインターフェースさせることが可
能なインターフェース回路を提供する。ただし本発明
は、異なる周波数で動作可能な複数個のサブシステムを
有し、動作周波数をリアルタイムで切り替えられるデジ
タルカメラ専用ＩＣにマイクロプロセッサをインターフ
ェースさせる場合に特に有用である。
【００１３】以上のように本発明を好ましい実施形態を
参照して説明してきたが、前掲の特許請求の範囲内にお
いて変形および修正が可能であることを理解されたい。
参照して説明してきたが、前掲の特許請求の範囲内にお
いて変形および修正が可能であることを理解されたい。
【図１】 本発明に従うＡＢＩの概略を示すブロック図
である。
である。
【図２】 図１に示すＡＢＩを組み入れるＤＣＡの概略
を示すブロック図である。
を示すブロック図である。
１０ マスタステートマシン、１２，１４，１６，１８
同期用ステートマシン、１７ クロック発生器、１９
バスサイクルクロック論理、２０ ＡＳＩＣバスイン
ターフェース（ＡＢＩ）、２２，２４，２６ 読み出し
／書き込みレジスタ。
同期用ステートマシン、１７ クロック発生器、１９
バスサイクルクロック論理、２０ ＡＳＩＣバスイン
ターフェース（ＡＢＩ）、２２，２４，２６ 読み出し
／書き込みレジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン ジョイ ウェベラッカー アメリカ合衆国 ニューヨーク州 ロチェ スター クリッテンデン ウェイ 168 (72)発明者 リチャード エイ ワンツェンリード アメリカ合衆国 ニューヨーク州 ロチェ スター ダグラス ドライブ ２
Claims (3)
- 【請求項１】 複数の制御入力線と複数の制御出力線と
を有するマスタステートマシンと、 複数の同期用ステートマシンであって、前記マスタステ
ートマシンの前記制御出力線のうちの１本と結合される
１本の制御入力線と、少なくとも１本の出力選択線とを
それぞれが有する複数の同期用ステートマシンと、 前記複数の同期用ステートマシンの各々に異なるクロッ
ク周波数信号を与えるクロック手段と、を備えるバスイ
ンターフェース装置であって、 前記マスタステートマシンは前記マスタステートマシン
の前記制御入力線に与えられる制御信号に応答して前記
同期用ステートマシンを選択的に可能化することを特徴
とするバスインターフェース装置。 - 【請求項２】 請求項１に記載のバスインターフェース
装置であって、 異なるクロック周波数で動作可能であり、前記複数個の
同期用ステートマシンのうちの対応する１つの同期用ス
テートマシンの前記出力選択線に結合された制御入力線
をそれぞれが有する複数個のサブシステムをさらに含
み、 前記クロック手段は、対応する前記同期用ステートマシ
ンに与えられるクロック周波数信号に応答するそれぞれ
の前記サブシステムに前記クロック周波数信号を与える
ことを特徴とするバスインターフェース装置。 - 【請求項３】 請求項２に記載のバスインターフェース
装置であって、前記複数個のサブシステムのうちの少な
くとも１つのサブシステムの動作周波数を変えるクロッ
ク周波数設定手段をさらに含むことを特徴とするバスイ
ンターフェース装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US448719 | 1995-05-24 | ||
| US08/448,719 US5680594A (en) | 1995-05-24 | 1995-05-24 | Asic bus interface having a master state machine and a plurality of synchronizing state machines for controlling subsystems operating at different clock frequencies |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08329001A true JPH08329001A (ja) | 1996-12-13 |
Family
ID=23781413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8127106A Pending JPH08329001A (ja) | 1995-05-24 | 1996-05-22 | バスインターフェース装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5680594A (ja) |
| EP (1) | EP0744684A3 (ja) |
| JP (1) | JPH08329001A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5555540A (en) * | 1995-02-17 | 1996-09-10 | Sun Microsystems, Inc. | ASIC bus structure |
| US5838995A (en) * | 1995-12-18 | 1998-11-17 | International Business Machines Corporation | System and method for high frequency operation of I/O bus |
| US5787273A (en) * | 1996-12-13 | 1998-07-28 | Advanced Micro Devices, Inc. | Multiple parallel identical finite state machines which share combinatorial logic |
| FI105727B (fi) * | 1997-05-15 | 2000-09-29 | Nokia Networks Oy | Menetelmä ja järjestely prosessorin liittämiseksi ASIC-piiriin |
| US6167478A (en) * | 1998-10-05 | 2000-12-26 | Infineon Technologies North America Corp. | Pipelined arbitration system and method |
| US6272642B2 (en) * | 1998-12-03 | 2001-08-07 | Intel Corporation | Managing a system's performance state |
| US6470462B1 (en) * | 1999-02-25 | 2002-10-22 | Telefonaktiebolaget Lm Ericsson (Publ) | Simultaneous resynchronization by command for state machines in redundant systems |
| US6321342B1 (en) | 1999-03-23 | 2001-11-20 | Lsi Logic Corporation | Method and apparatus for interfacing circuits that operate based upon different clock signals |
| US6535946B1 (en) * | 2000-01-04 | 2003-03-18 | National Semiconductor Corporation | Low-latency circuit for synchronizing data transfers between clock domains derived from a common clock |
| US6578155B1 (en) * | 2000-03-16 | 2003-06-10 | International Business Machines Corporation | Data processing system with adjustable clocks for partitioned synchronous interfaces |
| US6651199B1 (en) * | 2000-06-22 | 2003-11-18 | Xilinx, Inc. | In-system programmable flash memory device with trigger circuit for generating limited duration program instruction |
| US6956918B2 (en) * | 2001-06-27 | 2005-10-18 | Intel Corporation | Method for bi-directional data synchronization between different clock frequencies |
| JP2003078789A (ja) * | 2001-09-05 | 2003-03-14 | Fuji Photo Film Co Ltd | ディジタルカメラ装置 |
| DE10148134B4 (de) * | 2001-09-28 | 2007-04-19 | Infineon Technologies Ag | Verfahren zur Busansteuerung |
| US7278047B2 (en) * | 2002-10-14 | 2007-10-02 | Lexmark International, Inc. | Providing different clock frequencies for different interfaces of a device |
| US20060030210A1 (en) * | 2004-02-09 | 2006-02-09 | Willing Steven L | Sealed cartridge electrical interconnect |
| US9515880B1 (en) * | 2011-12-28 | 2016-12-06 | Altera Corporation | Integrated circuits with clock selection circuitry |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140459A (en) * | 1980-04-04 | 1981-11-02 | Hitachi Ltd | Data processing system |
| US4819164A (en) * | 1983-12-12 | 1989-04-04 | Texas Instruments Incorporated | Variable frequency microprocessor clock generator |
| US4670837A (en) * | 1984-06-25 | 1987-06-02 | American Telephone And Telegraph Company | Electrical system having variable-frequency clock |
| US5359727A (en) * | 1987-04-27 | 1994-10-25 | Hitachi, Ltd. | Clock generator using PLL and information processing system using the clock generator |
| US5197126A (en) * | 1988-09-15 | 1993-03-23 | Silicon Graphics, Inc. | Clock switching circuit for asynchronous clocks of graphics generation apparatus |
| US5265243A (en) * | 1989-03-27 | 1993-11-23 | Motorola, Inc. | Processor interface controller for interfacing peripheral devices to a processor |
| JP2762670B2 (ja) * | 1990-03-30 | 1998-06-04 | 松下電器産業株式会社 | データ処理装置 |
| JP2643579B2 (ja) * | 1990-10-17 | 1997-08-20 | 日本電気株式会社 | マイクロコンピュータ |
| US5319772A (en) * | 1991-11-14 | 1994-06-07 | Acer Incorporated | Method and apparatus for changing the operating clock speed of a computer system |
| US5535398A (en) * | 1992-02-28 | 1996-07-09 | Motorola Inc. | Method and apparatus for providing both power and control by way of an integrated circuit terminal |
| US5280587A (en) * | 1992-03-31 | 1994-01-18 | Vlsi Technology, Inc. | Computer system in which a bus controller varies data transfer rate over a bus based on a value of a subset of address bits and on a stored value |
| US5347559A (en) * | 1992-12-30 | 1994-09-13 | Digital Equipment Corporation | Apparatus and method of data transfer between systems using different clocks |
-
1995
- 1995-05-24 US US08/448,719 patent/US5680594A/en not_active Expired - Lifetime
-
1996
- 1996-05-22 JP JP8127106A patent/JPH08329001A/ja active Pending
- 1996-05-23 EP EP96303678A patent/EP0744684A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0744684A2 (en) | 1996-11-27 |
| EP0744684A3 (en) | 1998-04-01 |
| US5680594A (en) | 1997-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08329001A (ja) | バスインターフェース装置 | |
| US5263172A (en) | Multiple speed synchronous bus having single clock path for providing first or second clock speed based upon speed indication signals | |
| EP0135879B1 (en) | Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system | |
| JPH0573697A (ja) | マイクロコンピユータ | |
| KR100435349B1 (ko) | 병렬처리장치와이를포함하는디지털오디오신호처리장치및방법 | |
| JPH11161595A (ja) | 汎用アドレス指定を有するマイクロプロセッサ | |
| EP0463775B1 (en) | Multiple speed expansion card | |
| JPH04358252A (ja) | ワークステーションおよびその構成方法 | |
| JP3651588B2 (ja) | 区分化同期インタフェース用調整可能クロックを備えたデータ処理システム | |
| US6959396B2 (en) | Method and apparatus for reducing clock skew in an integrated circuit | |
| JP3550155B2 (ja) | 選択可能な中央処理ユニット付きワークステーションのアーキテクチャー | |
| EP0779582B1 (en) | Data processor having bus controller | |
| JP3045002B2 (ja) | 集積回路のモード設定回路 | |
| JP3366202B2 (ja) | バスコントローラ及びデータ処理システム | |
| JPH05252039A (ja) | ３線式シリアルデータ転送方式の多チャネルｄ−ａ変換器 | |
| JPH08101789A (ja) | 非同期メモリ回路装置 | |
| JPH03282663A (ja) | チャネル装置 | |
| JPH05158718A (ja) | 集積回路 | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ | |
| JPH07295946A (ja) | 情報処理装置及びそのデータ転送方法 | |
| JP2003030163A (ja) | マルチプロセッサシステム | |
| KR20020015889A (ko) | 시스템 정보 설정 회로 | |
| JPH06291614A (ja) | プリセット付レジスタ回路 | |
| JPH0918460A (ja) | パラレルインターフェースのストローブ信号調整装置 | |
| JPH01177669A (ja) | プロセッサのフラグ・割込み制御方式 |