JPH08328940A - メモリ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 システムの立ち上げ直後にメモリの初期化を
行うことができるメモリ制御装置を得ることを目的とす
る。 【構成】 システム電源電圧監視回路１２はシステム電
源１３の電源電圧値を検出し、閾値を超えたことを確認
した場合には、検出信号を出力し、この検出信号を受信
したフリップフロップ１４は電源投入フラグをセットす
る。ここで、電源投入フラグがセットされている場合に
は、メモリ初期化制御回路１５はメモリアクセス制御回
路１６にアドレスイニシャライズ指示を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリのアクセスを制
御するメモリ制御装置に関するものであり、特にＥＣＣ
回路やパリティチェック回路を用いてメモリアクセス時
にデータチェックを行うメモリ制御装置の初期化に関す
るものである。

【０００２】

【従来の技術】図１０は例えば特開平１ー２６６６４２
号公報に示された従来のメモリ制御装置の構成図であ
り、図において１はバス制御回路、２はメモリ初期化制
御回路、３はアドレスカウンタ、４はデータ切替回路、
５はメモリアクセス制御回路、６はメモリである。

【０００３】次に、動作について説明する。まず、シス
テムに電源が投入され、メモリ初期化制御回路２はバス
制御回路１を介してＣＰＵ（図示なし）からの初期化開
始指示を受け取る。指示を受けたメモリ初期化制御回路
２は初期化データを生成しデータ切替回路４に出力す
る。また、ＣＰＵはアドレスカウンタ３を操作しデータ
切替回路４にアドレスを送るとともに、データ切替回路
４を制御することによってメモリアクセス制御回路５に
初期化データと初期化するアドレスと制御信号を出力す
る。そして、これらのデータ、アドレス、および制御信
号を受け取ったメモリアクセス制御回路５はメモリ６の
初期化を行う。

【０００４】このとき、初期化されるメモリ６のメモリ
空間は、アドレスカウンタ３がカウンタとして備えてい
るビット数に応じたものであり、アドレスカウンタ３に
より順次インクリメントされる。そして、上記アドレス
空間の初期化が終了するとメモリ初期化制御回路２は終
了通知をバス制御回路１を介してＣＰＵに通知する。

【０００５】

【発明が解決しようとする課題】従来のメモリ制御装置
は以上のように構成されているので、メモリ６の初期化
はシステムの立ち上げ後、ＣＰＵの初期化が終了した後
にＣＰＵの指示によりメモリ初期化制御回路２を介して
行われていたので、メモリ６の初期化はＣＰＵの初期化
に必要な時間だけ遅延するなどの問題点があった。

【０００６】この発明は上記のような問題点を解消する
ためになされたもので、システムの立ち上げ直後にメモ
リの初期化を行うことができるメモリ制御装置を得るこ
とを目的とする。

【０００７】

【課題を解決するための手段】請求項１の発明に係るメ
モリ制御装置では、システム電源電圧監視回路によりシ
ステム電源の電圧値を監視し、この電圧値が零から立ち
上がり設定された閾値に達したときに検出信号を出力
し、この検出信号を受信したメモリ初期化制御回路はメ
モリアクセス制御回路にアドレスイニシャライズ指示
し、指示を受けたメモリ初期化制御回路によりメモリを
初期化させるようにしたものである。

【０００８】請求項２の発明に係るメモリ制御装置で
は、バックアップ電源電圧監視回路によりバックアップ
電源付きメモリの電圧値が設定された閾値より低下した
ときに検出信号を出力させ、メモリ初期化制御回路によ
りシステム電源電圧監視回路からの検出信号を受信する
とともに、バックアップ電源電圧監視回路からの検出信
号を受信したときに、アドレスイニシャライズ指示を出
力させるようにしたものである。

【０００９】

【作用】請求項１の発明におけるメモリ制御装置は、シ
ステム電源の電圧値を監視し、この電圧値が零から立ち
上がり設定された閾値に達したときに検出信号を出力す
るシステム電源電圧監視回路の検出信号を受信したとき
に、アドレスイニシャライズ指示を出力するメモリ初期
化制御回路とこのメモリ初期化制御回路からのアドレス
イニシャライズ指示を受信すると、メモリを初期化する
メモリアクセス制御回路とを設けたことにより、システ
ム電源の立ち上げの直後にメモリの初期化を行うことが
できるようになる。

【００１０】請求項２の発明におけるメモリ制御装置
は、バックアップ電源付きメモリの電圧値を監視し、こ
の電圧値が設定された閾値より低下したときに検出信号
を出力するバックアップ電源電圧監視回路とシステム電
源電圧監視回路からの検出信号を受信するとともに、バ
ックアップ電源電圧監視回路からの検出信号を受信した
ときに、アドレスイニシャライズ指示を出力するメモリ
初期化制御回路とを設けたことにより、バックアップ電
源付きメモリの電圧値の状態を確認しながら、システム
電源の立ち上げの直後にメモリの初期化を行うことがで
きるようになる。

【００１１】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるメモリ制御装置
を示す構成図であり、従来のものと同一の符号は同一ま
たは相当部分を示すので説明を省略する。１１は同一の
信号線を時分割してアドレス、データを送受信するマル
チプレクサバスと制御信号バスとが接続されたバス制御
回路、１２はシステム電源電圧監視回路でありシステム
電源１３に接続され、システム電源１３の電圧値がある
閾値に達したことを検知したときに、検出信号を出力す
る。１４はシステム電源電圧監視回路１２からの検出信
号を受信したときに電源投入フラグをセットするフリッ
プフロップ、１５はフリップフロップ１４の電源投入フ
ラグがセットされている場合に、ＣＰＵ（図示なし）の
代わりにメモリ６の初期化を行うメモリ初期化制御回
路、１６はアドレスカウンタを備えたメモリアクセス制
御回路であり、メモリ初期化制御回路１５からのアドレ
スイニシャライズ指示により初期化開始アドレスにセッ
トされ、同じくメモリ初期化制御回路１５からのアドレ
スカウントアップ指示によりカウントアップを行い、メ
モリ６の初期化を順次行う。

【００１２】次に動作について説明する。図２はこの発
明の一実施例によるメモリ制御装置の動作を示すフロー
チャートである。まず、システム電源電圧監視回路１２
はシステム電源１３の電源電圧値を検出し（ステップＳ
Ｔ１）、閾値を超えたか否かを判断する（ステップＳＴ
２）。ここで、ＹＥＳの場合は電源投入が行われたとし
てシステム電源電圧監視回路１２は検出信号を出力する
（ステップＳＴ３）。一方、ＮＯの場合は電源投入が行
われていないためステップＳＴ１へ戻り、システム電源
１３の電源電圧値の検出を続ける。そして、上記検出信
号を受信したフリップフロップ１４は電源投入フラグを
セットする。ここで、メモリ初期化制御回路１５はフリ
ップフロップ１４の電源投入フラグのセット状態を読み
にいき（ステップＳＴ５）、電源投入フラグがセットさ
れているか否かを判断する（ステップＳＴ６）。

【００１３】ここで、電源投入フラグがセットされてい
る（ＹＥＳ）場合には、メモリ初期化制御回路１５はメ
モリアクセス制御回路１６に対してアドレスイニシャラ
イズ指示を行い、メモリアクセス制御回路１６ではアド
レスカウンタを初期化開始アドレスにセットし、メモリ
初期化制御回路１５からのアドレスカウントアップ指示
によりカウントアップを行う（ステップＳＴ７）。一
方、電源投入フラグがセットされていない（ＮＯ）場合
には、ステップＳＴ５へ戻り、フリップフロップ１４の
電源投入フラグのセット状態を読みにいく。次に、メモ
リ初期化制御回路１５は、メモリアクセス制御回路１６
に対して初期化データの書き込み指示を行う（ステップ
ＳＴ８）。そして、この書き込み指示を受信したメモリ
アクセス制御回路１６はメモリ６に初期化データを書き
込む。

【００１４】次に、メモリ初期化制御回路１５はメモリ
アクセス制御回路１６内のアドレスカウンタを読み込
み、最終アドレスか否かを判断する（ステップＳＴ
９）。ここで、メモリ初期化制御回路１５が最終アドレ
スであることを確認した（ＹＥＳ）場合には、電源投入
フラグをリセットした後に（ステップＳＴ１０）、メモ
リ初期化処理を完了する。一方、最終アドレスでないこ
とを確認した（ＮＯ）場合には、メモリアクセス制御回
路１６内のアドレスカウンタをカウントアップした後に
（ステップＳＴ１１）、ステップＳＴ８へ戻り処理を繰
り返す。

【００１５】以上の説明で明らかなように、この実施例
１によれば、システムの立ち上げ直後にメモリの初期化
を行うことができるため、メモリ６の初期化はＣＰＵの
初期化に必要な時間だけ遅延することはないという効果
がある。

【００１６】実施例２．図３はこの発明のその他の実施
例によるメモリ制御装置のメモリアクセス制御回路とメ
モリとの接続状態を示す構成図である。上記実施例１で
はメモリ６毎に初期化を行っていたので、メモリ６の数
に比例して初期化時間が増加していくという問題点があ
った。しかし、実施例２では複数のチップセレクト線と
複数のリード／ライト線を図３に示すように接続し、メ
モリアクセス制御回路１６がこのときにチップセレクト
線グループ１〜４をすべて「Ｈ」とすることにより、リ
ード／ライト線グループＡ〜Ｄをすべて用いてメモリの
初期化を行うようにすることができる。つまり、システ
ム電源１３の立ち上げと同時にメモリ１〜１６を同時に
初期化することが可能である。

【００１７】実施例３．図４はこの発明のその他の実施
例によるメモリ制御装置を示す構成図である。従来のも
のと同一の符号は同一または相当部分を示すので説明を
省略する。図において、２１はバックアップ電源２２が
付いたバックアップ電源付きメモリ、２３はバックアッ
プ電源電圧監視回路であり、バックアップ電源付きメモ
リ２１のバックアップ電源２２の電圧状態を検出し、電
圧値が設定された閾値より低下したときに検出信号を出
力する。なお、このバックアップ電源電圧監視回路２３
は、コンパレータ等で構成し、ツェナーダイオードで検
出すべき電圧値を設定する。２４はバックアップ電源電
圧監視回路２３からの検出信号を受信したときに電圧低
下フラグをセットするフリップフロップ、２５はメモリ
初期化制御回路であり、フリップフロップ１４の電源投
入フラグがセットされているとともに、フリップフロッ
プ２４の電圧低下フラグがセットされたときにＣＰＵの
代わりにメモリ６の初期化を行う。

【００１８】次に、動作について説明する。なお、メモ
リ初期化制御回路１５と同一の動作については説明を省
略する。まず、メモリ初期化制御回路２５はフリップフ
ロップ１４の電源投入フラグがセットされていないこと
を確認すると、フリップフロップ２４の電圧低下フラグ
がセットされたことを確認する。ここで、両者が規定通
りであれば、メモリ初期化制御回路２５はＣＰＵの代わ
りにバックアップ電源付きメモリ２１の初期化を行う
が、電圧低下フラグがセットされている場合には、ＣＰ
Ｕに通知し初期化を停止する。

【００１９】以上のように、この実施例３によれば、従
来ＣＰＵが実行していたバックアップ電源付きメモリ２
１のバックアップ電源２２の電圧状態の監視をシステム
電源１３の立ち上げと同時にメモリ初期化制御回路２５
が行うようにしたため、ＣＰＵの負荷が少なくなるとい
う効果がある。

【００２０】実施例４．図５はこの発明のその他の実施
例によるメモリ制御装置を示す構成図である。従来のも
のと同一の符号は同一または相当部分を示すので説明を
省略する。実施例４ではＤＲＡＭ、ＳＲＡＭの複数種類
のメモリを搭載しているときに、これらのメモリをそれ
ぞれ同時にハードウェア機構を用いて初期化できるよう
にし、メモリの初期化に要する時間を短縮したものであ
る。すなわち、メモリアクセス制御回路３３はメモリ初
期化制御回路１５からの初期化指示命令を受信すると、
ＤＲＡＭ３１とＳＲＡＭ３２に対して初期化処理を行う
ものである。したがって、システム電源１３の立ち上げ
と同時に複数種類のメモリ素子の初期化ができる効果が
ある。

【００２１】なお、ＤＲＡＭ３１、ＳＲＡＭ３２のいず
れも初期化データはアドレス／データ線がプルアップあ
るいはプルダウンされていることによって決まる。初期
化データが固定されているため初期化のときにはＤＲＡ
Ｍ３１、ＳＲＡＭ３２への制御信号は時刻的に重複して
いてかまわない。

【００２２】実施例５．図６はこの発明のその他の実施
例によるメモリ制御装置を示す構成図である。従来のも
のと同一の符号は同一または相当部分を示すので説明を
省略する。この実施例６では、ＦＬＡＳＨメモリを搭載
している場合に、初期化すべきか否かをＣＰＵの負荷に
ならないように判別し、必要な場合にはＣＰＵの負荷に
ならないように初期化を行うことができる。図におい
て、４１はＦＬＡＳＨメモリ、４２はメモリアクセス制
御回路であり、メモリ初期化制御回路１５からの初期化
指示命令を受信すると、ＦＬＡＳＨメモリ４１内の自動
読み込みアドレス４１ａの内容の自動読み込みを行うも
のである。

【００２３】図７はＦＬＡＳＨメモリの内部を示した構
成図であり、（ａ）は出荷時に未書き込みの状態を示し
たもの、（ｂ）は出荷時に既書き込みの状態を示したも
のであり、未書き込みか、既書き込みかを表す１ビット
以上で構成される特定ビットパターンが入力してあるも
のとする。したがって、未書き込みのメモリ内容は出荷
状態であるので２進数ですべて１である。したがって自
動読み込みされるアドレスの内容も２進数ですべて１で
あり、特定ビットパターンの内容もすべて１である。こ
れに対して既書き込みのメモリ内容の自動読み込みされ
るアドレスの特定ビットパターンには少なくとも１つの
０（１ビットで構成される場合ではそのビットが０）が
あれば未書き込みのものと区別できる。

【００２４】実施例６．図８は図７の機能を拡張したと
きのＦＬＡＳＨメモリの内部を示した構成図である。こ
の実施例６においてはメモリ内容のうち自動読み込みさ
れるアドレスの特定ビットパターン５１は前述した未書
き込み、既書き込みを表すものであり、同じアドレスに
ある１ビット以上で構成される特定ビットパターン５２
はこのＦＬＡＳＨメモリの内容が、自己診断を行うもの
であるか、アプリケーションの起動を行うものであるか
を表すものである。

【００２５】実施例７．図９は図６でＦＬＡＳＨメモリ
が未書き込みである場合に、初期化データを専用のハー
ドウェア機構を用いて書き込む場合を説明する構成図で
ある。従来のものと同一の符号は同一または相当部分を
示すので説明を省略する。メモリ初期化制御回路６１は
実施例６のようにしてＦＬＡＳＨメモリ４１が未書き込
みであることを検知すると、メモリアクセス制御回路４
２に初期化を指示する。そして、指示を受けたメモリア
クセス制御回路４２は、初期化データを書き込んである
メモリ６のデータを読み込み、これをＦＬＡＳＨメモリ
４１に転送する。

【００２６】

【発明の効果】以上のように、請求項１の発明によれ
ば、システム電源電圧監視回路によりシステム電源の電
圧値を監視し、この電圧値が零から立ち上がり設定され
た閾値に達したときに検出信号を出力し、この検出信号
を受信したメモリ初期化制御回路はメモリアクセス制御
回路にアドレスイニシャライズ指示をし、指示を受けた
メモリ初期化制御回路によりメモリを初期化させるよう
に構成したので、システムの立ち上げ直後にＣＰＵの初
期化に必要な時間だけ遅延することなく、メモリの初期
化を直ちに行うことができる効果がある。

【００２７】請求項２の発明によれば、バックアップ電
源電圧監視回路によりバックアップ電源付きメモリの電
圧値が設定された閾値より低下したときに検出信号を出
力させ、メモリ初期化制御回路によりシステム電源電圧
監視回路からの検出信号を受信するとともに、バックア
ップ電源電圧監視回路からの検出信号を受信したとき
に、アドレスイニシャライズ指示を出力させるように構
成したので、システムの立ち上げ直後にメモリの初期化
を直ちに行うことができるとともに、ＣＰＵを介さずに
バックアップ電源の電圧を検出することができる効果が
ある。

【図面の簡単な説明】

【図１】 この発明の一実施例によるメモリ制御装置を
示す構成図である。

【図２】 この発明の一実施例によるメモリ制御装置の
動作を示すフローチャートである。

【図３】 この発明のその他の実施例によるメモリ制御
装置のメモリアクセス制御回路とメモリとの接続状態を
示す構成図である。

【図４】 この発明のその他の実施例によるメモリ制御
装置を示す構成図である。

【図５】 この発明のその他の実施例によるメモリ制御
装置を示す構成図である。

【図６】 この発明のその他の実施例によるメモリ制御
装置を示す構成図である。

【図７】 ＦＬＡＳＨメモリの内部を示した構成図であ
る。

【図８】 図７の機能を拡張したときのＦＬＡＳＨメモ
リの内部を示した構成図である。

【図９】 図６でＦＬＡＳＨメモリが未書き込みである
場合に、初期化データを専用のハードウェア機構を用い
て書き込む場合を説明する構成図である。

【図１０】 特開平１ー２６６６４２号公報に示された
従来のメモリ制御装置の構成図である。

【符号の説明】

６ メモリ、１２ システム電源電圧監視回路、１３
システム電源、１５，２５ メモリ初期化制御回路、１
６，３３，４２ メモリアクセス制御回路、２１ バッ
クアップ電源付きメモリ、２３ バックアップ電源電圧
監視回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 システム電源の電圧値を監視し、この電
   圧値が零から立ち上がり設定された閾値に達したときに
   検出信号を出力するシステム電源電圧監視回路と、この
   システム電源電圧監視回路からの検出信号を受信したと
   きに、アドレスイニシャライズ指示を出力するメモリ初
   期化制御回路と、上記メモリ初期化制御回路からのアド
   レスイニシャライズ指示を受信すると、メモリを初期化
   するメモリアクセス制御回路とを備えたメモリ制御装
   置。
2. 【請求項２】 バックアップ電源付きメモリの電圧値を
   監視し、この電圧値が設定された閾値より低下したとき
   に検出信号を出力するバックアップ電源電圧監視回路を
   設け、上記メモリ初期化制御回路は、上記システム電源
   電圧監視回路からの検出信号を受信するとともに、上記
   バックアップ電源電圧監視回路からの検出信号を受信し
   たときに、アドレスイニシャライズ指示を出力すること
   を特徴とする請求項１記載のメモリ制御装置。