KR20030082894A - 트랜시버 내의 기억매체에 기록된 데이터를 자동적으로백업하는 마이크로 컴퓨터 시스템 및 그것에 접속되는트랜시버 - Google Patents

트랜시버 내의 기억매체에 기록된 데이터를 자동적으로백업하는 마이크로 컴퓨터 시스템 및 그것에 접속되는트랜시버 Download PDF

Info

Publication number
KR20030082894A
KR20030082894A KR10-2003-0007101A KR20030007101A KR20030082894A KR 20030082894 A KR20030082894 A KR 20030082894A KR 20030007101 A KR20030007101 A KR 20030007101A KR 20030082894 A KR20030082894 A KR 20030082894A
Authority
KR
South Korea
Prior art keywords
data
storage medium
microcomputer
transceiver
primary storage
Prior art date
Application number
KR10-2003-0007101A
Other languages
English (en)
Inventor
모리와키쇼헤이
아제카와요시후미
치바오사무
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20030082894A publication Critical patent/KR20030082894A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

마이크로 컴퓨터 시스템은, 이더넷에서 사용되는 트랜시버(15)와, 트랜시버(15) 내의 데이터를 백업하는 마이크로 컴퓨터(16)에 의해 구성된다. 트랜시버(15)는, 호스트 디바이스로부터 1차 기억매체(23)에 대한 데이터 기록요구를 받으면, 마이크로 컴퓨터(16)에 인터럽트 요구를 출력한다. 마이크로 컴퓨터(16)는, 인터럽트 요구를 받았을 때에, 1차 기억매체(23)에 기록된 데이터를 판독하여, 2차 기억매체(29)에 데이터를 기록한다. 따라서, 순간정전 등에 의해 1차 기억매체(23)에 기록된 데이터가 없어져 버린 경우에서도, 1차 기억매체(23)의 데이터를 복원하는 것이 가능하게 된다.

Description

트랜시버 내의 기억매체에 기록된 데이터를 자동적으로 백업하는 마이크로 컴퓨터 시스템 및 그것에 접속되는 트랜시버{MICROCOMPUTER SYSTEM AUTOMATICALLY BACKING-UP DATA WRITTEN IN STORAGE MEDIUM IN TRANSCEIVER, AND TRANSCEIVER CONNECTED THERETO}
본 발명은, 호스트 디바이스의 요구에 따라, 기억매체를 통해 데이터를 송수신하는 이더넷(R)의 트랜시버에 관한 것으로, 특히, 트랜시버 내의 기억매체에 기록된 데이터를 자동적으로 백업하는 마이크로 컴퓨터 시스템 및 그것에 사용되는 트랜시버에 관한 것이다.
최근, 호스트 디바이스의 요구에 따라, 기억매체를 통해 데이터를 송수신하는 시스템이 여러가지 개발되고 있고, 그 일예로서 이더넷(R)에서 사용되는 MDIO(Medium Dependent Input/Output) 인터페이스를 사용한 시스템을 들 수 있다.
도 1은, 호스트 디바이스와 MDIO 인터페이스와의 사이의 데이터 전송을 설명하기 위한 도면이다. 호스트 디바이스는, MDIO 인터페이스를 탑재한 복수의 시스템(이하, 간단히 시스템이라 부름)과 접속되어 있고, 복수의 시스템에는 각각 다른 포트번지가 주어져 있다. 또한, 시스템에 포함되는 기억매체는, 수십워드 정도의 복수개 영역으로 분할되어 있고, 각각의 영역에는 다른 디바이스 번지가 주어져 있다. 호스트 디바이스는, 포트번지 및 디바이스 번지를 송신함으로써, 시스템 및 시스템에 포함되는 기억매체의 영역을 선택하여, 소망한 영역으로 액세스할 수 있다.
호스트 디바이스가 시스템으로부터 데이터를 판독하는 경우, 호스트 디바이스는 시스템에 대하여, 데이터 판독을 나타내는 명령코드(101), 포트번지(102) 및 디바이스 번지(103)를 송신한다. 각 시스템은, 포트번지(102)를 참조하여, 자신의 시스템에 대한 액세스인지 아닌지를 판정한다. 그리고, 자신의 시스템에 대한 액세스이면, 디바이스 번지(103)를 참조하여 그 디바이스 번지(103)에 대응하는 기억매체의 영역으로부터 데이터(105)를 판독하고, 호스트 디바이스로 송신한다. 호스트 디바이스는 디바이스 번지(103)를 송신하고 나서, 턴어라운드 시간(104)이 경과하기 전에 데이터(105)를 취득할 필요가 있다. 이 턴어라운드 시간(104)은, 통상 2사이클로 규정되어 있다. 예를 들면, 2MHz의 클록을 사용하고 있으면, 시스템은 1us 이내에 데이터(105)를 호스트 컴퓨터에 반환하지 않으면 안된다.
또한, 호스트 디바이스가 시스템 내의 기억매체에 데이터를 기록하는 경우, 호스트 디바이스가 데이터 기록을 나타내는 명령코드(101), 포트번지(102), 디바이스 번지(103) 및 데이터(105)를 순차 송신하고, 포트번지(102)에 대응하는 시스템이 기억매체의 디바이스 번지(103)에 대응하는 영역에 데이터(105)를 기록한다.
전술한 바와 같이, 호스트 디바이스는 디바이스 번지(103)를 송신하고 나서, 턴어라운드 시간(104)이 경과하기 전에 데이터(105)를 취득할 필요가 있으므로, 일반적으로 기억매체로서 고속 액세스가 가능한 레지스터 등이 사용된다.
그러나, 순간정전 등과 같은 사태가 발생한 경우에는, 기억매체의 내용이 없어져 버리기 때문에, 기억매체의 내용을 백업해 둘 필요가 있지만, 종래의 MDIO 인터페이스를 사용한 시스템에서는 그와 같은 기구가 설치되어 있지 않았었다.
도 1은 호스트 디바이스와 MDIO 인터페이스와의 사이의 데이터 전송을 설명하기 위한 도면이다.
도 2는 본 발명의 제1 실시예에서의 마이크로 컴퓨터 시스템의 개략구성을 나타내는 블록도이다.
도 3은 본 발명의 제1 실시예에서의 마이크로 컴퓨터 시스템의 처리순서를 설명하기 위한 플로우 차트이다.
도 4는 본 발명의 제2 실시예에서의 마이크로 컴퓨터 시스템의 개략구성을 나타내는 블록도이다.
본 발명의 목적은, 트랜시버에 기록된 데이터가 없어져 버린 경우에서도, 데이터를 복원하는 것이 가능한 마이크로 컴퓨터 시스템을 제공하는 것이다.
본 발명의 다른 목적은, 트랜시버가 특별한 처리를 하지 않고, 데이터를 백업하는 것이 가능한 마이크로 컴퓨터 시스템을 제공하는 것이다.
본 발명의 제1 국면에 기재의 마이크로 컴퓨터 시스템은, 네트워크(이더넷(R))에서 사용되는 트랜시버와, 트랜시버 내의 데이터를 백업하는 마이크로 컴퓨터를 포함한 마이크로 컴퓨터 시스템에 있어서, 트랜시버는, 외부와의 사이에서 데이터의 송수신을 행하는 인터페이스와, 인터페이스를 통해 외부에서 수신한 데이터가 기록되는 1차 기억매체와, 인터페이스를 통해 외부에서 수신한 요구를 디코드하여, 해당 요구가 1차 기억매체에 대한 데이터 기록이면, 마이크로 컴퓨터에 인터럽트 요구를 출력하는 디코더를 포함하고, 마이크로 컴퓨터는, 2차 기억매체와, 인터럽트 요구를 받았을 때에, 1차 기억매체에 기록된 데이터를 판독하여, 2차 기억매체에 데이터를 기록하는 프로세서를 포함한다.
프로세서는, 인터럽트 요구를 받았을 때에, 1차 기억매체에 기록된 데이터를 판독하여, 2차 기억매체에 데이터를 기록하므로, 순간정전 등에 의해 1차 기억매체에 기록된 데이터가 없어져 버린 경우에서도, 2차 기억매체에 유지되는 데이터를 1차 기억매체에 전송함으로써, 데이터를 복원하는 것이 가능하게 된다.
또한, 트랜시버는, 마이크로 컴퓨터에 대하여 인터럽트 요구를 출력하는 것만으로 데이터가 백업되므로, 트랜시버가 특별한 처리를 하지 않고, 데이터를 백업하는 것이 가능하게 된다.
제2 국면에 기재의 마이크로 컴퓨터 시스템은, 이더넷(R)에서 사용되는 트랜시버와, 트랜시버 내의 데이터를 백업하는 마이크로 컴퓨터를 포함한 마이크로 컴퓨터 시스템에 있어서, 트랜시버는, 외부와의 사이에서 데이터의 송수신을 행하는 인터페이스와, 인터페이스를 통해 외부에서 수신한 데이터가 기록된 1차 기억매체와, 인터페이스를 통해 외부에서 수신한 요구를 디코드하여, 해당 요구가 1차 기억매체에 대한 데이터 기록이면, 마이크로 컴퓨터에 인터럽트 요구를 출력하는 디코더를 포함하고, 마이크로 컴퓨터는, 인터럽트 요구를 받았을 때에, 1차 기억매체에 기록된 데이터를 판독하여, 외부에 설치된 2차 기억매체에 데이터를 기록하는 프로세서를 포함한다.
2차 기억매체는 마이크로 컴퓨터의 외부에 설치되므로, 시스템에 합쳐서 2차 기억매체의 용량이나 액세스 속도 등을 결정할 수 있고, 마이크로 컴퓨터 시스템의 범용성을 높이는 것이 가능하게 된다.
제3 국면에 기재의 마이크로 컴퓨터 시스템은, 제1 국면 또는 제2 국면에 기재의 마이크로 컴퓨터 시스템에 있어서, 디코더는, 인터페이스를 통해 외부에서 수신한 명령코드를 디코드하는 명령디코더와, 인터페이스를 통해 외부에서 수신한 포트번지를 디코드하는 포트번지 디코더와, 인터페이스를 통해 외부에서 수신한 디바이스 번지를 디코드하고, 디코드 결과가 1차 기억매체에 해당하면, 마이크로 컴퓨터에 대하여 인터럽트 요구를 출력하는 디바이스 번지 디코더를 포함한다.
따라서, 트랜시버는, 외부에서 수신한 요구가 1차 기억매체에 대한 데이터 기록인지 아닌지를 용이하게 판정할 수 있음과 동시에, 그 요구가 1차 기억매체에 대한 데이터 기록인 것을 용이하게 프로세서에 통지하는 것이 가능하게 된다.
제4 국면에 기재의 마이크로 컴퓨터 시스템은, 제3 국면에 기재의 마이크로 컴퓨터 시스템에 있어서, 프로세서는, 인터럽트 요구를 받았을 때에, 포트번지 디코더 및 디바이스 번지 디코더에 의한 디코드 결과를 참조하고, 1차 기억매체로부터 데이터를 판독하여 2차 기억매체에 기록한다.
따라서, 프로세서는 트랜시버에 의해 1차 기억매체의 어떤 영역의 데이터가 재기록되었는지를 용이하게 인식할 수 있고, 데이터의 백업을 용이하게 행할 수 있다.
제5 국면에 기재의 마이크로 컴퓨터 시스템은, 제1 국면 내지 제4 국면 중 어느 하나에 기재의 마이크로 컴퓨터 시스템에 있어서, 인터페이스는, 직렬로 데이터를 송수신한다.
따라서, 외부와의 사이에서 송수신되는 신호의 갯수를 적게 할 수 있고, 시스템의 구축이 용이하게 된다.
제6 국면에 기재의 트랜시버는, 호스트 디바이스와의 사이에서 데이터를 송수신하는 트랜시버에 있어서, 제1 버스에 접속되고, 외부와의 사이에서 데이터의 송수신을 행하는 인터페이스와, 인터페이스를 통해 제1 버스로부터 수신한 데이터가 기록됨과 동시에, 기록된 데이터가 마이크로 컴퓨터에 의해 제1 버스와는 다른 제2의 버스를 통해 판독 가능한 기억매체와, 인터페이스를 통해 명령코드 및 어드레스 신호를 받아, 명령코드가 데이터 기록을 지시하고, 또한, 어드레스 신호가 기억매체 내의 영역을 지정하는 것을 판단하여, 마이크로 컴퓨터에 인터럽트 요구를 출력하는 디코더를 포함한다.
따라서, 기억매체의 소정영역에 데이터 기록이 있었던 것을 마이크로 컴퓨터에 통지할 수 있고, 마이크로 컴퓨터는 해당 데이터를 판독하는 것이 가능하게 된다.
[발명의 실시예]
(제1 실시예)
도 2는, 본 발명의 제1 실시예에서의 마이크로 컴퓨터 시스템의 개략구성을 나타내는 블록도이다. 이 마이크로 컴퓨터 시스템은, 도시하지 않은 호스트 디바이스로부터의 요구에 따라 데이터를 송수신하는 트랜시버(15)와, 트랜시버(15) 내에 기록된 데이터를 백업하는 마이크로 컴퓨터(16)를 포함한다. 또한, 트랜시버(15)와 마이크로 컴퓨터(16)가 하나의 반도체칩으로 구성되는 경우에 대하여 설명하지만, 트랜시버(15)가 하나의 반도체칩으로 구성되고, 마이크로 컴퓨터(16)가 다른 반도체칩으로 구성되어도 된다.
트랜시버(15)는, 액세스 속도가 고속인 1차 기억매체(23)와, 도시하지 않은 호스트 디바이스 내의 직렬외부 인터페이스로부터 받은 직렬 데이터를 병렬 데이터로 변환하고, 1차 기억매체(23)로부터 판독된 데이터를 직렬 데이터로 변환하여 호스트 디바이스 내의 직렬외부 인터페이스로 송신하는 직렬외부 인터페이스(18)와, 직렬외부 인터페이스(18)로부터 받은 명령코드(101)를 디코드하는 명령디코더(20)와, 직렬외부 인터페이스(18)로부터 받은 포트번지(102)를 디코드하는 포트번지 디코더(21)와, 직렬외부 인터페이스(18)로부터 받은 디바이스 번지(103)를 디코드하는 디바이스 번지 디코더(22)를 포함한다.
마이크로 컴퓨터(16)는, 1차 기억매체(23)에 기록된 데이터의 백업처리 등을 행하는 CPU(Central Processing Unit)(28)와, 데이터 버스(26)를 통해 1차 기억매체(23)로부터 데이터를 판독하여 CPU(28)로 출력하고, CPU(28)로부터 출력된 데이터를 데이터 버스(26)를 통해 1차 기억매체(23)에 기록하는 I/O(Input/Output) 인터페이스(27)와, 1차 기억매체(23)의 내용이 백업되는 2차 기억매체(29)를 포함한다.
1차 기억매체(23)는, 고속으로 액세스 가능한 소용량의 레지스터, SRAM(Static Random Access Memory) 등에 의해 구성된다.
2차 기억매체(29)는, 플래시 메모리 등의 불휘발성 메모리에 의해 구성된다. 플래시 메모리 등의 재기록 가능한 불휘발성 메모리를 사용하는 것은, 순간정전 등과 같은 사태가 발생해도 데이터를 유지할 수 있음과 동시에, 전원을 오프해도 데이터가 유지되므로, 해당 데이터를 재기록하여 최신의 데이터로 갱신함으로써, 리쥼(resume)시에 최신의 상태로 재기동하는 것이 가능하게 되기 때문이다.
도 3은, 본 발명의 제1 실시예에서의 마이크로 컴퓨터 시스템의 처리순서를 설명하기 위한 플로우 차트이다. 직렬외부 인터페이스(18)는, 직렬버스(17)를 통해 호스트 디바이스로부터 명령코드(101)를 수신하면, 내부버스(19)를 통해 명령코드(101)를 명령디코더(20)로 전송한다. 명령디코더(20)는, 직렬외부 인터페이스(18)로부터 명령코드(101)를 받으면, 명령코드(101)를 디코드하고(S1), 그 명령코드(101)가 데이터 기록을 나타내는 것인지 아닌지를 판정한다(S2).
명령코드(101)가 데이터 판독이면(S2, No), 직렬외부 인터페이스(18)는, 포트번지 디코더(21)에 대하여 포트번지(102)의 지정을 행한다(S3). 포트번지 디코더(21)는, 직렬외부 인터페이스(18)로부터 받은 포트번지(102)를 디코드하고, 포트번지(102)가 1차 기억매체(23)에 해당하는지 아닌지를 판정한다(S4).
포트번지(102)가 1차 기억매체(23)에 해당하지 않으면(S4, No), 스텝 S3에 되돌아가 다시 포트번지(102)가 지정되는 것을 기다린다. 또한, 포트번지(102)가 1차 기억매체(23)에 해당하면(S4, Yes), 디바이스 번지 디코더(22)는, 직렬외부 인터페이스(18)로부터 디바이스 번지(103)를 받아, 그 디바이스 번지(103)를 디코드함으로써 디바이스 번지(103)가 1차 기억매체(23)의 영역에 해당하는지 아닌지를 판정한다(S5).
디바이스 번지(103)가 1차 기억매체(23)의 영역에 해당하지 않으면(S5, No), 스텝 S3에 되돌아가 다시 포트번지(102)가 지정되는 것을 기다린다. 또한, 디바이스 번지(103)가 1차 기억매체(23)의 영역에 해당하면(S5, Yes), 해당 데이터가 1차 기억매체(23)로부터 판독되고, 직렬외부 인터페이스(18)에 출력된다(S6). 직렬외부 인터페이스(18)는, 1차 기억매체(23)로부터 받은 데이터를 직렬버스(17)를 통해 호스트 디바이스로 송신한다.
또한, 명령코드(101)가 데이터 기록이면(S2, Yes), 직렬외부 인터페이스(18)는, 포트번지 디코더(21)에 대하여 포트번지(102)의 지정을 행한다(S7). 포트번지 디코더(21)는, 직렬외부 인터페이스(18)로부터 받은 포트번지(102)를 디코드하고, 포트번지(102)가 1차 기억매체(23)에 해당하는지 아닌지를 판정한다(S8).
포트번지(102)가 1차 기억매체(23)에 해당하지 않으면(S8, No), 스텝 S7에 되돌아가 다시 포트번지(102)가 지정되는 것을 기다린다. 또한, 포트번지(102)가 1차 기억매체(23)에 해당하면(S8, Yes), 디바이스 번지 디코더(22)는, 직렬외부 인터페이스(18)로부터 디바이스 번지(103)를 받아, 그 디바이스 번지(103)를 디코드함으로써 디바이스 번지(103)가 1차 기억매체(23)의 영역에 해당하는지 아닌지를 판정한다(S9).
디바이스 번지(103)가 1차 기억매체(23)의 영역에 해당하지 않으면(S9, No), 스텝 S7에 되돌아가 다시 포트번지(102)가 지정되는 것을 기다린다. 또한, 디바이스 번지(103)가 1차 기억매체(23)의 영역에 해당하면(S9, Yes), 디바이스 번지 디코더(22)는 마이크로 컴퓨터(16) 내의 CPU(28)에 대하여 인터럽트 요구를 출력한다(S10).
CPU(28)는 디바이스 번지 디코더(22)로부터 인터럽트 요구를 받으면, 포트번지 디코더 21로부터 출력되는 포트번지 102의 디코드 결과 24와, 디바이스 번지 디코더 22로부터 출력되는 디바이스 번지 103의 디코드 결과 25를 참조하여, 데이터 버스(26) 및 I/O 인터페이스(27)를 통해 1차 기억매체(23)로부터 해당 데이터를 판독하고, 2차 기억매체(29)에 기록한다(S11).
1차 기억매체(23)에 저장되어 있던 데이터가 없어져, CPU(28)가 2차 기억매체(29)에 백업해 둔 데이터를 1차 기억매체에 라이트 백(write back)하는 경우에는, CPU(28)는 2차 기억매체(29)로부터 해당 데이터를 판독하고, I/O 인터페이스(27) 및 데이터 버스(26)를 통해 1차 기억매체(23)의 해당영역에 해당데이터를 기록한다.
또한, 이상의 설명에 있어서는, 포트번지(102)와 디바이스 번지(103)와의 2단계의 어드레스 구조를 갖는 경우에 대하여 설명했지만, 3단계 이상의 어드레스 구조를 갖는 경우에서도 동일하게 하여 마이크로 컴퓨터 시스템을 실현하는 것이 가능하다.
이상 설명한 바와 같이, 본 실시예에서의 마이크로 컴퓨터 시스템에 의하면, CPU(28)가 디바이스 번지 디코더(22)로부터 인터럽트 요구를 받으면, 1차 기억매체(23)로부터 해당 데이터를 판독하여 2차 기억매체(29)에 기록하도록 했으므로, 순간정전 등의 발생에 의해 1차 기억매체(23)에 저장되어 있던 데이터가 없어진 경우에서도, 데이터를 복원하는 것이 가능하게 되었다.
또한, 디바이스 번지 디코더(22)로부터 인터럽트 요구를 받았을 때에, 마이크로 컴퓨터(16)가 자동적으로 데이터를 백업하도록 했으므로, 트랜시버(15)는 특별한 처리를 할 필요가 없고, 종래와 동일한 처리로 데이터의 송수신을 행할 수 있다.
또한, CPU(28)를 포함한 마이크로 컴퓨터 시스템을 1칩으로 구성할 수 있으므로, 저렴한 가격으로 인터페이스를 실현하는 것이 가능하게 되었다. 또한, 마이크로 컴퓨터 시스템은 CPU(28)를 내장하고 있으므로, 이 CPU(28)가 제어하는 다른 주변회로도 동일한 칩에 내장할 수 있고, 확장성 및 유연성에 뛰어난 시스템을 구축하는 것이 가능하게 되었다. 또한, CPU(28)에 실행시키는 프로그램을 변경함으로써, 각 규격에 대응한 인터페이스를 실현하는 것이 가능하게 되었다.
그밖에는, 직렬외부 인터페이스(18)를 병렬 인터페이스로 하고, 병렬버스를 통해 호스트 디바이스와의 사이에서 데이터의 송수신을 행하도록 하면, 호스트 디바이스와의 사이의 데이터 전송에 요하는 시간을 삭감하는 것이 가능하게 된다.
(실시예 2)
도 4는, 본 발명의 제2 실시예에서의 마이크로 컴퓨터 시스템의 개략구성을 나타내는 블록도이다. 이 마이크로 컴퓨터 시스템은, 도시하지 않은 호스트 디바이스로부터의 요구에 따라 데이터를 송수신하는 트랜시버(15)와, 트랜시버(15) 내에 기록된 데이터를 외부에 설치된 2차 기억매체(30)에 백업하는 마이크로 컴퓨터(16')를 포함한다. 2차 기억매체(30)는, 트랜시버(15) 및 마이크로 컴퓨터(16') 중 어느 하나와도 다른 별개의 반도체칩으로 구성된다. 또한, 제1 실시예와 동일한 구성 및 기능을 갖는 부분에 대해서는, 동일한 참조번호를 붙이기로 한다.
마이크로 컴퓨터 16'는, 1차 기억매체(23)에 기록된 데이터의 백업처리 등을 행하는 CPU(28)와, 데이터 버스(26)를 통해 1차 기억매체(23)로부터 데이터를 판독하여 CPU(28)로 출력하고, CPU(28)로부터 출력된 데이터를 데이터 버스(26)를 통해 1차 기억매체(23)에 기록하는 I/O 인터페이스(27)를 포함한다.
마이크로 컴퓨터(16')의 외부에 설치된 2차 기억매체(30)는, 플래시 메모리 등의 불휘발성 메모리에 의해 구성된다.
CPU(28)는, 디바이스 번지 디코더(22)로부터 인터럽트 요구를 받으면, 포트번지 디코더 21에 의한 포트번지 102의 디코드 결과 24와, 디바이스 번지 디코더22에 의한 디바이스 번지 103의 디코드 결과 25를 참조하여, I/O 인터페이스(27) 및 데이터 버스(26)를 통해 1차 기억매체(23)로부터 해당 데이터를 판독하고, 마이크로 컴퓨터(16')의 외부에 설치된 2차 기억매체(30)에 기록한다.
또한, 1차 기억매체(23)에 저장되어 있던 데이터가 없어지고, CPU(28)가 2차 기억매체(30)에 백업해 둔 데이터를 1차 기억매체에 라이트 백하는 경우에는, CPU(28)는 2차 기억매체(30)로부터 해당 데이터를 판독, I/O 인터페이스(27) 및 데이터 버스(26)를 통해 1차 기억매체(23)의 해당영역에 해당 데이터를 기록한다.
이상 설명한 바와 같이, 본 실시예에서의 마이크로 컴퓨터 시스템에 의하면, 제1 실시예에 있어서 설명한 효과에 부가하여, 2차 기억매체(30)를 마이크로 컴퓨터(16')의 외부에 설치하도록 했으므로, 임의의 용량, 액세스 속도의 기억매체를 접속할 수 있고, 마이크로 컴퓨터 시스템의 범용성을 높이는 것이 가능하게 되었다.
이번 개시된 실시예는, 모든 점에서 예시로서 제한적인 것은 아니라 생각되어야 할 것이다. 본 발명의 범위는 상기한 설명만이 아니며 특허청구의 범위에 의해 표시되고, 특허청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
제1 국면에 기재의 마이크로 컴퓨터 시스템에 의하면, 프로세서가 인터럽트 요구를 받았을 때에, 1차 기억매체에 기록된 데이터를 판독하여, 2차 기억매체에데이터를 기록하므로, 순간정전 등에 의해 1차 기억매체에 기록된 데이터가 없어져 버린 경우에서도, 2차 기억매체에 유지되는 데이터를 1차 기억매체에 전송함으로써, 데이터를 복원하는 것이 가능하게 된다. 또한, 트랜시버는, 마이크로 컴퓨터에 대하여 인터럽트 요구를 출력하는 것만으로 데이터가 백업되므로, 트랜시버가 특별한 처리를 하지 않고, 데이터를 백업하는 것이 가능하게 되었다.
제2 국면에 기재의 마이크로 컴퓨터 시스템에 의하면, 2차 기억매체가 마이크로 컴퓨터의 외부에 설치되므로, 시스템에 합쳐서 2차 기억매체의 용량이나 액세스 속도 등을 결정하는 수 있고, 마이크로 컴퓨터 시스템의 범용성을 높이는 것이 가능하게 되었다.
제3 국면에 기재의 마이크로 컴퓨터 시스템에 의하면, 트랜시버가 외부에서 수신한 요구가 1차 기억매체에 대한 데이터 기록인지 아닌지를 용이하게 판정할 수 있음과 동시에, 그 요구가 1차 기억매체에 대한 데이터 기록인 것을 용이하게 프로세서에 통지하는 것이 가능하게 되었다.
제4 국면에 기재의 마이크로 컴퓨터 시스템에 의하면, 프로세서가 트랜시버에 의해 1차 기억매체의 어떤 영역의 데이터가 재기록되었는지를 용이하게 인식할 수 있고, 데이터의 백업을 용이하게 행하는 것이 가능하게 되었다.
제5 국면에 기재의 마이크로 컴퓨터 시스템에 의하면, 외부와의 사이에서 송수신되는 신호의 갯수를 적게 할 수 있고, 시스템의 구축이 용이하게 되었다.
제6 국면에 기재의 트랜시버에 의하면, 기억매체의 소정영역에 데이터 기록이 있었던 것을 마이크로 컴퓨터에 통지할 수 있고, 마이크로 컴퓨터는 해당 데이터를 판독하는 것이 가능하게 되었다.

Claims (3)

  1. 네트워크에서 사용되는 트랜시버와, 그 트랜시버 내의 데이터를 백업하는 마이크로 컴퓨터를 포함한 마이크로 컴퓨터 시스템에 있어서,
    상기 트랜시버는, 외부와의 사이에서 데이터의 송수신을 행하는 인터페이스와,
    상기 인터페이스를 통해 외부에서 수신한 데이터가 기록되는 1차 기억매체와,
    상기 인터페이스를 통해 외부에서 수신한 요구를 디코드하여, 해당 요구가 상기 1차 기억매체에 대한 데이터 기록이면, 상기 마이크로 컴퓨터에 인터럽트 요구를 출력하는 디코더를 포함하고,
    상기 마이크로 컴퓨터는, 2차 기억매체와,
    상기 인터럽트 요구를 받았을 때에, 상기 1차 기억매체에 기록된 데이터를 판독하여, 상기 2차 기억매체에 데이터를 기록하는 프로세서를 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  2. 네트워크에서 사용되는 트랜시버와, 그 트랜시버 내의 데이터를 백업하는 마이크로 컴퓨터를 포함한 마이크로 컴퓨터 시스템에 있어서,
    상기 트랜시버는 외부와의 사이에서 데이터의 송수신을 행하는 인터페이스와,
    상기 인터페이스를 통해 외부에서 수신한 데이터가 기록되는 1차 기억매체와,
    상기 인터페이스를 통해 외부에서 수신한 요구를 디코드하여, 해당 요구가 상기 1차 기억매체에 대한 데이터 기록이면, 상기 마이크로 컴퓨터에 인터럽트 요구를 출력하는 디코더를 포함하고,
    상기 마이크로 컴퓨터는, 상기 인터럽트 요구를 받았을 때에, 상기 1차 기억매체에 기록된 데이터를 판독하여, 외부에 설치된 2차 기억매체에 데이터를 기록하는 프로세서를 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템.
  3. 호스트 디바이스와의 사이에서 데이터를 송수신하는 트랜시버에 있어서,
    제1 버스에 접속되고, 외부와의 사이에서 데이터의 송수신을 행하는 인터페이스와,
    상기 인터페이스를 통해 상기 제1 버스로부터 수신한 데이터가 기록됨과 동시에, 상기 기록된 데이터가 마이크로 컴퓨터에 의해 상기 제1 버스와는 다른 제2 버스를 통해 판독 가능한 기억매체와,
    상기 인터페이스를 통해 명령코드 및 어드레스 신호를 받아, 상기 명령코드가 데이터 기록을 지시하고, 상기 어드레스 신호가 상기 기억매체 내의 영역을 지정하는 것을 판단하여, 상기 마이크로 컴퓨터에 인터럽트 요구를 출력하는 디코더를 포함하는 것을 특징으로 하는 마이크로 컴퓨터 시스템에 접속된 트랜시버.
KR10-2003-0007101A 2002-04-17 2003-02-05 트랜시버 내의 기억매체에 기록된 데이터를 자동적으로백업하는 마이크로 컴퓨터 시스템 및 그것에 접속되는트랜시버 KR20030082894A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00115326 2002-04-17
JP2002115326A JP2003309564A (ja) 2002-04-17 2002-04-17 マイクロコンピュータシステムおよびそれに使用されるトランシーバ

Publications (1)

Publication Number Publication Date
KR20030082894A true KR20030082894A (ko) 2003-10-23

Family

ID=29207682

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0007101A KR20030082894A (ko) 2002-04-17 2003-02-05 트랜시버 내의 기억매체에 기록된 데이터를 자동적으로백업하는 마이크로 컴퓨터 시스템 및 그것에 접속되는트랜시버

Country Status (6)

Country Link
US (1) US20030200401A1 (ko)
JP (1) JP2003309564A (ko)
KR (1) KR20030082894A (ko)
CN (1) CN1452354A (ko)
DE (1) DE10301932A1 (ko)
TW (1) TW576971B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US8321377B2 (en) 2006-04-17 2012-11-27 Microsoft Corporation Creating host-level application-consistent backups of virtual machines
US8639976B2 (en) * 2011-02-15 2014-01-28 Coraid, Inc. Power failure management in components of storage area network
WO2013101194A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Selective control for commit lines for shadowing data in storage elements
CN108563591B (zh) * 2018-03-14 2020-04-21 上海卫星工程研究所 数据采集闪存读写方法及系统

Also Published As

Publication number Publication date
TW200305806A (en) 2003-11-01
US20030200401A1 (en) 2003-10-23
DE10301932A1 (de) 2003-11-13
TW576971B (en) 2004-02-21
CN1452354A (zh) 2003-10-29
JP2003309564A (ja) 2003-10-31

Similar Documents

Publication Publication Date Title
US7945737B2 (en) Memory hub with internal cache and/or memory access prediction
US10002085B2 (en) Peripheral component interconnect (PCI) device and system including the PCI
US7890690B2 (en) System and method for dual-ported flash memory
US5956349A (en) Semiconductor memory device for high speed data communication capable of accurate testing of pass/fail and memory system employing the same
AU599534B2 (en) A diagnostic system in a data processing system
CN101393541B (zh) 非易失性存储器系统
US7676622B2 (en) System and method for improved bus communication
TW201837723A (zh) 記憶體控制器與資料儲存裝置
US5168559A (en) Emulation system capable of complying with microcomputers having different on-chip memory capacities
US6035417A (en) Method and system for taking over data and device for processing data
KR20200015233A (ko) 불휘발성 메모리 장치들을 포함하는 반도체 메모리 모듈
KR20030082894A (ko) 트랜시버 내의 기억매체에 기록된 데이터를 자동적으로백업하는 마이크로 컴퓨터 시스템 및 그것에 접속되는트랜시버
US8312216B2 (en) Data processing apparatus and data processing method
JP5103823B2 (ja) 情報処理装置および入出力要求制御方法
JP4693843B2 (ja) メモリ制御装置及びメモリ制御方法
US6813647B2 (en) Microcomputer system reading data from secondary storage medium when receiving upper address from outside and writing data to primary storage medium
JP2003345669A (ja) メモリアクセスエラーを防止するシステム及び方法
US20070186026A1 (en) System having bus architecture for improving CPU performance and method thereof
US5590279A (en) Memory data copying apparatus
TWI676104B (zh) 記憶體控制器與資料儲存裝置
JPH0238969B2 (ko)
US6356976B1 (en) LSI system capable of reading and writing at high speed
TWI720565B (zh) 記憶體控制器與資料儲存裝置
KR20200135548A (ko) 트랜잭션 메타 데이터
JPH04330541A (ja) 共通データ転送システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee