TW201837723A - 記憶體控制器與資料儲存裝置 - Google Patents

記憶體控制器與資料儲存裝置 Download PDF

Info

Publication number
TW201837723A
TW201837723A TW106112347A TW106112347A TW201837723A TW 201837723 A TW201837723 A TW 201837723A TW 106112347 A TW106112347 A TW 106112347A TW 106112347 A TW106112347 A TW 106112347A TW 201837723 A TW201837723 A TW 201837723A
Authority
TW
Taiwan
Prior art keywords
processing unit
central processing
bus
memory
data
Prior art date
Application number
TW106112347A
Other languages
English (en)
Other versions
TWI611296B (zh
Inventor
許子偉
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Priority to TW106112347A priority Critical patent/TWI611296B/zh
Priority to CN201810000776.1A priority patent/CN108733594B/zh
Application granted granted Critical
Priority to US15/868,535 priority patent/US10372338B2/en
Publication of TWI611296B publication Critical patent/TWI611296B/zh
Publication of TW201837723A publication Critical patent/TW201837723A/zh
Priority to US16/445,419 priority patent/US10866736B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1678—Details of memory controller using bus width
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

一種記憶體控制器，耦接至一外部記憶體裝置，用以控制外部記憶體裝置之運作，包括一中央處理單元、一介面邏輯電路以及一仲裁電路。中央處理單元包含一內部記憶體裝置。介面邏輯電路耦接至外部記憶體裝置與一標準匯流排。仲裁電路耦接至標準匯流排與中央處理單元。仲裁電路透過一靜態隨機存取記憶體匯流排直接耦接至中央處理單元。當中央處理單元需要讀取儲存於外部記憶體裝置之一既定資料時，中央處理單元向介面邏輯電路發出一第一請求，介面邏輯電路因應第一請求自外部記憶體裝置讀取既定資料，並且透過標準匯流排將既定資料傳送至仲裁電路，仲裁電路透過靜態隨機存取記憶體匯流排直接將既定資料傳送至中央處理單元，以寫入內部記憶體裝置。

Description

記憶體控制器與資料儲存裝置
本發明係關於一種資料處理電路，特別是關於一種可有效改善系統效能之資料處理電路。
隨著資料儲存裝置的科技在近幾年快速地成長，許多資料儲存裝置，如符合SD/MMC規格、CF規格、MS規格與XD規格的記憶卡、固態硬碟、內嵌式記憶體(embedded Multi Media Card，縮寫為eMMC)以及通用快閃記憶體(Universal Flash Storage，縮寫為UFS)已經廣泛地被應用在多種用途上。因此，在這些資料儲存裝置上，有效的存取控制也變成一個重要的議題。
為了增進記憶體裝置的存取效能，本發明提出一種新的記憶體控制器架構，不僅可節省電路面積，也可節省資料存取所需的時間，有效改善系統效能。
本發明提出一種記憶體控制器，耦接至一外部記憶體裝置，用以控制外部記憶體裝置之運作，包括一中央處理單元、一介面邏輯電路以及一仲裁電路。中央處理單元包含一內部記憶體裝置。介面邏輯電路耦接至外部記憶體裝置與一標準匯流排。仲裁電路耦接至標準匯流排與中央處理單元。仲裁電路透過一靜態隨機存取記憶體匯流排直接耦接至中央處理 單元。當中央處理單元需要讀取儲存於外部記憶體裝置之一既定資料時，中央處理單元向介面邏輯電路發出一第一請求，介面邏輯電路因應第一請求自外部記憶體裝置讀取既定資料，並且透過標準匯流排將既定資料傳送至仲裁電路，仲裁電路透過靜態隨機存取記憶體匯流排直接將既定資料傳送至中央處理單元，以寫入內部記憶體裝置。
本發明另提出一種資料儲存裝置，包括一非揮發性記憶體以及一記憶體控制器。記憶體控制器耦接至揮發性記憶體，用以控制非揮發性記憶體之運作。非揮發性記憶體包括一中央處理單元、一介面邏輯電路以及一仲裁電路。中央處理單元包含一內部記憶體裝置。介面邏輯電路耦接至揮發性記憶體與一標準匯流排。仲裁電路耦接至標準匯流排與中央處理單元。仲裁電路透過一靜態隨機存取記憶體匯流排直接耦接至中央處理單元。當中央處理單元需要讀取儲存於非揮發性記憶體之一既定資料時，中央處理單元向介面邏輯電路發出一第一請求，介面邏輯電路因應第一請求自非揮發性記憶體裝置讀取既定資料，並且透過標準匯流排將既定資料傳送至仲裁電路，仲裁電路透過靜態隨機存取記憶體匯流排直接將既定資料傳送至中央處理單元，以寫入內部記憶體裝置。
100‧‧‧資料儲存裝置
110、210、310‧‧‧記憶體控制器
120、220、320‧‧‧記憶體裝置
230、330‧‧‧中央處理單元
240‧‧‧直接記憶體存取裝置
250、350‧‧‧介面邏輯電路
260、360‧‧‧標準匯流排
270-1、270-2、270-3、270-N、370-0、370-1、370-2、370-3、370-N‧‧‧仲裁電路
280-1、280-2、280-3、280-N、380-2、380-3、380-N‧‧‧從屬記憶體
231、331-1、331-2、ICCM‧‧‧指令緊密耦接記憶體
232、332-1、332-2、DCCM‧‧‧資料緊密耦接記憶體
251、351‧‧‧錯誤更正碼引擎
333-1、333-2、333-3、333-4、343-1、343-2、343-3、343-4‧‧‧邏輯電路
335、336、337、338、345、346、347、348‧‧‧多工器
390、391、392、393‧‧‧靜態隨機存取記憶體匯流排
第1圖係顯示根據本發明一實施例所述之資料儲存裝置之一範例方塊圖。
第2圖係顯示一種記憶體控制器之架構。
第3圖係顯示根據本發明之一實施例所述之記憶體控制器方塊圖。
第4圖係顯示根據本發明之另一實施例所述之記憶體控制器方塊圖。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說明如下。目的在於說明本發明之精神而非用以限定本發明之保護範圍，應理解下列實施例可經由軟體、硬體、韌體、或上述任意組合來實現。
第1圖係顯示根據本發明一實施例所述之資料儲存裝置之一範例方塊圖。資料儲存裝置100可包括一記憶體控制器110與一記憶體裝置120。記憶體裝置120可以為非揮發性記憶體，例如反及閘快閃記憶體(NAND Flash)。記憶體控制器110耦接記憶體裝置120，用以控制記憶體裝置120之運作，以及存取記憶體裝置120所儲存之資料。
資料儲存裝置100可更耦接至一主機(圖未示)，用以傳送資料與指令至主機，或自主機接收資料與指令。主機可以為手機、平板電腦、筆記型電腦、導航機或車載系統等。
值得注意的是，為簡化說明，第1圖僅顯示與本發明相關之元件。然而，本發明之實施並不僅限於第1圖所示之架構。
第2圖係顯示一種記憶體控制器之架構。記憶體控制器210可為一控制器晶片，耦接至外部的記憶體裝置220。記 憶體裝置220可包括一或多個非揮發性記憶體。
記憶體控制器210可包括一中央處理單元(Central Processing Unit，縮寫為CPU)230、一直接記憶體存取(DMA)裝置240、一介面邏輯電路250、一標準匯流排260、複數個仲裁電路270-1、270-2、270-3...270-N、以及複數個從屬記憶體280-1、280-2、280-3...280-N，其中N為一正整數，並且從屬記憶體可以是揮發性記憶體，例如，靜態隨機存取記憶體(Static Random Access Memory，縮寫為SRAM)。
直接記憶體存取裝置240、介面邏輯電路250、或其他(圖中未示)會存取從屬記憶體之裝置可被視為主裝置(master)，而從屬記憶體280-1、280-2、280-3...280-N可被視為副裝置/從屬裝置(slave)。標準匯流排260用以於主裝置及副裝置間提供一傳輸介面。仲裁電路270-1、270-2、270-3...270-N分別耦接至從屬記憶體280-1、280-2、280-3...280-N，用以為各個從屬記憶體進行仲裁。更具體的說，仲裁電路透過標準匯流排260接收來自一或多個主裝置的請求或指令，仲裁多個請求或指令之優先權，用以於多個主裝置同時請求存取同一個從屬記憶體時，決定優先處理哪個主裝置的請求。
中央處理單元230可包含複數個內部記憶體裝置，例如，指令緊密耦接記憶體(Instruction Closed Coupled Memory，縮寫為ICCM)231以及資料緊密耦接記憶體(Data Closed Coupled Memory，縮寫為DCCM)232。其中，ICCM與DCCM可以是靜態隨機存取記憶體，ICCM 231可用於儲存程式碼，DCCM 232可用於儲存資料。
於第2圖所示之架構中，直接記憶體存取裝置240係用以協助中央處理單元230存取記憶體裝置220所儲存之資料。舉例而言，當中央處理單元230需要使用儲存於記憶體裝置220之資料或程式碼時，可透過耦接至介面邏輯電路250之一指令介面(command interface)(圖未示)發出一讀取請求或讀取請求指令。介面邏輯電路250因應此請求或指令自記憶體裝置220讀取中央處理單元230所需之資料，並且如圖中標示為1的傳輸路徑所示，將資料透過標準匯流排260寫入從屬記憶體280-1。
介面邏輯電路250可包括一錯誤更正碼(Error Correction Code，縮寫為ECC)引擎251。當錯誤更正碼引擎251偵測到讀取出來之資料有錯誤時，可透過如圖中標示為2的傳輸路徑所示，將錯誤的資料讀回介面邏輯電路250進行錯誤更正，並且再將更正完畢之正確資料寫回從屬記憶體280-1。
當中央處理單元230所需之資料傳輸完畢後，介面邏輯電路250可發出一中斷信號通知中央處理單元230(或者，中央處理單元230亦可持續主動詢問資料狀態)。中央處理單元230再透過耦接至直接記憶體存取裝置240之一指令介面(command interface)(圖未示)發出一請求或指令。直接記憶體存取裝置240因應此請求或指令，將資料如圖中標示為3的傳輸路徑所示由從屬記憶體280-1搬運至中央處理單元230之內部記憶體裝置，例如，ICCM 231或DCCM 232。
於第2圖所示之架構中，由於中央處理單元230所需之資料傳輸均須透過直接記憶體存取裝置240來進行，因而 欠缺效率。為了改善上述缺陷，以增進記憶體裝置的存取效能，以下提出一種新的記憶體控制器架構及資料存取方法。
第3圖係顯示根據本發明之一實施例所述之記憶體控制器方塊圖。記憶體控制器310可為如第1圖所示之資料儲存裝置之一控制器晶片，耦接至外部的記憶體裝置320。記憶體裝置320可包括一或多個非揮發性記憶體。
記憶體控制器310可包括一中央處理單元330、一介面邏輯電路350、一標準匯流排360、複數個仲裁電路370-1、370-2、370-3...370-N、以及複數個從屬記憶體380-2、380-3...380-N，其中N為一正整數，並且從屬記憶體可以是揮發性記憶體，例如，靜態隨機存取記憶體(SRAM)。
介面邏輯電路350、或其他(圖中未示)會存取從屬記憶體之裝置可被視為主裝置(master)，而從屬記憶體380-2、380-3...380-N可被視為副裝置/從屬裝置(slave)。標準匯流排360用以於主裝置及副裝置間提供一傳輸介面。仲裁電路370-2、370-3...370-N分別耦接至從屬記憶體380-2、380-3...380-N，用以為各個從屬記憶體進行仲裁。更具體的說，仲裁電路透過標準匯流排360接收來自一或多個主裝置的請求或指令，仲裁多個請求或指令之優先權，用以於多個主裝置同時請求存取同一個從屬記憶體時，決定優先處理哪個主裝置的請求。
中央處理單元330可包含複數個內部記憶體裝置，例如，用於儲存程式碼之ICCM 331-1與331-2、用於儲存資料之DCCM(為簡化圖示，於第3圖未示，另顯示於第4圖)，以及唯讀記憶體339。其中ICCM與DCCM可以是靜態隨機存取記 憶體。
於第3圖所示之架構中，中央處理單元330並不包括直接記憶體存取裝置。根據本發明之一實施例，仲裁電路370-1透過靜態隨機存取記憶體匯流排390、391直接耦接至中央處理單元330。靜態隨機存取記憶體匯流排390與391用以於仲裁電路370-1及中央處理單元330提供一傳輸介面。
當中央處理單元330需要使用或讀取儲存於記憶體裝置320之資料，例如，程式碼時，可透過耦接至介面邏輯電路350之一指令介面(圖未示)發出一讀取請求或讀取請求指令。介面邏輯電路350因應此請求或指令自記憶體裝置320讀取中央處理單元330所需之程式碼，並且如圖中標示為1的傳輸路徑所示，將資料透過標準匯流排360傳送至仲裁電路370-1。仲裁電路370-1透過靜態隨機存取記憶體匯流排390直接將程式碼傳送至中央處理單元330，以寫入內部記憶體裝置ICCM 331-1或331-2。
當介面邏輯電路350需要讀取儲存於內部記憶體裝置ICCM 331-1或331-2之資料時，介面邏輯電路350向仲裁電路370-1發出一讀取請求或讀取請求指令，仲裁電路370-1因應此請求或指令直接透過靜態隨機存取記憶體匯流排391接收讀取之資料，再透過標準匯流排360將讀取之資料傳送至介面邏輯電路350。
舉例而言，介面邏輯電路350可包括一錯誤更正碼引擎351。當錯誤更正碼引擎351偵測到讀取出來之程式碼或資料有錯誤時，可由仲裁電路370-1直接透過靜態隨機存取記憶 體匯流排391接收自內部記憶體裝置ICCM 331-1或331-2讀取之錯誤的程式碼或資料，再依循如圖中標示為2的傳輸路徑所示，透過標準匯流排360將資料傳送至介面邏輯電路350進行錯誤更正。更正完畢之正確的程式碼或資料將依循如圖中標示為1的傳輸路徑，透過標準匯流排360被傳送至仲裁電路370-1。仲裁電路370-1再透過靜態隨機存取記憶體匯流排390直接將程式碼傳送至中央處理單元330，以寫入內部記憶體裝置ICCM 331-1或331-2。
根據本發明之一實施例，中央處理單元330可包含複數多工器，例如圖中所示之多工器335、336、337、338。多工器335與336可用於選擇寫入資料的來源路徑。多工器337與338可用於選擇讀取資料的來源路徑。
多工器335與336可分別包括複數輸入端，其中一輸入端連接至中央處理單元330之一內部匯流排，另一輸入端透過靜態隨機存取記憶體匯流排390直接連接至仲裁電路370-1之一輸出接口。多工器335之輸出端耦接至ICCM 331-1，多工器336之輸出端耦接至ICCM 331-2。多工器335與336分別根據一選擇信號多工傳輸來自CPU內部匯流排或靜態隨機存取記憶體匯流排390之資料。
多工器337與338可分別包括複數輸入端，其中一輸入端連接至ICCM 331-1，另一輸入端連接至ICCM 331-2。多工器337之輸出端透過靜態隨機存取記憶體匯流排391直接連接至仲裁電路370-1之一輸入接口，多工器338之輸出端耦接至中央處理單元330之一內部匯流排。多工器337與338分別根據 一選擇信號多工傳輸來自ICCM 331-1或ICCM 331-2之資料。
根據本發明之一實施例，中央處理單元330可更包含邏輯電路333-1、333-2、333-3與333-4。邏輯電路333-1與333-2分別根據用以指示是否由外部裝置(即，中央處理單元330以外之裝置)執行寫入操作之一指標與欲寫入的記憶體位置產生一選擇信號。舉例而言，當由外部裝置執行寫入操作之指標被設起，而存取的記憶體位置落在ICCM 331-1的記憶體位址範圍內時，邏輯電路333-1輸出的選擇信號數值可為1，用以將寫入資料的來源路徑選擇為外部裝置，例如，圖中所示之靜態隨機存取記憶體匯流排390及仲裁電路370-1，使得外部裝置具有寫入ICCM 331-1的權限。另一方面，邏輯電路333-2輸出的選擇信號數值可為0，用以將寫入資料的來源路徑選擇為CPU內部匯流排，使得內部裝置具有寫入ICCM 331-2的權限。根據本發明之一實施例，由外部裝置執行寫入操作之指標及存取的記憶體位置之資訊可被儲存於中央處理單元330或外部裝置之暫存器內。
邏輯電路333-3與333-4分別根據用以指示是否由外部裝置執行讀取操作之一指標與欲讀取的記憶體位置產生一選擇信號。舉例而言，當欲讀取CPU內部記憶體之裝置為外部裝置，且存取的記憶體位置落在ICCM 331-1的記憶體位址範圍內時，邏輯電路333-3輸出的選擇信號數值可為0，用以將讀取資料的來源路徑選擇為ICCM 331-1，使得外部裝置可讀取ICCM 331-1的資料。舉另一例而言，當欲讀取CPU內部記憶體之裝置為CPU內部裝置，且存取的記憶體位置落在ICCM 331-2 的記憶體位址範圍內時，邏輯電路333-4輸出的選擇信號數值可為1，用以將讀取資料的來源路徑選擇為ICCM 331-2，使得CPU內部裝置可讀取ICCM 331-2的資料。根據本發明之一實施例，由外部裝置執行讀取操作之指標及欲讀取的記憶體位置之資訊可被儲存於中央處理單元330或外部裝置之暫存器內。
值得注意的是，雖於以上實施例中，多工器的選擇信號為一位元之信號，但本發明並不限於此。孰悉此技藝者均可輕易理解，多工器335、336、337、338可被擴充為包含兩個以上輸入端，因此對應之選擇信號可以為多位元之信號。
根據本發明之一實施例，中央處理單元330之內部記憶體裝置，例如，圖中所示之ICCM 331-1與331-2之一資料字元寬度被設定為與標準匯流排360之一資料字元寬度相同。此外，靜態隨機存取記憶體匯流排390與391之一資料字元寬度亦可被設定為與標準匯流排360之一資料字元寬度相同。如此一來，資料無需經字元寬度轉換即可直接被寫入中央處理單元330之內部記憶體裝置。舉例而言，假設標準匯流排360之一資料字元寬度為X位元，則中央處理單元330之內部記憶體裝置以及靜態隨機存取記憶體匯流排390與391之一資料字元寬度於配置時即可被設定為X位元，而中央處理單元330之內部記憶體裝置之資料深度可被設定為(M/X)個儲存單元，其中M即為中央處理單元330之內部記憶體裝置之記憶體容量，而資料字元寬度X代表內部記憶體裝置的每一次存取將存取X位元的資料。此外，耦接至標準匯流排360與靜態隨機存取記憶體匯流排之仲裁電路370-1可為資料執行於標準匯流排介面協定以及靜態 隨機存取記憶體匯流排介面協定之間的轉換。
此外，根據本發明之一實施例，除了設定中央處理單元330之內部記憶體裝置與靜態隨機存取記憶體匯流排之資料字元寬度外，其他控制靜態隨機存取記憶體匯流排390與391之電路之資料字元寬度以及記憶體位址的編碼/解碼方式也須根據標準匯流排360之一資料字元寬度做對應之設定。
值得注意的是，為簡化說明，第3圖僅顯示與本發明相關之元件。然而，本發明之實施並不僅限於第3圖所示之架構。舉例而言，記憶體控制器可更包括未示於圖中的其他主裝置。
第4圖係顯示根據本發明之另一實施例所述之記憶體控制器方塊圖。第4圖顯示之架構與第3圖類似，差別僅在於第4圖顯示出中央處理單元330所包含用於儲存資料之DCCM 332-1與332-2。因此，相同的元件之說明可參考第3圖之說明，於此不再贅述。此外，值得注意的是，第3圖與第4圖所示之元件可被整合為包含於同一記憶體控制器內。
於第4圖所示之架構中，中央處理單元330並不包括直接記憶體存取裝置。根據本發明之一實施例，仲裁電路370-0透過靜態隨機存取記憶體匯流排392、393直接耦接至中央處理單元330。靜態隨機存取記憶體匯流排392與393用以於仲裁電路370-0及中央處理單元330提供一傳輸介面。
當中央處理單元330需要使用或讀取儲存於記憶體裝置320之資料時，可透過耦接至介面邏輯電路350之一指令介面(圖未示)發出一讀取請求或讀取請求指令。介面邏輯電路 350因應此請求或指令自記憶體裝置320讀取中央處理單元330所需之資料，並且如圖中標示為1的傳輸路徑所示，將資料透過標準匯流排360傳送至仲裁電路370-0。仲裁電路370-0透過靜態隨機存取記憶體匯流排392直接將程式碼傳送至中央處理單元330，以寫入內部記憶體裝置DCCM 332-1或332-2。
當介面邏輯電路350需要讀取儲存於內部記憶體裝置DCCM 332-1或332-2之資料時，介面邏輯電路350向仲裁電路370-0發出一讀取請求或讀取請求指令，仲裁電路370-0因應此請求或指令直接透過靜態隨機存取記憶體匯流排393接收讀取之資料，再透過標準匯流排360將讀取之資料傳送至介面邏輯電路350。
舉例而言，當介面邏輯電路350之錯誤更正碼引擎351偵測到讀取出來之資料有錯誤時，可由仲裁電路370-0直接透過靜態隨機存取記憶體匯流排393接收自內部記憶體裝置DCCM 332-1或332-2讀取之錯誤的資料，再依循如圖中標示為2的傳輸路徑所示，透過標準匯流排360將資料傳送至介面邏輯電路350進行錯誤更正。更正完畢之正確的程式碼或資料將依循如圖中標示為1的傳輸路徑，透過標準匯流排360被傳送至仲裁電路370-0。仲裁電路370-0再透過靜態隨機存取記憶體匯流排392直接將程式碼傳送至中央處理單元330，以寫入內部記憶體裝置DCCM 332-1或332-2。
根據本發明之一實施例，中央處理單元330可包含複數多工器，例如圖中所示之多工器345、346、347與348。多工器345與346可用於選擇寫入資料的來源路徑。多工器347與 348可用於選擇讀取資料的來源路徑。
多工器345與346可分別包括複數輸入端，其中一輸入端連接至中央處理單元330之一內部匯流排，另一輸入端透過靜態隨機存取記憶體匯流排392直接連接至仲裁電路370-0之一輸出接口。多工器345之輸出端耦接至DCCM 332-1，多工器346之輸出端耦接至DCCM 332-2。多工器345與346分別根據一選擇信號多工傳輸來自CPU內部匯流排或靜態隨機存取記憶體匯流排392之資料。
多工器347與348可分別包括複數輸入端，其中一輸入端連接至DCCM 332-1，另一輸入端連接至DCCM 332-2。多工器347之輸出端透過靜態隨機存取記憶體匯流排393直接連接至仲裁電路370-0之一輸入接口，多工器348之輸出端耦接至中央處理單元330之一內部匯流排。多工器347與348分別根據一選擇信號多工傳輸來自DCCM 332-1或DCCM 332-2之資料。
根據本發明之一實施例，中央處理單元330可更包含邏輯電路343-1、343-2、343-3與343-4。邏輯電路343-1與343-2分別根據用以指示是否由外部裝置(即，中央處理單元330以外之裝置)執行寫入操作之一指標與欲寫入的記憶體位置產生一選擇信號。舉例而言，當由外部裝置執行寫入操作之指標被設起，而存取的記憶體位置落在DCCM 332-1的記憶體位址範圍內時，邏輯電路343-1輸出的選擇信號數值可為1，用以將寫入資料的來源路徑選擇為外部裝置，例如，圖中所示之靜態隨機存取記憶體匯流排392及仲裁電路370-0，使得外部裝置具有寫 入DCCM 332-1的權限。另一方面，邏輯電路343-2輸出的選擇信號數值可為0，用以將寫入資料的來源路徑選擇為CPU內部匯流排，使得內部裝置具有寫入DCCM 332-2的權限。根據本發明之一實施例，由外部裝置執行寫入操作之指標及存取的記憶體位置之資訊可被儲存於中央處理單元330或外部裝置之暫存器內。
邏輯電路343-3與343-4分別根據用以指示是否由外部裝置執行讀取操作之一指標與欲讀取的記憶體位置產生一選擇信號。舉例而言，當欲讀取CPU內部記憶體之裝置為外部裝置，且存取的記憶體位置落在DCCM 332-1的記憶體位址範圍內時，邏輯電路343-3輸出的選擇信號數值可為0，用以將讀取資料的來源路徑選擇為DCCM 332-1，使得外部裝置可讀取DCCM 332-1的資料。舉另一例而言，當欲讀取CPU內部記憶體之裝置為CPU內部裝置，且存取的記憶體位置落在DCCM 332-2的記憶體位址範圍內時，邏輯電路343-4輸出的選擇信號數值可為1，用以將讀取資料的來源路徑選擇為DCCM 332-2，使得CPU內部裝置可讀取DCCM 332-2的資料。根據本發明之一實施例，由外部裝置執行讀取操作之指標及欲讀取的記憶體位置之資訊可被儲存於中央處理單元330或外部裝置之暫存器內。
值得注意的是，雖於以上實施例中，多工器的選擇信號為一位元之信號，但本發明並不限於此。孰悉此技藝者均可輕易理解，多工器345、346、347、348可被擴充為包含兩個以上輸入端，因此對應之選擇信號可以為多位元之信號。
根據本發明之一實施例，中央處理單元330之內部記憶體裝置，例如，圖中所示之DCCM 332-1與332-2之一資料字元寬度被設定為與標準匯流排360之一資料字元寬度相同。此外，靜態隨機存取記憶體匯流排392與393之一資料字元寬度亦可被設定為與標準匯流排360之一資料字元寬度相同。如此一來，資料無需經字元寬度轉換即可直接被寫入中央處理單元330之內部記憶體裝置。舉例而言，假設標準匯流排360之一資料字元寬度為X位元，則中央處理單元330之內部記憶體裝置以及靜態隨機存取記憶體匯流排392與393之一資料字元寬度於配置時即可被設定為X位元，而中央處理單元330之內部記憶體裝置之資料深度可被設定為(M/X)個儲存單元，其中M即為中央處理單元330之內部記憶體裝置之記憶體容量，而資料字元寬度X代表內部記憶體裝置的每一次存取將存取X位元的資料此外，耦接至標準匯流排360與靜態隨機存取記憶體匯流排之仲裁電路370-0可為資料執行於標準匯流排介面協定以及靜態隨機存取記憶體匯流排介面協定之間的轉換。
此外，根據本發明之一實施例，除了設定中央處理單元330之內部記憶體裝置與靜態隨機存取記憶體匯流排之資料字元寬度外，其他控制靜態隨機存取記憶體匯流排392與393之電路之資料字元寬度以及記憶體位址的編碼/解碼方式也須根據標準匯流排360之一資料字元寬度做對應之設定。
值得注意的是，為簡化說明，第4圖僅顯示與本發明相關之元件。然而，本發明之實施並不僅限於第4圖所示之架構。舉例而言，記憶體控制器可更包括未示於圖中的其他主 裝置。
如上述，相較於第2圖所示之架構，於第3圖與第4圖的架構中，省去了直接記憶體存取裝置與至少一個從屬記憶體的使用。如此一來，不僅可節省電路面積，也可因減少一次資料搬移到從屬記憶體之動作，節省資料存取所需的時間，有效改善系統效能。除此之外，由於第3圖與第4圖的架構相較於第2圖所示之架構為較簡單的架構，因此電路之複雜度也可被降低，有效降低硬體成本。
本發明說明書中「耦接」一詞係泛指各種直接或間接之電性連接方式。本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種記憶體控制器，耦接至一外部記憶體裝置，用以控制該外部記憶體裝置之運作，包括：一中央處理單元，包含一內部記憶體裝置；一介面邏輯電路，耦接至該外部記憶體裝置與一標準匯流排；以及一仲裁電路，耦接至該標準匯流排與該中央處理單元，其中該仲裁電路透過一靜態隨機存取記憶體匯流排直接耦接至該中央處理單元；並且其中當該中央處理單元需要讀取儲存於該外部記憶體裝置之一既定資料時，該中央處理單元向該介面邏輯電路發出一第一請求，該介面邏輯電路因應該第一請求自該外部記憶體裝置讀取該既定資料，並且透過該標準匯流排將該既定資料傳送至該仲裁電路，該仲裁電路透過該靜態隨機存取記憶體匯流排直接將該既定資料傳送至該中央處理單元，以寫入該內部記憶體裝置。
  2. 如申請專利範圍第1項所述之記憶體控制器，其中當該介面邏輯電路需要讀取儲存於該內部記憶體裝置之該既定資料時，該介面邏輯電路向該仲裁電路發出一第二請求，該仲裁電路因應該第二請求直接透過該靜態隨機存取記憶體匯流排讀取該既定資料，再透過該標準匯流排將該既定資料傳送至該介面邏輯電路。
  3. 如申請專利範圍第1項所述之記憶體控制器，其中該中央處理單元更包括一多工器，耦接至該內部記憶體裝置、一內 部匯流排與該靜態隨機存取記憶體匯流排，用以根據一選擇信號多工傳輸來自該內部匯流排或該靜態隨機存取記憶體匯流排之資料。
  4. 如申請專利範圍第3項所述之記憶體控制器，其中該仲裁電路透過該靜態隨機存取記憶體匯流排直接連接至該多工器之一輸入端。
  5. 如申請專利範圍第1項所述之記憶體控制器，其中該內部記憶體裝置之一資料字元寬度被設定為與該標準匯流排之一資料字元寬度相同。
  6. 一種資料儲存裝置，包括：一非揮發性記憶體；以及一記憶體控制器，耦接至該揮發性記憶體，用以控制該非揮發性記憶體之運作，其中該非揮發性記憶體包括：一中央處理單元，包含一內部記憶體裝置；一介面邏輯電路，耦接至該揮發性記憶體與一標準匯流排；以及一仲裁電路，耦接至該標準匯流排與該中央處理單元，其中該仲裁電路透過一靜態隨機存取記憶體匯流排直接耦接至該中央處理單元；並且其中當該中央處理單元需要讀取儲存於該非揮發性記憶體之一既定資料時，該中央處理單元向該介面邏輯電路發出一第一請求，該介面邏輯電路因應該第一請求自該非揮發性記憶體裝置讀取該既定資料，並且透過該標準匯流排將該既定資料傳送至該仲裁電路，該仲裁電路透過該靜態隨 機存取記憶體匯流排直接將該既定資料傳送至該中央處理單元，以寫入該內部記憶體裝置。
  7. 如申請專利範圍第6項所述之資料儲存裝置，其中當該介面邏輯電路需要讀取儲存於該內部記憶體裝置之該既定資料時，該介面邏輯電路向該仲裁電路發出一第二請求，該仲裁電路因應該第二請求直接透過該靜態隨機存取記憶體匯流排讀取該既定資料，再透過該標準匯流排將該既定資料傳送至該介面邏輯電路。
  8. 如申請專利範圍第6項所述之資料儲存裝置，其中該中央處理單元更包括一多工器，耦接至該內部記憶體裝置、一內部匯流排與該靜態隨機存取記憶體匯流排，用以根據一選擇信號多工傳輸來自該內部匯流排或該靜態隨機存取記憶體匯流排之資料。
  9. 如申請專利範圍第8項所述之資料儲存裝置，其中該仲裁電路透過該靜態隨機存取記憶體匯流排直接連接至該多工器之一輸入端。
  10. 如申請專利範圍第6項所述之資料儲存裝置，其中該內部記憶體裝置之一資料字元寬度被設定為與該標準匯流排之一資料字元寬度相同。
TW106112347A 2017-04-13 2017-04-13 記憶體控制器與資料儲存裝置 TWI611296B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW106112347A TWI611296B (zh) 2017-04-13 2017-04-13 記憶體控制器與資料儲存裝置
CN201810000776.1A CN108733594B (zh) 2017-04-13 2018-01-02 存储器控制器与数据储存装置
US15/868,535 US10372338B2 (en) 2017-04-13 2018-01-11 Memory controller and data processing circuit with improved system efficiency
US16/445,419 US10866736B2 (en) 2017-04-13 2019-06-19 Memory controller and data processing circuit with improved system efficiency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106112347A TWI611296B (zh) 2017-04-13 2017-04-13 記憶體控制器與資料儲存裝置

Publications (2)

Publication Number Publication Date
TWI611296B TWI611296B (zh) 2018-01-11
TW201837723A true TW201837723A (zh) 2018-10-16

Family

ID=61728505

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106112347A TWI611296B (zh) 2017-04-13 2017-04-13 記憶體控制器與資料儲存裝置

Country Status (3)

Country Link
US (2) US10372338B2 (zh)
CN (1) CN108733594B (zh)
TW (1) TWI611296B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111656333B (zh) * 2018-03-26 2024-01-30 株式会社富士 从属设备、作业机及存储日志信息的方法
TWI694378B (zh) * 2019-02-13 2020-05-21 慧榮科技股份有限公司 記憶體介面的阻抗組態方法及電腦程式產品
CN110109858A (zh) * 2019-05-07 2019-08-09 苏州浪潮智能科技有限公司 总线架构、服务器、内存数据读写方法及可读存储介质
CN112631505A (zh) * 2019-10-08 2021-04-09 华邦电子股份有限公司 存储装置及存取方法
CN113269211A (zh) * 2020-02-14 2021-08-17 郑桂忠 感测器内处理单元及存储器内运算单元的整合方法及系统
US11263153B1 (en) * 2020-11-02 2022-03-01 Silicon Motion, Inc. Data accessing method using data protection with aid of advanced encryption standard processing circuit, and associated apparatus

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027194B2 (en) * 1988-06-13 2011-09-27 Samsung Electronics Co., Ltd. Memory system and method of accessing a semiconductor memory device
JP2628079B2 (ja) * 1988-11-25 1997-07-09 三菱電機株式会社 マルチプロセサシステムにおけるダイレクト・メモリ・アクセス制御装置
JPH11513150A (ja) * 1995-06-15 1999-11-09 インテル・コーポレーション Ｐｃｉ間ブリッジを統合する入出力プロセッサ用アーキテクチャ
US6735679B1 (en) * 1998-07-08 2004-05-11 Broadcom Corporation Apparatus and method for optimizing access to memory
JP2000047930A (ja) * 1998-07-28 2000-02-18 Mitsubishi Electric Corp データ処理装置
US7681018B2 (en) * 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
US6976108B2 (en) * 2001-01-31 2005-12-13 Samsung Electronics Co., Ltd. System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities
US9037807B2 (en) * 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US6725337B1 (en) 2001-05-16 2004-04-20 Advanced Micro Devices, Inc. Method and system for speculatively invalidating lines in a cache
US7657861B2 (en) * 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US7657706B2 (en) * 2003-12-18 2010-02-02 Cisco Technology, Inc. High speed memory and input/output processor subsystem for efficiently allocating and using high-speed memory and slower-speed memory
JP4656862B2 (ja) * 2004-05-28 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
KR101543581B1 (ko) * 2009-02-25 2015-08-11 삼성전자주식회사 시스템 온 칩 및 이를 포함하는 전자 시스템
JP5330432B2 (ja) * 2011-03-11 2013-10-30 株式会社東芝 データ記憶装置及びテーブル管理方法
JP5775398B2 (ja) * 2011-08-25 2015-09-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9251055B2 (en) * 2012-02-23 2016-02-02 Kabushiki Kaisha Toshiba Memory system and control method of memory system
US20140032820A1 (en) * 2012-07-25 2014-01-30 Akinori Harasawa Data storage apparatus, memory control method and electronic device with data storage apparatus
US9129071B2 (en) * 2012-10-24 2015-09-08 Texas Instruments Incorporated Coherence controller slot architecture allowing zero latency write commit
US9224452B2 (en) * 2013-01-17 2015-12-29 Qualcomm Incorporated Heterogeneous memory systems, and related methods and computer-readable media for supporting heterogeneous memory access requests in processor-based systems
US9251870B2 (en) 2013-04-04 2016-02-02 Nvidia Corporation Ground-referenced single-ended memory interconnect

Also Published As

Publication number Publication date
CN108733594A (zh) 2018-11-02
TWI611296B (zh) 2018-01-11
US10866736B2 (en) 2020-12-15
CN108733594B (zh) 2020-06-02
US20190303016A1 (en) 2019-10-03
US20180300061A1 (en) 2018-10-18
US10372338B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
TWI611296B (zh) 記憶體控制器與資料儲存裝置
US10002085B2 (en) Peripheral component interconnect (PCI) device and system including the PCI
JP5032027B2 (ja) 半導体ディスク制御装置
KR100708128B1 (ko) 낸드 플래시 메모리 제어 장치 및 방법
US20170322897A1 (en) Systems and methods for processing a submission queue
US20160291866A1 (en) Command load balancing for nvme dual port operations
EP2294581B1 (en) A system for distributing available memory resource
US9141485B2 (en) Storage device, control device and data protection method
US20100185811A1 (en) Data processing system and method
EP3286654B1 (en) Memory module and system and method of operation
US9684613B2 (en) Methods and systems for reducing spurious interrupts in a data storage system
US20140040680A1 (en) Memory control device and control method
CN108304334B (zh) 应用处理器和包括中断控制器的集成电路
US9575887B2 (en) Memory device, information-processing device and information-processing method
US20190384710A1 (en) System and method for managing transactions
US7725621B2 (en) Semiconductor device and data transfer method
US10409512B2 (en) Method of operating storage controller and method of operating data storage device having the storage controller
US9354818B2 (en) Memory device and data storing method
US8266361B1 (en) Access methods and circuits for devices having multiple buffers
TWI676104B (zh) 記憶體控制器與資料儲存裝置
CN113778328A (zh) 在半导体封装之间引导控制数据
TWI720565B (zh) 記憶體控制器與資料儲存裝置
US20140331006A1 (en) Semiconductor memory devices
KR20180013212A (ko) 데이터 비트 인버전 제어 장치 및 이를 포함하는 반도체 장치
JP2021182300A (ja) メモリコントローラ、メモリシステムおよびメモリシステムの制御方法