CN1452354A - 将收发机存储介质中的数据自动备份的微机系统及收发机 - Google Patents

将收发机存储介质中的数据自动备份的微机系统及收发机 Download PDF

Info

Publication number
CN1452354A
CN1452354A CN03104358A CN03104358A CN1452354A CN 1452354 A CN1452354 A CN 1452354A CN 03104358 A CN03104358 A CN 03104358A CN 03104358 A CN03104358 A CN 03104358A CN 1452354 A CN1452354 A CN 1452354A
Authority
CN
China
Prior art keywords
data
storage medium
microcomputer
interface
transceiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03104358A
Other languages
English (en)
Inventor
森胁升平
畔川善郁
千叶修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1452354A publication Critical patent/CN1452354A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

微型计算机系统由以太网中使用的收发机(15)和对收发机(15)内的数据进行备份的微型计算机(16)组成。一旦收发机(15)收到来自主设备的对一次存储介质(23)的数据写入请求，就向微型计算机(16)输出中断请求。微型计算机(16)收到中断请求时，就从一次存储介质(23)读出已写入的数据并将数据写入到二次存储介质(29)。因而，即使在由于瞬时停电等原因使写入一次存储介质(23)的数据丢失的情况下，也可以恢复一次存储介质(23)的数据。

Description

将收发机存储介质中的数据自动备份的微机系统及收发机
技术领域
本发明涉及根据来自主设备(host device)的要求通过存储介质收发数据的以太网(R)的收发机，具体涉及把写入到收发机内存储介质上的数据自动进行备份的微型计算机(微机)系统及其使用的收发机。
技术背景
近年来，根据来自主设备的要求，开发了多种通过存储介质来收发数据的系统，作为其中的一个例子，可以举出使用了在以太网(R)中所采用的MDIO(Medium Dependent Input/Output：媒体相关输入/输出)接口的系统。
图1是为了说明主设备与MDIO接口之间的数据传送的示图。主设备与搭载了MDIO接口的多个系统(以下简称为系统)相连接，在多个系统上提供了各不相同的端口地址。并且，包含在系统中的存储介质被分割成数十个字的多个区域，各区域被提供不同的设备地址。主设备可以通过发送端口地址和设备地址选择系统和包含在系统中的存储介质的区域，访问所要的区域。
主设备从系统读出数据时，主设备对系统发送表示数据读出的命令码101、端口地址102和设备地址103。各系统参照端口地址102，判断是否为对本系统的访问。如果是对本系统的访问，则参照设备地址103，从对应于该设备地址103的存储介质的区域读出数据105，向主设备发送。主设备发送设备地址103之后，需要在经过转向时间(turnaround time)104之前取得数据105。这个转向时间104通常规定为2个时钟周期。例如，如果使用2MHz的时钟频率，则系统必须在1μs以内把数据105返回到主计算机上。
再者，主设备把数据写入到系统内的存储介质上时，主设备顺次发送表示数据写入的命令码101、端口地址102、设备地址103和数据105，对应于端口地址102的系统在对应于存储介质的设备地址103的区域上写入数据105。
如上所述，主设备在发送设备地址103之后，需要在经过转向时间104之前取得数据105，因此，作为存储介质一般使用可以高速存取的寄存器等。
然而，在发生瞬时停电等类的情况时，由于会丢失存储介质上的内容，因而有必要预先备份存储介质的内容，但在使用以前的MDIO接口的系统中，设有设置那样的机构。
发明内容
本发明的目的是提供一种即使在写入到收发机中的数据丢失的情况下，也可以复原数据的微型计算机系统。
本发明的另一个目的就是提供一个无需对收发机进行特别处理，就可进行数据备份的微型计算机系统。
依据本发明一个方面的微机系统，是包括在以太网(R)中所使用的收发机和对收发机内的数据进行备份的微型计算机这两部分的微机系统，其收发机部分包括：与外部之间进行数据收发的接口，被写入通过接口从外部接收的数据的一次存储介质，通过接口把从外部接收的请求进行译码、若该请求是对一次存储介质的数据写入就向微型计算机输出中断请求的译码器；其微型计算机部分包括：二次存储介质，在接受中断请求时、读出写入在一次存储介质上的数据并向二次存储介质写入数据的处理器。
处理器在接受中断请求时，由于读出写入到一次存储介质上的数据并向二次存储介质写入数据，所以，即使在由于停电等原因丢失写入在一次存储介质上的数据时，也可以通过把保存在二次存储介质上的数据传送到一次存储介质上，使复原数据成为可能。
另外，由于收发机只对微型计算机输出中断请求，使数据备份，所以，收发机无需进行特别处理，即可使数据备份成为可能。
依据本发明的另一方面的微机系统，是包括在以太网(R)中所使用的收发机和备份收发机内的数据的微型计算机这两部分的微机系统，其收发机部分包括：与外部进行数据收发的接口，通过接口写入从外部接收的数据的一次存储介质，通过接口把从外部接收的请求进行译码、若该请求是对一次存储介质的数据写入就向微型计算机输出中断请求的译码器；其微型计算机部分包括：在接受中断请求时，读出写入在一次存储介质上的数据并向设置在外部的二次存储介质写入数据的处理器。
由于二次存储介质设置在微型计算机外部，因此可设定组合在系统上的二次存储介质的容量和存取速度等，从而可以提高微机系统的通用性。
依据本发明又一方面的收发机，是在与主设备之间收发数据的收发机，其中设有：与第一总线连接，与外部之间进行数据收发的接口；在通过接口写入从第一总线接收的数据的同时，所写入的数据可以由微型计算机通过与第一总线不同的第二总线读出的存储介质；通过接口接受命令码和地址信号，对命令码的数据写入表示和地址信号对存储介质内区域的指定作出判断，并把中断请求输出到微型计算机上的译码器。
因而，可以把存储介质预定区域上有数据写入的情况通知微型计算机，微型计算机就可以读出有关数据。
附图说明
图1是说明主设备与MDIO接口之间的数据传送的图。
图2是表示本发明第一实施例中的微机系统的主要结构的框图。
图3是说明本发明第一实施例中的微机系统的处理步骤的流程图。
图4是表示本发明的第二实施例中的微机系统的主要结构的框图。
具体实施方式(第一实施例)
图2是表示本发明第一实施例中的微机系统的主要结构的框图。这个微机系统中设有：按照来自主设备(未作图示)的请求收发数据的收发机15和备份写入到收发机15内的数据的微型计算机16。再者，虽然对用一个半导体芯片构成收发机15和微型计算机16的情况进行了说明，但也可以用一个半导体芯片构成收发机15，用另一个半导体芯片构成微型计算机16。
收发机15中有：存取速度高的一次存储介质23；把从主设备(未作图示)内的串行外部接口接收的串行数据变换成并行数据、把从一次存储介质23读出的数据变换成串行数据并向主机内部的串行外部接口发送的串行外部接口18；对从串行外部接口18接受的命令码101进行译码的命令译码器20；对从串行外部接口18接受的端口地址102进行译码的端口地址译码器21；以及对从串行外部接口18接受的设备地址103进行译码的设备地址译码器22。
微型计算机16中有：进行对写入到一次存储介质23的数据的备份处理等的CPU(中央处理器)28；通过数据总线26从一次存储介质23读出数据并向CPU 28输出、把从CPU 28输出的数据通过数据总线26写入到一次存储介质23的I/O(输入/输出)接口27；以及备份一次存储介质23的内容的二次存储介质29。
一次存储介质23用可以高速存取的小容量寄存器、SRAM(静态随机存取存储器)等来构成。
二次存储介质29用闪速存储器等非易失性存储器来构成。使用闪速存储器等可以重写的非易失性存储器、即使在发生瞬时停电等事件时也可以保持数据，即使是断开电源，也可以保持数据，所以通过重写相应的数据并更新成最新的数据，在恢复供电时，可以以最新状态再起动。
图3是说明本发明的第一实施例中的微机系统的处理步骤的流程图。串行外部接口18一旦通过串行总线17接收来自主设备的命令码101，就通过内部总线19把命令码101传送到命令译码器20上。命令译码器20一旦从串行外部接口18接受命令码101，就对命令码101进行译码(S1)，判断该命令码101是否表示数据写入(S2)。
如果命令码101是数据读出(S2，NO)，则系统外部接口18对端口地址译码器21进行端口地址102的指定(S3)。端口地址译码器21对从串行外部接口18接受的端口地址102进行译码，判断端口地址102是否符合一次存储介质23(S4)。
如果端口地址102不符合一次存储介质23(S4，No)，则回到步骤S3并再次等待端口地址102的指定。另外，如果端口地址102符合一次存储介质23(S4，Yes)，则设备地址译码器22从串行外部接口18接受设备地址103，通过对该设备地址103的译码，判断设备地址103是否符合一次存储介质23的区域(S5)。
如果设备地址103不符合一次存储介质23的区域(S5，No)，则回到步骤S3，并再次等待端口地址102的指定。另外，如果设备地址103符合于一次存储介质23的区域(S5，Yes)，则相应的数据从一次存储介质23上读出，输出到串行外部接口18上(S6)。串行外部接口18把从一次存储介质23上接受的数据通过串行总线17向主设备发送。
另外，如果命令码是数据写入(S2，Yes)，则串行外部接口18对端口地址译码器21进行端口地址102的指定(S7)。端口地址译码器21对从串行外部接口18接受的端口地址102进行译码，判断端口地址102是否符合一次存储介质23(S8)。
如果端口地址102不符合一次存储介质23(S8，No)，则回到步骤S7，并再次等待端口地址102的指定。另外，如果端口地址102符合一次存储介质23(S8，Yes)，则设备地址译码器22从串行外部接口18接受设备地址103，通过对该设备地址103的译码判断设备地址103是否符合一次存储介质23的区域(S9)。
如果设备地址103不符合一次存储介质23的区域(S9，No)，则回到S7步，并再次等待端口地址102的指定。另外，如果设备地址103符合一次存储介质23的区域(S9，Yes)，则设备地址译码器22对微型计算机16内的CPU 28输出中断请求(S10)。
CPU 28一旦接受来自设备地址译码器22的中断请求，就参照从端口地址译码器21输出的端口地址102的译码结果24和从设备地址译码器22输出的设备地址103的译码结果25，通过数据总线26和I/O接口27从一次存储介质23上读出相应数据，并写入二次存储介质29(S11)。
当存于一次存储介质23的数据丢失，CPU 28把备份在二次存储介质29上的数据回写到一次存储介质上时，CPU 28从二次存储介质29读出相应数据，通过I/O接口27和数据总线26把相应的数据写入到一次存储介质23的相应区域上。
再有，在以上的说明中，对具有端口地址102和设备地址103的二级地址构造的情况作了说明，但即使在具有三级的地址构造的场合，也一样可以实现微机系统。
如上所述，依据本实施例中的微机系统，一旦CPU 28从设备地址译码器22接受中断请求，就会从一次存储介质23读出相应数据并写入到二次存储介质29上；因此，即使因发生瞬时停电存于一次存储介质23的数据丢失时，也可使数据得到恢复。
另外，在从设备地址译码器22接受中断请求时，微型计算机16就自动地备份数据，所以，收发机15无需进行特别处理，可以和传统处理方式一样地进行数据的收发。
再者，由于可用一个芯片构成包含CPU 28在内的微机系统，就可以用低价格实现接口。并且，由于微机系统内藏有CPU 28，该CPU28控制的其它周边电路也可内藏于同一个芯片，这样就可实现扩展性和灵活性优良的系统。此外，通过变更CPU 28执行的程序就可以实现对应于各种规格的接口。
再有，如果将串行外部接口18设为并行接口，通过并行总线与主设备之间进行数据收发，则可以削减与主设备之间的数据传送所需要的时间。(第二实施例)
图4是表示本发明第二实施例中的微机系统的主要结构的框图。该微机系统包括：根据来自主设备(未图示)的请求收发数据的收发机15和把写入到收发机15内的数据备份到设置在外部的二次存储介质30上的微型计算机16’。二次存储介质30是用与收发机15和微型计算机16’都不同的另外的半导体芯片构成。再有，对于具有与第一实施例相同的结构和功能的部分，采用相同的编号。
微型计算机16’包括：对写入一次存储介质23的数据进行备份处理等的CPU 28，以及通过数据总线26从一次存储介质23读出数据并向CPU 28输出、把从CPU 28输出的数据通过数据总线26写入到一次存储介质23上的I/O接口27。
设置在微型计算机16’的外部的二次存储介质30，用闪速存储器等非易失性存储器构成。
CPU 28一旦从设备地址译码器22接受中断请求，就参照由端口地址译码器21产生的端口地址102的译码结果24和由设备地址译码器22产生的设备地址103的译码结果25，通过I/O接口27和数据总线26从一次存储介质23读出相应的数据，写入到设置在微型计算机16’的外部的二次存储介质30上。
另外，当一次存储介质23保存的数据丢失，CPU 28把备份在二次存储介质30上的数据回写到一次存储介质上时，CPU 28从二次存储介质30读出相应数据，通过I/O接口27和数据总线26把相应的数据写入到一次存储介质23的相应区域。
如上所述，依据本实施例中的微机系统，由于把二次存储介质30设置在微型计算机16的外部，因而除了具有第一实施例中说明的效果外，可以连接任意容量和任何存取速度的存储介质，从而可以提高微机系统的通用性。

Claims (9)

1.一种包含网络中使用的收发机和对该收发机内的数据进行备份的微型计算机的微型计算机系统，其中设有：
所述收发机与外部之间进行数据收发的接口，
被写入经所述接口从外部接收的数据的一次存储介质，以及
对经所述接口从外部接收的请求进行译码，如该请求是关于对所述一次存储介质的数据写入的请求、则向所述微型计算机输出中断请求的译码器；
所述微型计算机包含：二次存储介质，以及
在收到所述中断请求时，读出写入了所述一次存储介质的数据并将数据写入所述二次存储介质的处理器。
2.如权利要求1所述的微型计算机系统，其特征在于：
所述译码器包括，
对经所述接口从外部接收的命令码进行译码的命令译码器；
对经所述接口从外部接收的端口地址进行译码的端口地址译码器；以及
对经所述接口从外部接收的设备地址进行译码，如译码结果符合所述一次存储介质、则向所述微型计算机输出中断请求的设备地址译码器。
3.如权利要求2所述的微型计算机系统，其特征在于：
所述处理器收到所述中断请求时，参照由所述端口地址译码器和所述设备地址译码器产生的译码结果，从所述一次存储介质读出数据并写入所述二次存储介质。
4.如权利要求1所述的微型计算机系统，其特征在于：所述接口以串行方式收发数据。
5.一种包含网络中使用的收发机和对该收发机内的数据进行备份的微型计算机的微型计算机系统，其中设有：
所述收发机与外部之间进行数据收发的接口；
被写入经所述接口从外部接收的数据的一次存储介质；以及
对经所述接口从外部接收的请求进行译码，如该请求是关于对所述一次存储介质的数据写入的请求、则向所述微型计算机输出中断请求的译码器；
所述微型计算机包含：在收到所述中断请求时，读出写入在所述一次存储介质上的数据并向设置在外部的二次存储介质写入数据的处理器。
6.如权利要求5所述的微型计算机系统，其特征在于：
所述译码器包括，
对经所述接口从外部接收的命令码进行译码的命令译码器；
对经所述接口从外部接收的端口地址进行译码的端口地址译码器；以及
对经所述接口从外部接收的设备地址进行译码，如果译码结果符合所述一次存储介质、则向所述微型计算机输出中断请求的设备地址译码器。
7.如权利要求6所述的微型计算机系统，其特征在于：所述处理器在收到所述中断请求时，参照由所述端口地址译码器和所述设备地址译码器产生的译码结果，从所述一次存储介质读出数据并写入到所述二次存储介质。
8.如权利要求5所述的微型计算机系统，其特征在于：所述接口以串行方式收发数据。
9.一种在与主机设备之间收发数据的收发机，其中设有：
连接于第一总线的、与外部进行数据收发的接口；
可在经所述接口从所述第一总线接收的数据被写入的同时，用微型计算机经由与所述第一总线不同的第二总线读出所述写入数据的存储介质；以及
经所述接口接受命令码和地址信号，判断所述命令码表示数据写入、所述地址信号指定所述存储介质内区域的情况，然后向所述微型计算机输出中断请求的译码器。
CN03104358A 2002-04-17 2003-02-08 将收发机存储介质中的数据自动备份的微机系统及收发机 Pending CN1452354A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP115326/2002 2002-04-17
JP2002115326A JP2003309564A (ja) 2002-04-17 2002-04-17 マイクロコンピュータシステムおよびそれに使用されるトランシーバ

Publications (1)

Publication Number Publication Date
CN1452354A true CN1452354A (zh) 2003-10-29

Family

ID=29207682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03104358A Pending CN1452354A (zh) 2002-04-17 2003-02-08 将收发机存储介质中的数据自动备份的微机系统及收发机

Country Status (6)

Country Link
US (1) US20030200401A1 (zh)
JP (1) JP2003309564A (zh)
KR (1) KR20030082894A (zh)
CN (1) CN1452354A (zh)
DE (1) DE10301932A1 (zh)
TW (1) TW576971B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US8321377B2 (en) 2006-04-17 2012-11-27 Microsoft Corporation Creating host-level application-consistent backups of virtual machines
US8639976B2 (en) * 2011-02-15 2014-01-28 Coraid, Inc. Power failure management in components of storage area network
WO2013101194A1 (en) * 2011-12-30 2013-07-04 Intel Corporation Selective control for commit lines for shadowing data in storage elements
CN108563591B (zh) * 2018-03-14 2020-04-21 上海卫星工程研究所 数据采集闪存读写方法及系统

Also Published As

Publication number Publication date
DE10301932A1 (de) 2003-11-13
TW576971B (en) 2004-02-21
TW200305806A (en) 2003-11-01
KR20030082894A (ko) 2003-10-23
JP2003309564A (ja) 2003-10-31
US20030200401A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
US6771526B2 (en) Method and apparatus for data transfer
CA1173928A (en) Channel interface circuit
US5682512A (en) Use of deferred bus access for address translation in a shared memory clustered computer system
US20080307154A1 (en) System and Method for Dual-Ported I2C Flash Memory
US6275749B1 (en) Interrupt-controlled thread processing
CN101216781B (zh) 一种多处理器系统、装置及方法
US6105080A (en) Host adapter DMA controller with automated host reply capability
CN109117399B (zh) 减少芯片选择的装置、系统及方法
CN1452354A (zh) 将收发机存储介质中的数据自动备份的微机系统及收发机
US8891523B2 (en) Multi-processor apparatus using dedicated buffers for multicast communications
CN106649137A (zh) 一种Nand Flash坏块管理方法、装置及存储器
US5895496A (en) System for an method of efficiently controlling memory accesses in a multiprocessor computer system
JP5103823B2 (ja) 情報処理装置および入出力要求制御方法
CN112052040A (zh) 处理方法、装置、计算机设备和存储介质
US10613768B2 (en) Checkpointing module and method for storing checkpoints
CN1434385A (zh) 从二次存储介质读出数据并写入一次存储介质的微机系统
JPH01298457A (ja) コンピュータシステム
US6907503B2 (en) Dual port RAM communication protocol
CN101223511A (zh) 用于非存储映像式设备存储器的直接访问的方法和系统
US20040003145A1 (en) Method and apparatus to transfer information
US11372800B2 (en) System on chip comprising a plurality of central processing units whose mailboxes are set in tightly-coupled memories
JPS5822464A (ja) マルチプロセツサの制御方式
CN117811939A (zh) 一种基于1553b总线的远程终端仿真方法
CN103034505A (zh) 写入数据的方法及电子装置
CN116048509A (zh) 通讯界面的控制方法、装置、设备及介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication