JPH08327841A - ハイブリッド光集積用実装基板及びその作製方法 - Google Patents

ハイブリッド光集積用実装基板及びその作製方法

Info

Publication number
JPH08327841A
JPH08327841A JP13022495A JP13022495A JPH08327841A JP H08327841 A JPH08327841 A JP H08327841A JP 13022495 A JP13022495 A JP 13022495A JP 13022495 A JP13022495 A JP 13022495A JP H08327841 A JPH08327841 A JP H08327841A
Authority
JP
Japan
Prior art keywords
substrate
optical
mounting
layer
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13022495A
Other languages
English (en)
Other versions
JP3204437B2 (ja
Inventor
Masahiro Yanagisawa
雅弘 柳澤
Yasubumi Yamada
泰文 山田
Kazuyuki Moriwaki
和幸 森脇
Mitsuho Yasu
光保 安
Yoshinori Hibino
善典 日比野
Senta Suzuki
扇太 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP13022495A priority Critical patent/JP3204437B2/ja
Publication of JPH08327841A publication Critical patent/JPH08327841A/ja
Application granted granted Critical
Publication of JP3204437B2 publication Critical patent/JP3204437B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Micromachines (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

(57)【要約】 【目的】 基板への応力集中が抑制できるハイブリッド
光集積用実装基板を提供する。また、高性能のハイブリ
ッド光集積用実装基板を研磨工程を用いずに簡単な工程
で作製可能な光集積用実装基板作製方法を提供する。 【構成】 一部に光素子3を搭載する凸部4を有する平
坦な基板1と、該基板1上に設けられたクラッドと、該
クラッドに囲まれた当該クラッドより屈折率の高いコア
7よりなる光導波路2より構成されたハイブリッド光集
積用実装基板であって、前記光導波路2が前記基板1の
平坦な部分上に形成されたハイブリッド光集積用実装基
板である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ハイブリッド光集積用
実装基板及びその作製方法に関し、特に、光通信や光情
報処理に用いるハイブリッド光集積回路において、その
プラットホームとなる実装基板及びその作製に適用して
有効な技術に関するものである。
【0002】
【従来の技術】近年の光通信や光情報処理の高度化に伴
い、異種材料からなる光素子を同一基板上に集積化する
ハイブリッド光集積回路の実現が期待されている。特
に、基板の材料としてシリコン(Si)を、光導波路の
材料としてガラスを用いたハイブリッド光集積用実装基
板は、Siの持つ高加工性を利用した光学ベンチ機能
と、ガラス光導波路の優れた導波特性を合せ持つものと
して非常に有望である。
【0003】図13は、最近研究が進められている、凹
凸を有するSi基板1’上の凹部に石英系光導波路2’
を、凸状のテラス部4’に光素子搭載部を形成した「テ
ラス付き光導波路基板」(山田他、1993年電子情報
通信学会春季大会C-234「ハイブリッド光集積用S
iO2/Si基板の形成」)に半導体レーザーダイオー
ド(LD)3’を集積化した例である。Si基板1’の
凸状のテラス部4’の上には電気配線9’が形成されて
おり、この電気配線9’の上面から石英系光導波路2’
のコア7’の中心までの高さが、LD3’の素子表面か
ら活性層までの高さに等しく設定してあるので、LD
3’をSi基板1’の凸状のSiテラス部4’の上に搭
載するだけで高さの光軸合わせが無調芯で実現できる。
同時に、凸状のテラス部4’はLD3’のヒートシンク
としても機能する。このように、「テラス付き光導波路
基板」を用いれば、光導波路と光素子とのハイブリッド
集積が容易に実現できる。
【0004】図14は、このような実装基板の作製方法
を説明するための各工程における各部の断面図である。
まず、最初に、図14の(a)図に示すように、Si基
板1’上の光素子搭載部を形成する部分に凸状のSiテ
ラス部4’を形成する。次に、図14の(b)図に示す
ように、凸状のSiテラス部4’を完全に埋め込むよう
にアンダークラッド層5’を堆積した後、図14の
(c)図に示すように、光素子(LD3’)の高さ方向
の位置決め用基準面を形成するために、基板表面の平坦
化研磨を行い、テラス面を露出させる。そして、図14
の(d)図に示すように、光素子搭載時に石英系光導波
路2’のコア7’の中心と光素子(LD3’)のそれが
一致するよう高さ調整用のバッファ層6’及びコア7’
を順次堆積する。続いて、図14の(e)図に示すよう
に、コア7’のパターン化及びオーバークラッド層8’
の堆積を行い、石英系光導波路2’を作製する。そし
て、最後に、図4の(f)図に示すように、搭載部のガ
ラス除去及び電気配線9’の形成を行って光素子搭載部
を作製し、実装基板の作製を完了する。
【0005】
【発明が解決しようとする課題】本発明者は、前記従来
のテラス付き光導波路基板を検討した結果、以下の問題
点を見いだした。
【0006】前記従来のテラス付き光導波路基板の構造
においては、凸状のSiテラス部4’の傾斜側壁40’
上にも石英系光導波路4’が存在しているが、このため
に、Si凹部と傾斜側壁40’との界面部に応力が集中
するという問題があった。一般に、Si基板1’の特定
部分に応力集中が起こると、その部分の機械的強度が劣
化する懸念がある。
【0007】また、前述の実装基板作製方法では、研磨
の工程が用いられているが、この工程によりいくつかの
問題が引き起こされている。まず、第1に、研磨により
基板表面が劣化し、石英系光導波路2’においては導波
損失の増大等導波特性の劣化を招き、また、光素子搭載
部においては、凸状のSiテラス部4’の表面の加工性
を劣化させて光学ベンチ機能を損ねるという問題があっ
た。
【0008】第2に、Siとガラス材料、特に、石英系
ガラスにおいては、それらの熱膨張係数の違いにより、
Si基板1’上に数10μmもの厚みのガラス膜を形成
した場合、Si基板1’が大きく反ってしまい、残すべ
きガラス層の膜厚分布を均一にし、且つ、凸状のテラス
部4’の境界における表面段差をなくすために、2つの
異なる材料に対して均一に研磨するためには、平面矯正
など複雑な工程が必要となる。また、研磨が不均一にな
ってしまった場合は、石英系光導波路2’内での応力の
分布が不均一になり導波特性の劣下を招く場合があると
いう問題があった。
【0009】第3に、光素子アライメント用の基準面
は、常にアンダークラッド層5’の上面と凸状のSiテ
ラス4’の上面になってしまい、搭載する光素子の構造
(活性層中心から上部電極表面までの距離)に合せてバ
ッファ層6’の形成等の高さ調整が必要であり、また、
構造の異なる複数の素子の搭載に対しては、複数の光導
波路作製工程の中で複数のバッファ層6’の形成等を行
う必要が生じるという問題があった。
【0010】第4に、研磨を行う場合、その研磨量を1
μm以内の精度で制御することは、非常に困難であり、
光ファイバ用のガイド溝や光素子位置決め用マーカー又
はフォトマスク合わせ用マーカーなどの高精度を必要と
する構造物を予め形成しておくことが不可能になってい
る。
【0011】本発明の目的は、基板への応力集中が抑制
できるハイブリッド光集積用実装基板を提供することに
ある。
【0012】本発明の他の目的は、高性能のハイブリッ
ド光集積用実装基板を研磨工程を用いずに簡単な工程で
作製することが可能な光集積用実装基板作製方法を提供
することにある。
【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
にする。
【0014】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、以
下のとおりである。
【0015】(1)一部に光素子を搭載する凸部を有す
る平坦な基板と、該基板上に設けられたクラッドと、該
クラッドに囲まれた当該クラッドより屈折率の高いコア
よりなる光導波路より構成されたハイブリッド光集積用
実装基板であって、前記光導波路が前記基板の平坦な部
分上に形成されてなるハイブリッド光集積用実装基板で
ある。
【0016】(2)前記(1)のハイブリッド光集積用
実装基板において、前記基板の凸部上面及び凹部上に電
気配線が形成されている。
【0017】(3)前記(1)のハイブリッド光集積用
実装基板において、前記基板の凹部には誘電体層が設け
られ、前記基板の凸部上面及び誘電体層上に電気配線が
形成されている。
【0018】(4)一部に光素子を搭載する凸部を有
し、底面から高さLのところに活性層又はコア層の中心
を有する光素子を搭載する基板と、該基板上に設けられ
たクラッドと、該クラッドに囲まれた該クラッドより屈
折率の高いコアよりなる光導波路部より構成されたハイ
ブリッド光集積用実装基板であって、前記基板の凹部に
は誘電体層が設けられ、前記基板の凸部上面及び誘電体
層上に電気配線が形成されてなり、前記凸部上面の高さ
と凹部の高さとの差をh、前記基板の凸部上面には半田
層が設けられ、該半田層最上部高さと前記基板の凸部上
面の高さとの差をg、前記クラッドのアンダクラッド層
の厚さをdu、前記コア層の厚さをdcとしたとき、次の
〔数1〕の関係を満たす構成となっている。
【0019】
【数1】L=(du+dc/2)−(h+g) (5)前記ハイブリッド光集積用実装基板上の凸部を複
数有し、該複数の凸部のうち少なくとも1つは他の凸部
と高さが異なる前記(1)乃至(4)のうちいずれか1
つのハイブリッド光集積用実装基板である。
【0020】(6)前記基板がシリコン基板である前記
(1)乃至(5)のうちいずれか1つのハイブリッド光
集積用実装基板である。
【0021】(7)凹部及び凸部を有する基板の凹部領
域上にアンダークラッド層、コアパターン、及びオーバ
ークラッド層からなる光導波路を設け、前記凸部を含む
領域を光素子搭載部とし、該光素子搭載部上に電気配線
を有するハイブリッド光集積用実装基板の作製方法であ
って、前記基板に凹部及び凸部を形成する基板加工工程
と、前記基板上の全面に所定の厚さのアンダークラッド
層を形成した後、該アンダークラッド層上に所定形状の
コアパターンを形成し、その後、該基板全面にオーバー
クラッド層を形成する光導波路形成工程と、前記基板の
凹部以外の領域の前記光導波路を除去する工程と、前記
光素子搭載部上に電気配線パターンを形成する電気配線
形成工程とを備えたものである。
【0022】(8)凹部及び凸部を有する基板の凹部領
域上にアンダークラッド層、コアパターン、及びオーバ
ークラッド層からなる光導波路を設け、前記凸部を含む
領域を光素子搭載部とし、該光素子搭載部上に電気配線
を有するハイブリッド光集積用実装基板の作製方法であ
って、前記基板に凹部及び凸部を形成する基板加工工程
と、前記基板上の全面に所定の厚さのアンダークラッド
層を形成した後、該アンダークラッド層上に所定形状の
コアパターンを形成し、その後、該基板全面にオーバー
クラッド層を形成する光導波路形成工程と、前記基板の
凹部以外の領域の前記光導波路を除去する工程と、前記
基板凹部領域上に誘電体層を形成した後、前記基板凸部
及び誘電体層上に電気配線パターンを形成する電気配線
形成工程とを備えたものである。
【0023】(9)前記基板加工工程において、前記基
板の凸部上に光ファイバ用ガイド溝を形成する前記
(7)又は(8)のハイブリッド光集積用実装基板の作
製方法である。
【0024】(10)前記基板加工工程において、前記
基板の凸部上面もしくは基板凹部面に光素子搭載時の位
置決め用マーカーもしくはフォトマスク合わせ用マーカ
ーを形成する前記(7)乃至(9)のうちいずれか1つ
のハイブリッド光集積用実装基板の作製方法である。
【0025】(11)前記基板加工工程がシリコン基板
にアルカリエッチング液を用いた異方性エッチングによ
り傾斜側壁を有する基板凸部及び凹部を形成する工程か
らなる前記(7)乃至(10)のうちいずれか1つのハ
イブリッド光集積用実装基板の作製方法である。
【0026】
【作用】前述した手段によれば、基板の凸部及び凹部上
は光導波路が除去されており、かつ、光導波路が基板凸
部とは接触しないように配置したので、従来構成で懸念
された基板凸部底部での応力集中の発生が抑制できる。
【0027】また、高さの異なる複数種類の基板凸部に
光素子搭載部を設けることにより、構造の異なる複数種
類の光素子を同一光実装基板上に搭載することができ
る。
【0028】また、本発明の作製方法によれば、光導波
路、光素子及びその搭載部の構造から設定される高さを
有する凸部を搭載部形成位置に予め形成し、これを高さ
方向アライメント用基準面として用いて光素子の搭載を
行っているので、従来方法における基準面作製のための
研磨工程は不要であり、これに起因する導波特性の劣下
等の種々の問題を解決することができる。
【0029】また、本発明の作製方法によれば、光素子
搭載部を形成するために不要部分の光導波路を除去する
にあたり、基板凸部及び凹部上に存在する光導波路の厚
さが同一であるために、基板凸部の光導波路の除去が完
了すると、同時に、基板凹部表面の光導波路の除去を完
了することができる。このために、前述した本発明のハ
イブリッド光集積用実装基板の実現が容易になる。
【0030】また、本発明においては、基板研磨を行う
必要がないので、後工程において基板研磨による基板形
状の変形がない。このために、あらかじめ段差の異なる
複数種類の基板凸部を形成した後に光導波路を形成する
ことにより、構成の異なる複数種類の光素子を搭載する
ことが可能となる。
【0031】また、同様の理由により、最初の工程で高
精度に基板上に形成された構造物はそのまま用いること
ができ、ガイド溝や各種マーカーの形成が可能となる。
特に、基板の材料としてSiを用いた場合、現在の優れ
たマイクロマシン技術を駆使することにより、種々の機
能を実装基板に付加することが可能となる。例えば、光
ファイバ用のガイド溝(V溝)や光素子アライメント用
のマーカーが形成できる。
【0032】また、基板研磨を行う必要がないので、光
導波路の材料として有機高分子材料を用いることができ
る。これらにより、経済的な実装基板の作製が可能であ
る。
【0033】
【実施例】以下、図面を参照して、本発明について実施
例ともに詳細に説明する。
【0034】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【0035】(実施例1)図1は、本発明のハイブリッ
ド光集積用実装基板の実施例1の概略構成を示す図であ
り、1は基板、2は光導波路、3は光素子、3aは光素
子3のアンダークラッド層、3bは光素子3のコア、3
cは光素子3のオーバークラッド層、4は光素子搭載部
を有する凸部(テラス部)、5はアンダークラッド層、
7はコア、8はオーバークラッド層、40は傾斜側壁で
ある。
【0036】本実施例1のハイブリッド光集積用実装基
板は、図1に示すように、前記基板1として、例えば、
Si基板を用い、光導波路2として、例えば、石英系導
波路を用い、光素子3として、例えば、半導体レーザダ
イオード(LD)を用いたものである。前記光導波路2
は、基板1の凹部領域に形成されており、アンダークラ
ッド層5、コアパターン7及びオーバークラッド層8か
らなる。そして、前記光導波路2は、例えば、石英系ガ
ラスで形成されている。すなわち、アンダークラッド層
5、コアパターン7及びオーバークラッド層8は、それ
ぞれ石英系ガラスからなる。
【0037】前記凸部(Si凸部)4の上面に光素子搭
載部の領域が形成されている。前記基板の凸部及び凹部
上から石英系ガラスからなる光導波路2がすべて除去さ
れており、前記凸部(Si凸部)4及び凹部(Si凹
部)ともにその表面が露出下構造となっている。
【0038】前記凸部4の上面は、光素子搭載時の高さ
方向アライメント用の基準面となり、この凸部4の高さ
は、光導波路2及び凸部4上の素子搭載部での各層の厚
みと光素子3の構造により設定される。光導波路部にお
いては、高さ方向の精度を出すために、アンダークラッ
ド層5の厚さduは、導波損失に影響しない程度に通常
の場合の20〜30μmから10μmまで薄膜化した。
【0039】また、コアパターン層7の厚さdcを6μ
m、その幅を6μm、比屈折率差△を0.75%に設定
し、オーバークラッド層8の膜厚を20μmに設定し
た。したがって、アンダークラッド層5の底面から光導
波路2のコア7の中心までの高さ(du+dc/2)は1
3μmとなる。
【0040】一方、光素子搭載部においては、光素子
(LD)3のコア3bの高さ(光素子3の活性層中心と
上部電極表面との距離)Lを3μm、実装基板内の光素
子搭載部上に形成する電気配線9は、絶縁用SiO2
9a、導電パターン9b、及び半田膜9cからなり、厚
さをそれぞれを1μm、1μm、3μmと設定したの
で、凸部4の光素子搭載部の表面から電気配線9の表面
までの高さgは5μmとなる。光素子(LD)3をアッ
プサイドダウンで搭載したときの光素子(LD)3のコ
ア中心から凸部4の上面までの高さ(L+g)は8μm
となり、よって、両者の高さの差{(du+dc/2)−
(L+g)}より、凸部4の高さhは5μmに設定して
ある。このように設定したので、図1においては、凸部
4が高さ基準面として機能しているのである。
【0041】本実施例1の最も特徴的なことは、前述の
ように、凸部4上の光素子搭載部は、すべての光導波路
層が除去されていることにある。特に、凸部4の近傍で
は、凸部4の側面の傾斜側壁40にも石英系光導波路2
が形成されない構造である。このような構造は、図14
に示す従来構造、すなわち、凸状のテラス部4’の傾斜
側壁40に光導波路2’が形成される構造と比較して、
基板1及び光導波路2への応力集中が防止できるという
効果がある。
【0042】すなわち、傾斜面に熱膨張係数の異なる石
英系光導波路が形成されていると、この領域では、他の
平坦領域とは異なる方向の応力が発生することになるた
めに、傾斜側壁40では基板1に応力集中が発生する傾
向にあった。本実施例1の構造により、この応力集中が
防止できる。
【0043】図2は、本実施例1(図1)のハイブリッ
ド光集積用実装基板の作製方法を説明するための各工程
における各部の断面図であり、(a)図は基板加工工程
時の断面図、(b)図,(c)図は光導波路形成工程時
の断面図、(d)図は光素子搭載部形成工程時の断面
図、(e)図は電気配線形成工程時の断面図である。図
3は、図2の(e)図における電気配線部の拡大図であ
る。
【0044】本実施例1のハイブリッド光集積用実装基
板の作製は、図2の(a)図に示すように、光素子搭載
部を有する凸部4を形成する部分のSi基板1上に、金
(Au)からなるマスク10を用いて水酸化カリウム
(KOH)水溶液の異方性エッチングにより光素子搭載
部を有する凸部4を形成する。凸部4の高さhは5μm
に設定した。
【0045】次に、(b)図に示すように、火炎堆積法
(FHD法)により、前記のアンダークラッド層5及び
コア層7の堆積を連続して行い、そして、フッ素系ガス
を用いた反応性イオンエッチング(RIE法)によりコ
ア層7のパターン化を行う。その後、(c)図に示すよ
うに、オーバークラッド層8を堆積して光導波路2を形
成する。この光導波路形成工程において、アンダークラ
ッド層5の膜厚duを10μm、コア層の厚さdcを6μ
m、その幅を6μm、オーバークラッド層8の膜厚を2
0μmに設定した。
【0046】なお、前記光導波路形成工程において、光
導波路2の表面には凸部4の段差によって若干の高低が
生じる。この高低が激しい場合には、(c)図における
コアパターン化工程において、パターン精度が著しく劣
化することになる。
【0047】しかし、本実施例1のように、アンダーク
ラッド層5の厚さを可能な限り薄くし、かつ、これに対
応して光素子搭載部を有する凸部4の高さを低く設定す
ることにより、この問題は解決され、従来のような基板
研磨を必要としなくなった。
【0048】次に、(d)図に示すように、反応性イオ
ンエッチング(RIE)法により、光導波路(石英系光
導波路)2をエッチングして、凸部4及び凹部表面を露
出させる。この後、(e)図及び図3に示すように、凸
部4及び凹部表面に1μm厚の絶縁層9a、1μm厚の
導体パターン9b及び3μm厚の半田膜9cからなる電
気配線9を形成した。したがって、光素子搭載部を有す
る凸部4の表面から電気配線9の表面までの高さgは5
μmとなる。
【0049】この結果、電気配線9の面から光導波路
(石英系光導波路)2のコア7の中心までの高さは、次
式の〔数2〕により3μmとなる。
【0050】
【数2】(du+dc/2)−(h+g)=3 したがって、この凸部4上に、図3に示すように、素子
表面から活性層までの高さLを3μmに設定した光素子
(LD)3を搭載すると、光導波路(石英系光導波路)
2との高さ方向の位置合わせが無調芯で完了する。
【0051】ここで、本実施例1においては、凸部4の
形成にKOHによるウエットエッチング、導波路作製に
FHD法を用いているが、この作製方法に何ら限定され
るものではなく、例えば、基板1の凹凸加工にはフッ素
系ガスによるRIEを用い、また、光導波路作製におい
ては、化学気相堆積法(CVD法)を用いることも可能
である。なお、この場合には、Si基板凸部の形状は、
本実施例1のように傾斜側壁40を有するものではな
く、垂直な側壁を持つことになる。また、基板1の材料
としてSiを、光導波路用ガラス材料として石英系ガラ
スを用いているが、これらの材料に対しても何ら限定さ
れるものはなく、例えば、基板1として機械加工により
凸部4を形成したアルミナ基板を、光導波路2の材料と
して多成分ガラス、高分子薄膜等の各種誘電材料を用い
ることも可能である。
【0052】(実施例2)図4は、本発明のハイブリッ
ド光集積用実装基板の実施例2の概略構成を示す図であ
る。本実施例2のハイブリッド光集積用実装基板は、図
4に示すように、基板1の材料としてSiを用い、光導
波路2として石英系導波路を用いた実装基板の作製に際
し、光素子3のコアの高さの異なる複数の光素子のハイ
ブリッド光集積に対応して、高さの異なる複数の凸部4
a,4bを形成した例であり、本実施例2では複数の光
素子3として半導体レーザダイオード(LD)とフォト
ダイオード(PD)11の2素子の集積化を行った。
【0053】図5は、本実施例2のハイブリッド光集積
用実装基板の作製方法を説明するための各工程における
各部の断面図である。本実施例2のハイブリッド光集積
用実装基板の作製方法は、図5に示すように、最初に、
基板1上にLD(光素子)3とPD11に対応してそれ
ぞれ高さの異なる凸部4a,4bの形成を行う。ここ
で、光導波路2及びLD3の構造は、前記実施例1と同
じとし、PD11のコア3aの高さを5μmに設定する
と、凸部4a,4bの高さは、LD3とPD11に対応
してそれぞれ5μmと3μmとなる。複数の凸部4a,
4bの形成は、凸部高さの大きいものから加工を行い、
まず、(a)図に示すように、LD用凸部4aを作製す
る部分に金(Au)からなるマスク10aを形成し、両
者の凸部高さの差の2μmだけエッチングする。次に、
(b)図に示すように、PD用凸部4bを作製する部分
にも金(Au)からなるマスク10bを形成した後、3
μmのエッチングを行い、両凸部4a,4b共に所定の
高さとする。後は、実施例1と同様の工程により実装基
板の作製を行う(図5のc)。
【0054】本実施例2においては、2つの凸部4a,
4bを有する場合を示したが、最初に複数の高さからな
る凸部を形成しておきさえすれば、後工程で高さ調整を
することなく複数の光素子3を搭載することが可能であ
り、この構造は既存のマイクロマシン技術を適用するこ
とにより容易に作製可能である。
【0055】(実施例3)図6は、本発明のハイブリッ
ド光集積用実装基板の実施例3の概略構成を示す図であ
り、(a)図は上から見た平面図、(b)図は(a)図
のC−C線で切った断面図、(c)図は(a)図のB−
B線で切った断面図である。
【0056】本実施例3のハイブリッド光集積用実装基
板は、図6に示すように、基板1の材料としてSiを、
光導波路2として石英系導波路を用いた実装基板の作製
に際し、凸部4上へ光ファイバ12をガイドする光ファ
イバ用ガイド溝13の形成を行った例である。
【0057】図7は、本実施例3のハイブリッド光集積
用実装基板の作製方法を説明するための各工程における
各部の断面図である。本実施例3のハイブリッド光集積
用実装基板の作製方法は、まず、図7の(a)図に示す
ように、光素子搭載部を有する凸部及び光ファイバ用ガ
イド溝13を形成する部分を金(Au)からなるマスク
10でカバーし、10μm高さの凸部4を形成する。
【0058】次に、図7の(b)図に示すように、前記
カバーしていた凸部4上にKOHの異方性エッチングに
より、図6の(b)図に示すようなV状の光ファイバ用
ガイド溝13を形成する。ここで、凸部4の上面から光
導波路2のコア7の中心まで8μmであり、光ファイバ
12の外径は125μmであるから、凸部4の上面に1
56μm幅の窓を開けて異方性エッチングを行う。
【0059】続いて、図7の(c)図に示すように、前
記実施例1と同様の工程により光導波路2の形成から電
気配線9の形成までの工程を行い、そして最後に図7の
(d)図に示すように、ダイシングソーにより前記光導
波路2の光ファイバ接続端面14を形成する。
【0060】本実施例3においては、予め基板1上に光
ファイバ用ガイド溝13を形成しておき、その後、前記
実施例1と同様のガラス膜の堆積やエッチング加工を施
しているが、フッ素系ガスを用いてエッチングを行った
場合、Siとガラスの大きなエッチング選択比によりS
iがエッチングストップ面として働くため、形状の変形
が起こらず高精度なガイド溝が作製でき、本実施例3に
おいても過剰損失0.3dB以下での接続が実現でき
た。
【0061】(実施例4)図8は、本発明のハイブリッ
ド光集積用実装基板の実施例4の概略構成を示す図であ
り、(a)図は集積構造図、(b)図はLD表面の電極
構造図、(c)図は凸部上の形成されたアライメントマ
ーカーを示す図である。
【0062】図8に示す実施例4のハイブリッド光集積
用実装基板は、基板1の材料としてSiを用い、光導波
路2として石英系導波路を用いた実装基板の作製に際
し、光素子搭載部を有する凸部4の表面に形成した光素
子アライメント用マーカー15とLD3上に形成された
電極パターン16を合わせてパッシブアライメント法に
よりハイブリッド光集積を行った例である。
【0063】図9は、本実施例4のハイブリッド光集積
用実装基板の作製方法を説明するための各工程における
各部の断面を示す断面図である。本実施例4のハイブリ
ッド光集積用実装基板の作製方法は、まず、最初に、図
9の(a)図に示すように、Si基板1上にアライメン
ト用マーカー15を形成する。次に、図9の(b)図に
示すように、マーカーを形成した部分を金(Au)から
なるマスク10でカバーしながら、光素子搭載位置に凸
部4を形成する。その後、図9の(c)図に示すよう
に、前記実施例1と同様の工程により実装基板の作製を
行う。
【0064】本実施例4においては、1番最初に基板1
が平坦な段階でアライメント用マーカー15の形成を行
っているので、寸法/形状共に高精度な加工が可能であ
り、また、前記実施例3と同様に後工程での変形も見ら
れず、サブミクロンでの光素子3と実装基板の位置合わ
せが実現できた。
【0065】(実施例5)図10は、本発明のハイブリ
ッド光集積用実装基板の実施例5の概略構成を示す図で
あり、(a)図は集積化構造を示す図、(b)図は電極
構造を示す図である。
【0066】図10に示す実施例5のハイブリッド光集
積用実装基板は、基板1の材料としてSiを用い、光導
波路2として石英系導波路を用いた実装基板の作製に際
し、光素子搭載部を有する凸部4の近傍に誘電体層17
を配置してこの上に電気配線9を形成することにより、
高周波電気特性の改善を図った例である。
【0067】図11は、本実施例5のハイブリッド光集
積用実装基板の作製方法を説明するための各工程におけ
る各部の断面図である。本実施例5のハイブリッド光集
積用実装基板の作製方法は、図11の(a)図に示すよ
うに、光素子搭載部のガラス膜除去までは実施例1の工
程と同様である。次に、図11の(b)図に示すよう
に、光素子搭載部4のSi凸部の横に20μm厚のポリ
イミド層18を形成し、図11の(c)図に示すよう
に、そのポリイミド層18の上にコプレーナー型の電気
配線9を形成した後、最後にLD3aを搭載した。これ
によりSi基板1上に薄い絶縁膜を介して直接電気配線
9を形成する場合に比較して高周波特性が大幅に改善さ
れ、搭載したLD3の1ギガビット/秒(Gbit/
s)以上での駆動が可能である。
【0068】(実施例6)図12は、本発明のハイブリ
ッド光集積用実装基板の実施例6の概略構成を示す図で
あって、基板1の材料としてSiを用い、光導波路2と
して高分子導波路19を用いた本実施例6のハイブリッ
ド光集積用実装基板を作製し、LD3のハイブリッド光
集積を行った例である。ここで、本実施基板の作製工程
は、前記実施例1に記載されている工程の中で、FHD
法による石英系ガラス堆積の代わりにスピンコート法に
よる高分子導波膜形成を、RIE法に用いるガスをフッ
素系から酸素に代えることにより同様の工程で作製され
る。
【0069】なお、従来の研磨を用いた作製方法では、
光導波路2の材料として有機材料を用いることが困難で
あったが、本発明においては、基板研磨を行わないの
で、光導波路2の材料として有機材料を使用することが
可能であり、また、この成膜にはスピンコート法を用い
ることが可能である。これにより、実装基板作製におい
て大幅な経済性の向上が可能である。
【0070】以上、本発明を、前記実施例に基づき具体
的に説明したが、本発明は、前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。
【0071】
【発明の効果】本願によって開示される発明のうち代表
的なものによって得られる効果を以下に簡単に説明す
る。
【0072】(1)基板の凸部及び凹部上は光導波路が
除去されており、かつ、光導波路は基板凸部とは接触し
ない様に配置したので、従来構造で懸念された基板凸部
底部での応力集中の発生が抑制できる。
【0073】(2)高さの異なる複数種類の凸部を、基
板の光素子搭載位置に設けることにより、構造の異なる
複数種類の光素子を同一光実装基板上に搭載することが
可能となる。
【0074】(3)基板の光素子搭載部を形成する位置
に、光素子を配置した際にそのコア中心の位置と光導波
路のそれが一致するように高さを設定された凸部を予め
形成しておき、その後、順次導波膜の形成/加工、及
び、搭載部の加工を行い、露出した凸部上面を基準面と
して用いてその上に光素子を配置することにより、高精
度な高さ方向アライメントを行うので、従来の実装基板
作製に必須であった研磨工程を用いないで実装基板の作
製を容易に行うことができる。
【0075】(4)研磨工程が不要であるので、研磨自
体に起因する表面劣化等の問題も解決できる。更に、従
来の実装基板作製では、研磨を用いた場合、その研磨量
の精密な制御ができないため、ファイバガイド溝や光素
子搭載用の位置合わせマーカー等の精度を必要とする構
造物を予め基板上に形成することができなかったが、本
発明においては、研磨工程が不要であるので、ファイバ
ガイド溝や光素子搭載用の位置合わせマーカー等の精度
を必要とする構造物を予め基板上に形成することが可能
となり、特に、基板材料としてSiを用いた場合は、既
存のマイクロマシン技術を駆使することにより高精度構
造の作製が可能となる。
【0076】(5)従来の研磨を用いた実装基板作製に
おいては、光導波路材料としての使用が困難であった有
機材料に関しても、研磨工程が不要であるので、使用可
能となる。
【0077】(6)前述の効果により、複雑な工程を必
要とする研磨が省けるので、大幅な経済性の向上が期待
できる。
【図面の簡単な説明】
【図1】 本発明のハイブリッド光集積用実装基板の実
施例1の概略構成を示す図である。
【図2】 本実施例1のハイブリッド光集積用実装基板
の作製方法を説明するための各工程における各部の断面
図である。
【図3】 図2の(e)図における電気配線近傍の拡大
図である。
【図4】 本発明のハイブリッド光集積用実装基板の実
施例2の概略構成を示す図である。
【図5】 本実施例2のハイブリッド光集積用実装基板
の作製方法を説明するための各工程における各部の断面
図である。
【図6】 本発明のハイブリッド光集積用実装基板の実
施例3の概略構成を示す図である。
【図7】 本実施例3のハイブリッド光集積用実装基板
の作製方法を説明するための各工程における各部の断面
図である。
【図8】 本発明のハイブリッド光集積用実装基板の実
施例4の概略構成を示す図である。
【図9】 本実施例4のハイブリッド光集積用実装基板
の作製方法を説明するための各工程における各部の断面
を示す断面図である。
【図10】 本発明のハイブリッド光集積用実装基板の
実施例5の概略構成を示す図である。
【図11】 本実施例5のハイブリッド光集積用実装基
板の作製方法を説明するための各工程における各部の断
面を示す断面図である。
【図12】 本発明のハイブリッド光集積用実装基板の
実施例6の概略構成を示す図である。
【図13】 従来のハイブリッド光集積用実装基板の問
題点を説明するための図である。
【図14】 従来のハイブリッド光集積用実装基板の作
製方法の問題点を説明するための図である。
【符号の説明】
1…基板、2…光導波路、3…光素子(LD)、11…
光素子(PD)、4,4a,4b…凸部(テラス部)、
3a,5…アンダークラッド層、3b,7…コア、3
c,8…オーバークラッド層、9…電気配線、9a…絶
縁用SiO2膜、9b…導電パターン、9c…半田膜、
10,10a,10b…金からなるマスク、12…光フ
ァイバ、13…光ファイバ用ガイド溝、14…光ファイ
バ接続端面、15…凸部上光素子アライメントマーカ
ー、16…光素子上電極マーカー、17…誘電体層、1
8…ポリイミド層、19…高分子導波路、40…斜面側
壁。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安 光保 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内 (72)発明者 日比野 善典 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内 (72)発明者 鈴木 扇太 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 一部に光素子を搭載する凸部を有する平
    坦な基板と、該基板上に設けられたクラッドと、該クラ
    ッドに囲まれた当該クラッドより屈折率の高いコアより
    なる光導波路より構成されたハイブリッド光集積用実装
    基板であって、前記光導波路が前記基板の平坦な部分上
    に形成されてなることを特徴とするハイブリッド光集積
    用実装基板。
  2. 【請求項2】 前記基板の凸部上面及び凹部上に電気配
    線が形成されてなることを特徴とする請求項1に記載の
    ハイブリッド光集積用実装基板。
  3. 【請求項3】 前記基板の凹部には誘電体層が設けら
    れ、前記基板の凸部上面及び誘電体層上に電気配線が形
    成されてなることを特徴とする請求項1に記載のハイブ
    リッド光集積用実装基板。
  4. 【請求項4】 一部に光素子を搭載する凸部を有し、底
    面から高さLのところに活性層又はコア層の中心を有す
    る光素子を搭載する基板と、該基板上に設けられたクラ
    ッドと、該クラッドに囲まれた当該クラッドより屈折率
    の高いコアよりなる光導波路より構成されたハイブリッ
    ド光集積用実装基板であって、前記基板の凹部には誘電
    体層が設けられ、前記基板の凸部上面及び誘電体層上に
    電気配線が形成されてなり、前記凸部上面の高さと凹部
    の高さとの差をh、前記基板の凸部上面には半田層が設
    けられ、該半田層の最上部の高さと前記基板の凸部上面
    の高さとの差をg、前記クラッドのアンダクラッド層の
    厚さをdu、前記コア層の厚さをdcとしたとき、L=
    (du+dc/2)−(h+g)なる関係を満たす構成と
    なっていることを特徴とするハイブリッド光集積用実装
    基板。
  5. 【請求項5】 請求項1乃至4のうちいずれか1項に記
    載のハイブリッド光集積用実装基板における凸部を複数
    有し、該複数の凸部のうち少なくとも1つは他の凸部と
    高さが異なることを特徴とするハイブリッド光集積用実
    装基板。
  6. 【請求項6】 前記基板がシリコン基板であることを特
    徴とする請求項1乃至5のうちいずれか1項に記載のハ
    イブリッド光集積用実装基板。
  7. 【請求項7】 凹部及び凸部を有する基板の凹部領域上
    にアンダークラッド層、コアパターン、及びオーバーク
    ラッド層からなる光導波路を設け、前記凸部を含む領域
    を光素子搭載部とし、該光素子搭載部上に電気配線を有
    するハイブリッド光集積用実装基板の作製方法であっ
    て、前記基板に凹部及び凸部を形成する基板加工工程
    と、前記基板上の全面に所定の厚さのアンダークラッド
    層を形成した後、該アンダークラッド層上に所定形状の
    コアパターンを形成し、その後、該基板全面にオーバー
    クラッド層を形成する光導波路形成工程と、前記基板の
    凹部以外の領域の前記光導波路を除去する工程と、前記
    凸部の光素子搭載部上に電気配線パターンを形成する電
    気配線形成工程とを備えたことを特徴とするハイブリッ
    ド光集積用実装基板の作製方法。
  8. 【請求項8】 凹部及び凸部を有する基板の凹部領域上
    にアンダークラッド層、コアパターン、及びオーバーク
    ラッド層からなる光導波路を設け、前記凸部を含む領域
    を光素子搭載部とし、該光素子搭載部上に電気配線を有
    するハイブリッド光集積用実装基板の作製方法であっ
    て、前記基板に凹部及び凸部を形成する基板加工工程
    と、前記基板上の全面に所定の厚さのアンダークラッド
    層を形成した後、該アンダークラッド層上に所定形状の
    コアパターンを形成し、その後、該基板全面にオーバー
    クラッド層を形成する光導波路形成工程と、前記基板の
    凹部以外の領域の前記光導波路を除去する工程と、前記
    基板凹部領域上に誘電体層を形成した後、前記基板凸部
    上面及誘電体層上に電気配線パターンを形成する電気配
    線形成工程とを備えたことを特徴とするハイブリッド光
    集積用実装基板の作製方法。
  9. 【請求項9】 前記基板加工工程において、前記基板の
    凸部上に光ファイバ用ガイド溝を形成することを特徴と
    する請求項7又は8に記載のハイブリッド光集積用実装
    基板の作製方法。
  10. 【請求項10】 前記基板加工工程において、前記基板
    の凸部上面もしくは基板凹部面に光素子搭載時の位置決
    め用マーカーもしくはフォトマスク合わせ用マーカーを
    形成することを特徴とする請求項7乃至9のうちいずれ
    か1項に記載のハイブリッド光集積用実装基板の作製方
    法。
  11. 【請求項11】 前記基板加工工程がシリコン基板にア
    ルカリエッチング液を用いた異方性エッチングにより傾
    斜側壁を有する基板凸部及び凹部を形成する工程からな
    ることを特徴とする請求項7乃至10のうちいずれか1
    項に記載のハイブリッド光集積用実装基板の作製方法。
JP13022495A 1995-05-29 1995-05-29 ハイブリッド光集積用実装基板の作製方法 Expired - Fee Related JP3204437B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13022495A JP3204437B2 (ja) 1995-05-29 1995-05-29 ハイブリッド光集積用実装基板の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13022495A JP3204437B2 (ja) 1995-05-29 1995-05-29 ハイブリッド光集積用実装基板の作製方法

Publications (2)

Publication Number Publication Date
JPH08327841A true JPH08327841A (ja) 1996-12-13
JP3204437B2 JP3204437B2 (ja) 2001-09-04

Family

ID=15029065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13022495A Expired - Fee Related JP3204437B2 (ja) 1995-05-29 1995-05-29 ハイブリッド光集積用実装基板の作製方法

Country Status (1)

Country Link
JP (1) JP3204437B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0929108A2 (en) * 1998-01-08 1999-07-14 Fujitsu Limited Optical transmitting and receiving device and the manufacturing method
KR100456672B1 (ko) * 2002-03-30 2004-11-10 한국전자통신연구원 광도파로 플랫폼 및 그 제조 방법
JP2009129324A (ja) * 2007-11-27 2009-06-11 Nitto Denko Corp タッチパネル用光導波路デバイスおよびその製造方法
WO2010106995A1 (ja) * 2009-03-17 2010-09-23 日本電気株式会社 光導波路デバイス及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0929108A2 (en) * 1998-01-08 1999-07-14 Fujitsu Limited Optical transmitting and receiving device and the manufacturing method
EP0929108A3 (en) * 1998-01-08 2002-09-18 Fujitsu Limited Optical transmitting and receiving device and the manufacturing method
US6552366B1 (en) 1998-01-08 2003-04-22 Fujitsu Limited Optical transmitting and receiving device and the manufacturing method
US6579739B2 (en) 1998-01-08 2003-06-17 Fujitsu Limited Optical transmitting and receiving device and the manufacturing method
KR100456672B1 (ko) * 2002-03-30 2004-11-10 한국전자통신연구원 광도파로 플랫폼 및 그 제조 방법
JP2009129324A (ja) * 2007-11-27 2009-06-11 Nitto Denko Corp タッチパネル用光導波路デバイスおよびその製造方法
JP4653798B2 (ja) * 2007-11-27 2011-03-16 日東電工株式会社 タッチパネル用光導波路デバイス
WO2010106995A1 (ja) * 2009-03-17 2010-09-23 日本電気株式会社 光導波路デバイス及びその製造方法
US20120002931A1 (en) * 2009-03-17 2012-01-05 Nec Corporation Optical waveguide device and method of manufacturing thereof
CN102356337A (zh) * 2009-03-17 2012-02-15 日本电气株式会社 光波导装置及其制造方法
JPWO2010106995A1 (ja) * 2009-03-17 2012-09-20 日本電気株式会社 光導波路デバイス及びその製造方法
US8594477B2 (en) 2009-03-17 2013-11-26 Nec Corporation Optical waveguide device and method of manufacturing thereof

Also Published As

Publication number Publication date
JP3204437B2 (ja) 2001-09-04

Similar Documents

Publication Publication Date Title
EP1400822A2 (en) Mode-field transforming planar optical waveguide device and manufacturing method
US7778504B2 (en) Optical waveguide device and manufacturing method thereof
EP3568721B1 (en) Apparatus and method for coupling light
JP2000089054A (ja) Soi光導波路を利用したハイブリッド光集積回路用基板の製造方法
JP2003107273A (ja) 相互自己整列された多数のエッチング溝を有する光結合器及びその製造方法
JP2002236230A (ja) 平面型光学導波路素子
JP2823044B2 (ja) 光結合回路及びその製造方法
US20020146205A1 (en) Optical waveguide with spot size changing core structure and method for manufacturing the same
CN113534337B (zh) 一种硅光子芯片光耦合结构加工方法及结构
KR100427582B1 (ko) 광도파로 플랫폼 및 그 제조 방법
JP2005115117A (ja) 光モジュールおよびその製造方法
JPH053748B2 (ja)
JPH07128531A (ja) 光集積回路およびその作製方法
JP3381892B2 (ja) ハイブリッド光電子集積用実装基板の製造方法
KR20020041755A (ko) 광하이브리드모듈 및 그 광디바이스 및 그광디바이스용반제품
JPH08327841A (ja) ハイブリッド光集積用実装基板及びその作製方法
JPH0915440A (ja) ハイブリッド光集積用実装基板の作製方法
JP3196797B2 (ja) 積層型石英系光導波路の製造方法
JP3209654B2 (ja) エンコーダ
JP3795848B2 (ja) 光平面回路型光学素子の製造方法
JP2820202B2 (ja) スポットサイズ変換器の製造方法
JP3453608B2 (ja) ハイブリッド光電子集積用実装基板の作製方法
KR100527107B1 (ko) 광도파로 플랫폼 및 그 제조 방법
JP2001033642A (ja) 光導波路構造
JPH11190811A (ja) 光デバイス実装用基板及びその製造方法並びに光モジュール

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees