JPH08322248A - 負荷駆動回路 - Google Patents
負荷駆動回路Info
- Publication number
- JPH08322248A JPH08322248A JP7110224A JP11022495A JPH08322248A JP H08322248 A JPH08322248 A JP H08322248A JP 7110224 A JP7110224 A JP 7110224A JP 11022495 A JP11022495 A JP 11022495A JP H08322248 A JPH08322248 A JP H08322248A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- load
- voltage
- detection signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 負荷抵抗が変動しても、輻射やうなり音の発
生を抑制する。 【構成】 FET4a、4bはスイッチング信号発生回
路1より発生した正弦波のスイッチング信号により直流
電圧6a、6bをスイッチングし、トランス7の1次巻
線にスイッチング出力電圧を印加し、2次巻線に誘起さ
れる2次側誘起電圧を整流回路9で整流し、その整流出
力で負荷11を駆動する。負荷電流は負荷電流検出回路
12により検出されて負荷電流の大きさに応じた検出信
号を出力し、レベル制御回路13が検出信号によってF
ETに与えるスイッチング信号のレベルを制御する。つ
まり、負荷電流が小さくなるとFETに与えるスイッチ
ング信号のレベルを小さくするように制御する。
生を抑制する。 【構成】 FET4a、4bはスイッチング信号発生回
路1より発生した正弦波のスイッチング信号により直流
電圧6a、6bをスイッチングし、トランス7の1次巻
線にスイッチング出力電圧を印加し、2次巻線に誘起さ
れる2次側誘起電圧を整流回路9で整流し、その整流出
力で負荷11を駆動する。負荷電流は負荷電流検出回路
12により検出されて負荷電流の大きさに応じた検出信
号を出力し、レベル制御回路13が検出信号によってF
ETに与えるスイッチング信号のレベルを制御する。つ
まり、負荷電流が小さくなるとFETに与えるスイッチ
ング信号のレベルを小さくするように制御する。
Description
【0001】
【0001】
【0002】
【産業上の利用分野】本発明は直流電圧をスイッチング
することにより得た出力を整流し、この整流出力により
負荷を駆動するようにした負荷駆動回路に関し、特に直
流電圧を正弦波あるいは正弦波的波形の交流信号により
スイッチングするようにした負荷駆動回路に関する。
することにより得た出力を整流し、この整流出力により
負荷を駆動するようにした負荷駆動回路に関し、特に直
流電圧を正弦波あるいは正弦波的波形の交流信号により
スイッチングするようにした負荷駆動回路に関する。
【0003】
【0002】
【0004】
【従来の技術】スイッチング電源回路やDC−DCコン
バータなどの負荷駆動回路にあっては、一般に矩形波信
号をスイッチング素子に供給し、このスイッチング素子
により直流電圧をスイッチングすることでトランスの1
次巻線にスイッチング出力を印加し、その2次巻線に誘
起される2次側誘起電圧を整流回路で整流することによ
り負荷を駆動するようにしている。
バータなどの負荷駆動回路にあっては、一般に矩形波信
号をスイッチング素子に供給し、このスイッチング素子
により直流電圧をスイッチングすることでトランスの1
次巻線にスイッチング出力を印加し、その2次巻線に誘
起される2次側誘起電圧を整流回路で整流することによ
り負荷を駆動するようにしている。
【0005】ところが、スイッチング素子を矩形波信号
によりスイッチングすると、矩形波信号の周波数が数1
0KHz以上では高調波成分による輻射が大きくなり、
また数100Hz程度のものではトランスのうなり音が
非常に大きくなる。そのため、オーディオアンプなどの
ようなノイズを抑制しなければならない機器に適用する
には不適当である。
によりスイッチングすると、矩形波信号の周波数が数1
0KHz以上では高調波成分による輻射が大きくなり、
また数100Hz程度のものではトランスのうなり音が
非常に大きくなる。そのため、オーディオアンプなどの
ようなノイズを抑制しなければならない機器に適用する
には不適当である。
【0006】
【0003】そこで、このような問題を是正すべく、ス
イッチング素子を正弦波あるいは正弦波的波形の交流信
号により駆動するようにした電源回路が実開昭58−1
21186号公報や実開平4−124891号公報に開
示されている。
イッチング素子を正弦波あるいは正弦波的波形の交流信
号により駆動するようにした電源回路が実開昭58−1
21186号公報や実開平4−124891号公報に開
示されている。
【0007】図18はかかる正弦波駆動のスイッチング
素子を備えた負荷駆動回路としての電源回路の従来例を
示し、1はスイッチング信号としての正弦波あるいは正
弦波的波形の交流信号を発生するスイッチング信号発生
回路、2はこのスイッチング信号信号を増幅する増幅回
路、3a、3bはそれぞれ増幅回路2で増幅されたスイ
ッチング信号が1次巻線に供給される電圧変換手段とし
てのトランス、4a、4bはそれぞれトランス3a、3
bの2次巻線電圧がゲートに印加されるスイッチング素
子としてのFET、5a、5bはFET4a、4bのバ
イアス電圧、6a、6bはFET4a、4bのドレイン
・ソース間に接続される直流電圧、7はFET4a、4
bの出力電圧が1次巻線に印加されるトランス、8a、
8bはFET4a、4bのソースに接続されるソース抵
抗、9はトランス7の2次巻線に誘起される2次側誘起
電圧を整流するブリッジダイオードにより構成された整
流回路、10は整流回路9の整流出力を平滑するコンデ
ンサ、11は平滑された整流出力により駆動される負荷
である。
素子を備えた負荷駆動回路としての電源回路の従来例を
示し、1はスイッチング信号としての正弦波あるいは正
弦波的波形の交流信号を発生するスイッチング信号発生
回路、2はこのスイッチング信号信号を増幅する増幅回
路、3a、3bはそれぞれ増幅回路2で増幅されたスイ
ッチング信号が1次巻線に供給される電圧変換手段とし
てのトランス、4a、4bはそれぞれトランス3a、3
bの2次巻線電圧がゲートに印加されるスイッチング素
子としてのFET、5a、5bはFET4a、4bのバ
イアス電圧、6a、6bはFET4a、4bのドレイン
・ソース間に接続される直流電圧、7はFET4a、4
bの出力電圧が1次巻線に印加されるトランス、8a、
8bはFET4a、4bのソースに接続されるソース抵
抗、9はトランス7の2次巻線に誘起される2次側誘起
電圧を整流するブリッジダイオードにより構成された整
流回路、10は整流回路9の整流出力を平滑するコンデ
ンサ、11は平滑された整流出力により駆動される負荷
である。
【0008】FET4a、4bはプッシュプル構成とな
っており、それぞれスイッチング信号の正側および負側
の信号により駆動される。
っており、それぞれスイッチング信号の正側および負側
の信号により駆動される。
【0009】
【0004】以上の構成において、スイッチング信号発
生回路1より発生した正弦波あるいは正弦波的波形のス
イッチング信号(交流信号)は増幅回路2で増幅され、
トランス3a、3bの1次巻線に供給される。トランス
3a、3bの2次巻線には正弦波あるいは正弦波的波形
の2次側電圧が誘起され、FET4a、4bのゲートに
印加される。この2次側電圧によりFET4a、4bが
駆動され、直流電圧4a、4bがスイッチングされて、
そのスイッチング出力電圧がトランス7の1次巻線に印
加される。そこで、トランス7の2次巻線には2次側誘
起電圧が誘起されるので、これを整流回路9により整流
し、コンデンサ10で平滑する。そして平滑された整流
出力により負荷11が駆動される。
生回路1より発生した正弦波あるいは正弦波的波形のス
イッチング信号(交流信号)は増幅回路2で増幅され、
トランス3a、3bの1次巻線に供給される。トランス
3a、3bの2次巻線には正弦波あるいは正弦波的波形
の2次側電圧が誘起され、FET4a、4bのゲートに
印加される。この2次側電圧によりFET4a、4bが
駆動され、直流電圧4a、4bがスイッチングされて、
そのスイッチング出力電圧がトランス7の1次巻線に印
加される。そこで、トランス7の2次巻線には2次側誘
起電圧が誘起されるので、これを整流回路9により整流
し、コンデンサ10で平滑する。そして平滑された整流
出力により負荷11が駆動される。
【0010】
【0005】
【0011】
【発明が解決しようとする課題】かかる構成において
は、負荷11の負荷抵抗を予め所定の定格値(定格負
荷)に設定し、この定格値に対して損失が少なくなるよ
うにスイッチング信号発生回路1よりのスイッチング信
号の振幅レベルを設定することにより、負荷11が定格
値であればFET4a、4bが正弦波あるいは正弦波的
波形の信号により駆動されるので、輻射やうなり音を小
さくすることができる。
は、負荷11の負荷抵抗を予め所定の定格値(定格負
荷)に設定し、この定格値に対して損失が少なくなるよ
うにスイッチング信号発生回路1よりのスイッチング信
号の振幅レベルを設定することにより、負荷11が定格
値であればFET4a、4bが正弦波あるいは正弦波的
波形の信号により駆動されるので、輻射やうなり音を小
さくすることができる。
【0012】すなわち、図19に示すFET4a、4b
のId−Vgs特性において、負荷11が定格負荷のと
きに負荷電流が供給できるためにFET4a、4bに最
大ドレイン電流Id1maxを流せばよいとすると、ゲ
ート・ソース間には最大振幅Vgs1maxの正弦波あ
るいは正弦波的波形電圧Vgs1を印加すればよい。こ
こで、Vgs1maxはドレイン電流Id1maxを流
すためのゲート・ソース間電圧Vxより多少高く設定す
る。
のId−Vgs特性において、負荷11が定格負荷のと
きに負荷電流が供給できるためにFET4a、4bに最
大ドレイン電流Id1maxを流せばよいとすると、ゲ
ート・ソース間には最大振幅Vgs1maxの正弦波あ
るいは正弦波的波形電圧Vgs1を印加すればよい。こ
こで、Vgs1maxはドレイン電流Id1maxを流
すためのゲート・ソース間電圧Vxより多少高く設定す
る。
【0013】
【0006】そこで、スイッチング信号発生回路1より
ゲート・ソース間電圧がVgs1となるようなレベルで
正弦波あるいは正弦波的波形のスイッチング信号を供給
するように設定することにより、トランス7の1次巻線
に印加される入力印加電圧Vin1は図19のように正
弦波あるいは正弦波的波形の先端がソフトクリップされ
た波形となる。また、FET4a、4bのドレインには
平滑コンデンサ10の充電電荷により図19のような波
形の電流Id1が流れる。
ゲート・ソース間電圧がVgs1となるようなレベルで
正弦波あるいは正弦波的波形のスイッチング信号を供給
するように設定することにより、トランス7の1次巻線
に印加される入力印加電圧Vin1は図19のように正
弦波あるいは正弦波的波形の先端がソフトクリップされ
た波形となる。また、FET4a、4bのドレインには
平滑コンデンサ10の充電電荷により図19のような波
形の電流Id1が流れる。
【0014】
【0007】一方、負荷11が変動して負荷抵抗が大き
くなった場合には、負荷電流が小さくなるので図19の
ようにFET4a、4bのドレインには最大電流Id2
maxしか流れなくなる。ところが、スイッチング信号
発生回路1からは依然としてゲート・ソース間電圧の最
大振幅がVgs1maxとなるようなレベルの正弦波あ
るいは正弦波的波形のスイッチング信号が出力されてゲ
ート・ソース間に印加されているので、トランス7の入
力印加電圧Vin2は図示のようにハードクリップして
しまい、矩形波波形となってしまう。またFET4a、
4bのドレイン電流もId2も図示のようになる。
くなった場合には、負荷電流が小さくなるので図19の
ようにFET4a、4bのドレインには最大電流Id2
maxしか流れなくなる。ところが、スイッチング信号
発生回路1からは依然としてゲート・ソース間電圧の最
大振幅がVgs1maxとなるようなレベルの正弦波あ
るいは正弦波的波形のスイッチング信号が出力されてゲ
ート・ソース間に印加されているので、トランス7の入
力印加電圧Vin2は図示のようにハードクリップして
しまい、矩形波波形となってしまう。またFET4a、
4bのドレイン電流もId2も図示のようになる。
【0015】したがって、前述のように輻射やうなり音
が大きくなるという問題が生じる。
が大きくなるという問題が生じる。
【0016】
【0008】そこで、本発明の目的は負荷抵抗が変動し
てもスイッチング素子が正弦波あるいは正弦波的波形の
信号により駆動され、輻射やうなり音の発生を抑制でき
るようにした負荷駆動回路を提供するものである。
てもスイッチング素子が正弦波あるいは正弦波的波形の
信号により駆動され、輻射やうなり音の発生を抑制でき
るようにした負荷駆動回路を提供するものである。
【0017】
【0009】
【0018】
【課題を解決するための手段】前記課題を解決するため
の成された本発明は、正弦波あるいは正弦波的波形のス
イッチング信号を発生するスイッチング信号信号発生手
段と、直流電圧を前記スイッチング信号によりスイッチ
ングするスイッチング手段と、前記スイッチング手段よ
りのスイッチング出力電圧を電圧変換する電圧変換手段
と、前記電圧変換手段の出力を整流する整流手段と、前
記整流出力により駆動される負荷とを備えた負荷駆動回
路であって、前記負荷に流れる負荷電流または負荷が消
費する消費電力に応じた第1検出信号を出力する第1検
出信号発生手段と、前記第1検出信号発生手段よりの第
1検出信号により前記スイッチング手段に与える前記ス
イッチング信号のレベルを制御するレベル制御手段とを
備え、前記レベル制御手段は、負荷電流が小さくなると
前記第1検出信号により前記スイッチング手段に与える
前記スイッチング信号のレベルを小さくするように制御
することを備えたことを特徴とする。
の成された本発明は、正弦波あるいは正弦波的波形のス
イッチング信号を発生するスイッチング信号信号発生手
段と、直流電圧を前記スイッチング信号によりスイッチ
ングするスイッチング手段と、前記スイッチング手段よ
りのスイッチング出力電圧を電圧変換する電圧変換手段
と、前記電圧変換手段の出力を整流する整流手段と、前
記整流出力により駆動される負荷とを備えた負荷駆動回
路であって、前記負荷に流れる負荷電流または負荷が消
費する消費電力に応じた第1検出信号を出力する第1検
出信号発生手段と、前記第1検出信号発生手段よりの第
1検出信号により前記スイッチング手段に与える前記ス
イッチング信号のレベルを制御するレベル制御手段とを
備え、前記レベル制御手段は、負荷電流が小さくなると
前記第1検出信号により前記スイッチング手段に与える
前記スイッチング信号のレベルを小さくするように制御
することを備えたことを特徴とする。
【0019】
【0010】また、正弦波あるいは正弦波的波形のスイ
ッチング信号を発生するスイッチング信号発生回路と、
直流電圧を前記スイッチング信号によりスイッチングす
るスイッチング素子と、前記スイッチング素子のスイッ
チング出力電圧が1次巻線に印加されるトランスと、前
記トランスの2次巻線に誘起される2次側誘起電圧を整
流する整流回路と、前記整流出力により駆動される負荷
とを備えた負荷駆動回路であって、前記負荷に流れる負
荷電流または負荷が消費する消費電力に応じた第1検出
信号を出力する第1検出信号発生回路と、前記第1検出
信号発生回路よりの第1検出信号により前記スイッチン
グ素子に与える前記スイッチング信号のレベルを制御す
るレベル制御回路とを備え、前記レベル制御回路は、負
荷電流が小さくなると前記第1検出信号により前記スイ
ッチング素子に与える前記スイッチング信号のレベルを
小さくするように制御することを備えたことを特徴とす
る。
ッチング信号を発生するスイッチング信号発生回路と、
直流電圧を前記スイッチング信号によりスイッチングす
るスイッチング素子と、前記スイッチング素子のスイッ
チング出力電圧が1次巻線に印加されるトランスと、前
記トランスの2次巻線に誘起される2次側誘起電圧を整
流する整流回路と、前記整流出力により駆動される負荷
とを備えた負荷駆動回路であって、前記負荷に流れる負
荷電流または負荷が消費する消費電力に応じた第1検出
信号を出力する第1検出信号発生回路と、前記第1検出
信号発生回路よりの第1検出信号により前記スイッチン
グ素子に与える前記スイッチング信号のレベルを制御す
るレベル制御回路とを備え、前記レベル制御回路は、負
荷電流が小さくなると前記第1検出信号により前記スイ
ッチング素子に与える前記スイッチング信号のレベルを
小さくするように制御することを備えたことを特徴とす
る。
【0020】
【0011】また、正弦波あるいは正弦波的波形のスイ
ッチング信号を発生するスイッチング信号発生手段と、
直流電圧を前記スイッチング信号によりスイッチングす
るスイッチング手段と、前記スイッチング手段よりのス
イッチング出力電圧を電圧変換する電圧変換手段と、前
記電圧変換手段の出力を整流する整流手段と、前記整流
出力により駆動される負荷とを備えた負荷駆動回路であ
って、前記負荷に流れる負荷電流または負荷が消費する
消費電力に応じた第1検出信号を出力する第1検出信号
発生手段と、前記直流電圧に応じた第2検出信号を出力
する第2検出信号発生手段と、前記第1および第2検出
信号発生手段よりの第1および第2検出信号により前記
スイッチング手段に与える前記スイッチング信号のレベ
ルを制御するレベル制御手段とを備え、前記レベル制御
手段は、負荷電流が小さくなると前記第1検出信号によ
り前記スイッチング手段に与える前記スイッチング信号
のレベルを小さくするように制御すると共に、直流電圧
が大きくなると前記第2検出信号により前記スイッチン
グ信号のレベルを小さくするように制御することを特徴
とする負荷駆動回路。
ッチング信号を発生するスイッチング信号発生手段と、
直流電圧を前記スイッチング信号によりスイッチングす
るスイッチング手段と、前記スイッチング手段よりのス
イッチング出力電圧を電圧変換する電圧変換手段と、前
記電圧変換手段の出力を整流する整流手段と、前記整流
出力により駆動される負荷とを備えた負荷駆動回路であ
って、前記負荷に流れる負荷電流または負荷が消費する
消費電力に応じた第1検出信号を出力する第1検出信号
発生手段と、前記直流電圧に応じた第2検出信号を出力
する第2検出信号発生手段と、前記第1および第2検出
信号発生手段よりの第1および第2検出信号により前記
スイッチング手段に与える前記スイッチング信号のレベ
ルを制御するレベル制御手段とを備え、前記レベル制御
手段は、負荷電流が小さくなると前記第1検出信号によ
り前記スイッチング手段に与える前記スイッチング信号
のレベルを小さくするように制御すると共に、直流電圧
が大きくなると前記第2検出信号により前記スイッチン
グ信号のレベルを小さくするように制御することを特徴
とする負荷駆動回路。
【0021】
【0012】また、正弦波あるいは正弦波的波形の交流
信号を発生する交流信号発生回路と、直流電圧を前記ス
イッチング信号によりスイッチングするスイッチング素
子と、前記スイッチング素子のスイッチング出力電圧が
1次巻線に印加されるトランスと、前記トランスの2次
巻線に誘起される2次側誘起電圧を整流する整流回路
と、前記整流出力により駆動される負荷とを備えた負荷
駆動回路であって、前記負荷に流れる負荷電流または負
荷が消費する消費電力に応じた第1検出信号を出力する
第1検出信号発生回路と、前記直流電圧に応じた第2検
出信号を出力する第2検出信号発生手段と、前記第1お
よび第2検出信号発生手段よりの第1および第2検出信
号により前記スイッチング手段に与える前記スイッチン
グ信号のレベルを制御するレベル制御手段とを備え、前
記レベル制御手段は、負荷電流が小さくなると前記第1
検出信号により前記スイッチング手段に与える前記スイ
ッチング信号のレベルを小さくするように制御すると共
に、直流電圧が大きくなると前記第2検出信号により前
記スイッチング信号のレベルを小さくするように制御す
るここで、本発明における正弦波的波形とは、例えば正
弦波をソフトクリップした波形あるいは正弦波に2次、
3次などの高調波成分を付加した波形をいう。
信号を発生する交流信号発生回路と、直流電圧を前記ス
イッチング信号によりスイッチングするスイッチング素
子と、前記スイッチング素子のスイッチング出力電圧が
1次巻線に印加されるトランスと、前記トランスの2次
巻線に誘起される2次側誘起電圧を整流する整流回路
と、前記整流出力により駆動される負荷とを備えた負荷
駆動回路であって、前記負荷に流れる負荷電流または負
荷が消費する消費電力に応じた第1検出信号を出力する
第1検出信号発生回路と、前記直流電圧に応じた第2検
出信号を出力する第2検出信号発生手段と、前記第1お
よび第2検出信号発生手段よりの第1および第2検出信
号により前記スイッチング手段に与える前記スイッチン
グ信号のレベルを制御するレベル制御手段とを備え、前
記レベル制御手段は、負荷電流が小さくなると前記第1
検出信号により前記スイッチング手段に与える前記スイ
ッチング信号のレベルを小さくするように制御すると共
に、直流電圧が大きくなると前記第2検出信号により前
記スイッチング信号のレベルを小さくするように制御す
るここで、本発明における正弦波的波形とは、例えば正
弦波をソフトクリップした波形あるいは正弦波に2次、
3次などの高調波成分を付加した波形をいう。
【0022】
【0013】
【0023】
【作用】スイッチング手段はスイッチング信号発生手段
より発生した正弦波あるいは正弦波的波形のスイッチン
グ信号により直流電圧をスイッチングし、電圧変換手段
によりそのスイッチング出力電圧を電圧変換する。この
電圧変換出力を整流手段にて整流し、整流出力で負荷を
駆動する。
より発生した正弦波あるいは正弦波的波形のスイッチン
グ信号により直流電圧をスイッチングし、電圧変換手段
によりそのスイッチング出力電圧を電圧変換する。この
電圧変換出力を整流手段にて整流し、整流出力で負荷を
駆動する。
【0024】負荷電流または負荷の消費電力は第1検出
信号発生手段により検出されて負荷電流の大きさまたは
負荷の消費電力の大きさに応じた第1検出信号を出力
し、レベル制御手段がこの第1検出信号によってスイッ
チング手段に与えるスイッチング信号のレベルを制御す
る。つまり、負荷電流が小さくなるとスイッチング手段
に与えるスイッチング信号のレベルを小さくするように
制御する。
信号発生手段により検出されて負荷電流の大きさまたは
負荷の消費電力の大きさに応じた第1検出信号を出力
し、レベル制御手段がこの第1検出信号によってスイッ
チング手段に与えるスイッチング信号のレベルを制御す
る。つまり、負荷電流が小さくなるとスイッチング手段
に与えるスイッチング信号のレベルを小さくするように
制御する。
【0025】
【0014】また、スイッチング素子はスイッチング信
号発生回路より発生した正弦波あるいは正弦波的波形の
スイッチング信号により直流電圧をスイッチングし、ト
ランスの1次巻線にこのスイッチング出力電圧を印加
し、2次巻線に誘起される2次側誘起電圧を整流回路で
整流し、その整流出力で負荷を駆動する。
号発生回路より発生した正弦波あるいは正弦波的波形の
スイッチング信号により直流電圧をスイッチングし、ト
ランスの1次巻線にこのスイッチング出力電圧を印加
し、2次巻線に誘起される2次側誘起電圧を整流回路で
整流し、その整流出力で負荷を駆動する。
【0026】負荷電流または負荷の消費電力は第1検出
信号発生回路により検出されて負荷電流の大きさまたは
負荷の消費電力の大きさに応じた第1検出信号を出力
し、レベル制御回路がこの第1検出信号によってスイッ
チング素子に与えるスイッチング信号のレベルを制御す
る。つまり、負荷電流が小さくなるとスイッチング素子
に与えるスイッチング信号のレベルを小さくするように
制御する。
信号発生回路により検出されて負荷電流の大きさまたは
負荷の消費電力の大きさに応じた第1検出信号を出力
し、レベル制御回路がこの第1検出信号によってスイッ
チング素子に与えるスイッチング信号のレベルを制御す
る。つまり、負荷電流が小さくなるとスイッチング素子
に与えるスイッチング信号のレベルを小さくするように
制御する。
【0027】
【0015】さらに、第1検出信号発生手段に加えて第
2検出信号発生手段により直流電圧に応じた第2検出信
号を出力し、負荷電流が小さくなるとスイッチング素子
に与えるスイッチング信号のレベルを小さくするように
制御すると共に、直流電圧が大きくなると第2検出信号
によりスイッチング信号のレベルを小さくするように制
御する。
2検出信号発生手段により直流電圧に応じた第2検出信
号を出力し、負荷電流が小さくなるとスイッチング素子
に与えるスイッチング信号のレベルを小さくするように
制御すると共に、直流電圧が大きくなると第2検出信号
によりスイッチング信号のレベルを小さくするように制
御する。
【0028】
【0016】
【0029】
【実施例】以下、本発明の実施例を図面と共に説明す
る。図1に示す実施例において、図12の構成と同一部
分は同一符号を付記する。
る。図1に示す実施例において、図12の構成と同一部
分は同一符号を付記する。
【0030】図12と異なる部分は、負荷11の負荷電
流を検出する検出信号発生手段としての負荷電流検出回
路12と、負荷電流検出回路12よりの検出信号に応じ
て動作するレベル制御回路を設けたことである。
流を検出する検出信号発生手段としての負荷電流検出回
路12と、負荷電流検出回路12よりの検出信号に応じ
て動作するレベル制御回路を設けたことである。
【0031】
【0017】かかる構成における動作について図2のF
ET4a、4bのId−Vgs特性とともに説明する。
まず、負荷11の変動により負荷抵抗値が最も小さくな
るときにおける負荷電流を供給できるFET4a、4b
の最大ドレイン電流をId1maxとすると、ゲート・
ソース間には最大振幅Vgs1maxの電圧Vgs1を
印加すればよい。このVgs1maxはId1maxを
流すゲート・ソース間電圧Vxより多少高めに設定す
る。
ET4a、4bのId−Vgs特性とともに説明する。
まず、負荷11の変動により負荷抵抗値が最も小さくな
るときにおける負荷電流を供給できるFET4a、4b
の最大ドレイン電流をId1maxとすると、ゲート・
ソース間には最大振幅Vgs1maxの電圧Vgs1を
印加すればよい。このVgs1maxはId1maxを
流すゲート・ソース間電圧Vxより多少高めに設定す
る。
【0032】そこで、負荷電流検出回路12により検出
された負荷電流の大きさに応じた検出信号をレベル制御
回路13に供給し、このレベル制御回路13によりスイ
ッチング信号発生回路1よりのスイッチング信号レベル
を制御し、FET4a、4bに対してゲート・ソース間
電圧の最大振幅がVgs1maxとなるようなレベルの
正弦波あるいは正弦波的波形のスイッチング信号が供給
されるように設定する。
された負荷電流の大きさに応じた検出信号をレベル制御
回路13に供給し、このレベル制御回路13によりスイ
ッチング信号発生回路1よりのスイッチング信号レベル
を制御し、FET4a、4bに対してゲート・ソース間
電圧の最大振幅がVgs1maxとなるようなレベルの
正弦波あるいは正弦波的波形のスイッチング信号が供給
されるように設定する。
【0033】
【0018】これによりFET4a、4bのゲート・ソ
ース間にはVgs1が印加され、図2のようにトランス
7の入力印加電圧Vin1は正弦波あるいは正弦波的波
形の先端がソフトクリップされた波形の電圧となる。ま
た、ドレイン電流Id1は図示のような電流となる。こ
れにより、高調波の発生が少なくなり、輻射やうなり音
の発生が抑制できる。
ース間にはVgs1が印加され、図2のようにトランス
7の入力印加電圧Vin1は正弦波あるいは正弦波的波
形の先端がソフトクリップされた波形の電圧となる。ま
た、ドレイン電流Id1は図示のような電流となる。こ
れにより、高調波の発生が少なくなり、輻射やうなり音
の発生が抑制できる。
【0034】また、FET4a、4bのゲート・ソース
間電圧Vgs1はVgs1maxより大きい電圧に設定
しているので、FET4a、4bは負荷電流を供給でき
る最大ドレイン電流Id1maxを十分に流すことがで
き、FET4a、4bの損失を小さくすることができ
る。
間電圧Vgs1はVgs1maxより大きい電圧に設定
しているので、FET4a、4bは負荷電流を供給でき
る最大ドレイン電流Id1maxを十分に流すことがで
き、FET4a、4bの損失を小さくすることができ
る。
【0035】
【0019】次に負荷11の負荷抵抗値が大きくなる
と、負荷11に流れる負荷電流が減少するが、負荷電流
検出回路12よりの検出信号がレベル制御回路13に供
給され、レベル制御回路13によりスイッチング信号発
生回路1よりのスイッチング信号レベルを小さくするよ
うに制御する。
と、負荷11に流れる負荷電流が減少するが、負荷電流
検出回路12よりの検出信号がレベル制御回路13に供
給され、レベル制御回路13によりスイッチング信号発
生回路1よりのスイッチング信号レベルを小さくするよ
うに制御する。
【0036】つまり、FET4a、4bのドレインには
最大電流Id2maxしか流れなくなるが、そのゲート
・ソース間にはレベル制御回路13によりスイッチング
信号発生回路1よりの正弦波あるいは正弦波的スイッチ
ング信号のレベルが小さくされて印加され、最大ゲート
・ソース間電圧Vgs2maxの正弦波あるいは正弦波
的波形電圧Vgs2が印加される。Vgs2maxはI
d2maxを流すゲート・ソース間電圧Vyより多少高
めに設定する。
最大電流Id2maxしか流れなくなるが、そのゲート
・ソース間にはレベル制御回路13によりスイッチング
信号発生回路1よりの正弦波あるいは正弦波的スイッチ
ング信号のレベルが小さくされて印加され、最大ゲート
・ソース間電圧Vgs2maxの正弦波あるいは正弦波
的波形電圧Vgs2が印加される。Vgs2maxはI
d2maxを流すゲート・ソース間電圧Vyより多少高
めに設定する。
【0037】これにより、トランス7の入力印加電圧V
in2はVin1と同様に正弦波あるいは正弦波的波形
の先端がソフトクリップされた波形となり、ハードクリ
ップされないので矩形波波形とはならない。また、FE
T4a、4bのドレイン電流Id2は図示のようにな
る。
in2はVin1と同様に正弦波あるいは正弦波的波形
の先端がソフトクリップされた波形となり、ハードクリ
ップされないので矩形波波形とはならない。また、FE
T4a、4bのドレイン電流Id2は図示のようにな
る。
【0038】したがって、負荷抵抗が変化しても輻射や
うなり音の発生を抑制できるとともに、FET4a、4
bの損失を小さくすることができる。
うなり音の発生を抑制できるとともに、FET4a、4
bの損失を小さくすることができる。
【0039】
【0020】以上のような動作により、負荷11の変動
に応じてFET4a、4bに与えるスイッチング電圧の
レベルを連続的あるいは段階的に変化させ、スイッチン
グ駆動することにより、以下、図12と同様に負荷11
に電源電圧が供給される。
に応じてFET4a、4bに与えるスイッチング電圧の
レベルを連続的あるいは段階的に変化させ、スイッチン
グ駆動することにより、以下、図12と同様に負荷11
に電源電圧が供給される。
【0040】なお、FET4a、4bのゲート・ソース
間に与える電圧Vgs1、Vgs2を予めトランス7の
入力印加電圧Vin1、Vin2のような正弦波あるい
は正弦波的波形の先端をソフトクリップした波形の電圧
としてもよく、この場合にはその最大振幅はほぼVx、
Vyに設定する。
間に与える電圧Vgs1、Vgs2を予めトランス7の
入力印加電圧Vin1、Vin2のような正弦波あるい
は正弦波的波形の先端をソフトクリップした波形の電圧
としてもよく、この場合にはその最大振幅はほぼVx、
Vyに設定する。
【0041】
【0021】図3は負荷電流検出回路12の具体例を示
し、負荷11と直列に接続した抵抗14により構成さ
れ、この抵抗14の端子間電圧により負荷電流を検出す
る。なお、抵抗14の抵抗値は負荷11の抵抗値より十
分に小さく設定する。
し、負荷11と直列に接続した抵抗14により構成さ
れ、この抵抗14の端子間電圧により負荷電流を検出す
る。なお、抵抗14の抵抗値は負荷11の抵抗値より十
分に小さく設定する。
【0042】また、負荷電流検出回路12は負荷ライン
にホール素子やコイルなどを取り付けて負荷ラインに流
れる負荷電流を非接触で検出するようにしてもよい。
にホール素子やコイルなどを取り付けて負荷ラインに流
れる負荷電流を非接触で検出するようにしてもよい。
【0043】
【0022】図4はレベル制御回路13の具体例を示
し、VCA(電圧制御型アッテネータ)15と制御電圧
変換回路16とから構成したものである。
し、VCA(電圧制御型アッテネータ)15と制御電圧
変換回路16とから構成したものである。
【0044】負荷電流検出回路12よりの検出信号は制
御電圧変換回路16によりFET4a、4bの入出力特
性に応じた制御電圧Vcに変換され、この制御電圧Vc
に応じてVCA15の減衰率を制御する。
御電圧変換回路16によりFET4a、4bの入出力特
性に応じた制御電圧Vcに変換され、この制御電圧Vc
に応じてVCA15の減衰率を制御する。
【0045】また、レベル制御回路13は図5のように
制御電圧によって抵抗値が変化するVCAと同様の機能
を有するアッテネータ17により構成してもよい。ある
いはレベル制御回路13に対して直列接続された抵抗1
7aを制御電圧によって変化させるか、17、17aの
両方を制御電圧によって変化させるように構成してもよ
い。
制御電圧によって抵抗値が変化するVCAと同様の機能
を有するアッテネータ17により構成してもよい。ある
いはレベル制御回路13に対して直列接続された抵抗1
7aを制御電圧によって変化させるか、17、17aの
両方を制御電圧によって変化させるように構成してもよ
い。
【0046】
【0023】図6、図7は整流出力に複数の負荷11
a、11b、11cが接続された場合における負荷電流
検出回路12の具体例を示し、図6では負荷11a、1
1b、11cに対する共通の負荷ラインに抵抗14を直
列接続し、この端子間電圧を検出信号とする。
a、11b、11cが接続された場合における負荷電流
検出回路12の具体例を示し、図6では負荷11a、1
1b、11cに対する共通の負荷ラインに抵抗14を直
列接続し、この端子間電圧を検出信号とする。
【0047】また、図7は抵抗14を共通の負荷ライン
に接続できない場合における具体例を示し、負荷11
a、11b、11cの一端と共通の負荷ライン間にそれ
ぞれ抵抗14a、14b、14cを直列接続し、その各
端子間電圧を加算回路18により加算してこれを検出信
号とする。
に接続できない場合における具体例を示し、負荷11
a、11b、11cの一端と共通の負荷ライン間にそれ
ぞれ抵抗14a、14b、14cを直列接続し、その各
端子間電圧を加算回路18により加算してこれを検出信
号とする。
【0048】
【0024】図8、図9は整流回路9の2次側が正負の
整流電圧を出力し、それぞれの整流出力により負荷11
a、11bが駆動される構成において適用される負荷電
流検出回路12の具体例を示し、図8では共通の負荷ラ
インに抵抗14を直列接続し、この端子間電圧を検出信
号とする。
整流電圧を出力し、それぞれの整流出力により負荷11
a、11bが駆動される構成において適用される負荷電
流検出回路12の具体例を示し、図8では共通の負荷ラ
インに抵抗14を直列接続し、この端子間電圧を検出信
号とする。
【0049】また、図9は抵抗14を共通の負荷ライン
に接続できない場合における具体例を示し、負荷11
a、11bの一端と共通の負荷ライン間にそれぞれ抵抗
14a、14bを直列接続し、その各端子間電圧を加算
回路18により加算してこれを検出信号とする。
に接続できない場合における具体例を示し、負荷11
a、11bの一端と共通の負荷ライン間にそれぞれ抵抗
14a、14bを直列接続し、その各端子間電圧を加算
回路18により加算してこれを検出信号とする。
【0050】
【0025】図10はトランス7の2次側に複数の2次
巻線が巻装され、各2次巻線に整流回路9a、9bとコ
ンデンサ10a、10bがそれぞれ接続された構成にお
いて適用される負荷電流検出回路12の具体例を示し、
それぞれの負荷ラインに抵抗14a、14bを接続し、
各端子間電圧を加算回路18により加算してこれを検出
信号とする。
巻線が巻装され、各2次巻線に整流回路9a、9bとコ
ンデンサ10a、10bがそれぞれ接続された構成にお
いて適用される負荷電流検出回路12の具体例を示し、
それぞれの負荷ラインに抵抗14a、14bを接続し、
各端子間電圧を加算回路18により加算してこれを検出
信号とする。
【0051】なお、整流回路9a、9bの平滑電圧V
a、Vbが互いに異なるときは、加算回路18により重
み付け加算を行い、平滑電圧Va、Vb間の差異を補正
して検出信号を出力する。
a、Vbが互いに異なるときは、加算回路18により重
み付け加算を行い、平滑電圧Va、Vb間の差異を補正
して検出信号を出力する。
【0052】
【0026】図11は負荷電流検出回路12とレベル制
御回路13間に遅延回路19を接続した実施例を示し、
この遅延回路19は抵抗20、コンデンサ21および抵
抗20に並列接続されたダイオード22から構成されて
いる。したがって負荷電流検出回路12よりの検出信号
が大きくなったとき(負荷電流が増大したとき)には、
ダイオード22がオンして時定数が小さくなり(例えば
1msec以下)、レベル制御回路13に与える検出信
号の遅延時間が比較的小さくなる。また、検出信号が小
さくなったとき(負荷電流が減少したとき)には時定数
が大きくなり(例えば50〜100msec)検出信号
の遅延時間が大きくなる。
御回路13間に遅延回路19を接続した実施例を示し、
この遅延回路19は抵抗20、コンデンサ21および抵
抗20に並列接続されたダイオード22から構成されて
いる。したがって負荷電流検出回路12よりの検出信号
が大きくなったとき(負荷電流が増大したとき)には、
ダイオード22がオンして時定数が小さくなり(例えば
1msec以下)、レベル制御回路13に与える検出信
号の遅延時間が比較的小さくなる。また、検出信号が小
さくなったとき(負荷電流が減少したとき)には時定数
が大きくなり(例えば50〜100msec)検出信号
の遅延時間が大きくなる。
【0053】
【0027】かかる時定数回路19を接続したことによ
り、負荷11の負荷抵抗が短時間に変動しても、スイッ
チング信号レベルがそれに追従して短時間に変化するこ
とを抑制できる。しかも、負荷電流が増大したときには
比較的短時間にスイッチング信号レベルを大きくして速
やかに負荷11に十分な負荷電流を供給できるようにF
ET4a、4bを駆動させ、負荷電流が減少したときに
は比較的長い遅延時間でスイッチング信号レベルを小さ
くすることにより短時間におけるスイッチング信号レベ
ルの変動を抑制できる。
り、負荷11の負荷抵抗が短時間に変動しても、スイッ
チング信号レベルがそれに追従して短時間に変化するこ
とを抑制できる。しかも、負荷電流が増大したときには
比較的短時間にスイッチング信号レベルを大きくして速
やかに負荷11に十分な負荷電流を供給できるようにF
ET4a、4bを駆動させ、負荷電流が減少したときに
は比較的長い遅延時間でスイッチング信号レベルを小さ
くすることにより短時間におけるスイッチング信号レベ
ルの変動を抑制できる。
【0054】
【0028】ところで、負荷11が例えば純抵抗からな
り、そのインピーダンスあるいは位相特性が負荷電流に
対して変化しないときには、図1に示す実施例の如く、
レベル制御回路13に与える制御信号として、負荷電流
検出回路12より負荷11に流れる電流に応じた検出信
号を用いる。
り、そのインピーダンスあるいは位相特性が負荷電流に
対して変化しないときには、図1に示す実施例の如く、
レベル制御回路13に与える制御信号として、負荷電流
検出回路12より負荷11に流れる電流に応じた検出信
号を用いる。
【0055】一方、負荷11のインピーダンスあるいは
位相特性が負荷電流に対して変化する場合には、負荷1
1の消費電力に応じた検出信号によりレベル制御回路1
3を制御する。
位相特性が負荷電流に対して変化する場合には、負荷1
1の消費電力に応じた検出信号によりレベル制御回路1
3を制御する。
【0056】
【0029】図12は検出信号発生手段として負荷の消
費電力を検出する構成を備えた実施例を示し、図1の負
荷電流検出回路12に代えて負荷電力検出回路23を設
けたものである。
費電力を検出する構成を備えた実施例を示し、図1の負
荷電流検出回路12に代えて負荷電力検出回路23を設
けたものである。
【0057】この負荷電力検出回路23は負荷電流検出
回路231と、負荷電圧検出回路232と、負荷電力算
出回路233より構成されている。
回路231と、負荷電圧検出回路232と、負荷電力算
出回路233より構成されている。
【0058】負荷電流検出回路231と負荷電圧検出回
路232によりそれぞれ負荷11に流れる電流と負荷1
1の端子電圧とを検出し、この検出された電流と電圧を
負荷電力算出回路233に入力して負荷11が消費する
電力を算出し、この消費電力の大きさに応じた検出信号
を出力する。そして、この検出信号を制御信号としてレ
ベル制御回路13を制御するものである。
路232によりそれぞれ負荷11に流れる電流と負荷1
1の端子電圧とを検出し、この検出された電流と電圧を
負荷電力算出回路233に入力して負荷11が消費する
電力を算出し、この消費電力の大きさに応じた検出信号
を出力する。そして、この検出信号を制御信号としてレ
ベル制御回路13を制御するものである。
【0059】
【0030】次に図1および図12の実施例における直
流電圧6a、6bの変動による影響について考察する。
流電圧6a、6bの変動による影響について考察する。
【0060】直流電圧6a、6bが変動し、所定の電圧
より高くなったり、低くなったりすると次のような不都
合を生じる。すなわち、直流電圧6a、6bが所定の電
圧より高くなるとトランス7の1次巻線に加わる1次側
電圧が高くなり、その結果うなり音や輻射の発生が増大
する。
より高くなったり、低くなったりすると次のような不都
合を生じる。すなわち、直流電圧6a、6bが所定の電
圧より高くなるとトランス7の1次巻線に加わる1次側
電圧が高くなり、その結果うなり音や輻射の発生が増大
する。
【0061】また、直流電圧6a、6bが低下するとト
ランス7の2次側電圧が低下して負荷11に対する駆動
能力が下がると共に、FET4a、4bが飽和しない状
態でFET4a、4bに電流が流れるためにFET4
a、4bの損失が大きくなる。
ランス7の2次側電圧が低下して負荷11に対する駆動
能力が下がると共に、FET4a、4bが飽和しない状
態でFET4a、4bに電流が流れるためにFET4
a、4bの損失が大きくなる。
【0062】
【0031】図13および図14はかかる不都合を解消
するべく成された本発明の他の実施例を示し、図1およ
び図12の実施例において直流電圧検出回路24とアイ
ソレータ25を追加接続したものである。ここで、24
は直流電圧6a、6bの各電圧を検出する直流電圧検出
回路、25は直流電圧6a、6bを電気的に分離して直
流電圧検出回路24に印加するためのアイソレータであ
り、トランスやフォトカプラなどより構成される。
するべく成された本発明の他の実施例を示し、図1およ
び図12の実施例において直流電圧検出回路24とアイ
ソレータ25を追加接続したものである。ここで、24
は直流電圧6a、6bの各電圧を検出する直流電圧検出
回路、25は直流電圧6a、6bを電気的に分離して直
流電圧検出回路24に印加するためのアイソレータであ
り、トランスやフォトカプラなどより構成される。
【0063】
【0032】以上の構成において、負荷電流検出回路1
2や電力検出回路23によるレベル制御動作は前述のと
おりである。
2や電力検出回路23によるレベル制御動作は前述のと
おりである。
【0064】一方、直流電圧6a、6bが変動してトラ
ンス7の1次巻線に加わる1次側電圧が変動した場合、
直流電圧6a、6bがアイソレータ25を介して直流電
圧検出回路24に印加され、該直流電圧検出回路24よ
りの検出信号に応じてレベル制御回路13を制御してス
イッチング信号発生回路1よりの正弦波あるいは正弦波
的波形のスイッチング信号レベルを制御する。
ンス7の1次巻線に加わる1次側電圧が変動した場合、
直流電圧6a、6bがアイソレータ25を介して直流電
圧検出回路24に印加され、該直流電圧検出回路24よ
りの検出信号に応じてレベル制御回路13を制御してス
イッチング信号発生回路1よりの正弦波あるいは正弦波
的波形のスイッチング信号レベルを制御する。
【0065】すなわち、直流電圧6a、6bが高くなる
と、直流電圧検出回路24よりの検出信号によりレベル
制御回路13はスイッチング信号のレベルを小さくする
ように制御し、直流電圧6a、6bが低くなるとスイッ
チング信号のレベルを大きくするように制御する。これ
により、輻射やうなり音の発生を抑制すると共に、負荷
駆動能力の低下を防止する。
と、直流電圧検出回路24よりの検出信号によりレベル
制御回路13はスイッチング信号のレベルを小さくする
ように制御し、直流電圧6a、6bが低くなるとスイッ
チング信号のレベルを大きくするように制御する。これ
により、輻射やうなり音の発生を抑制すると共に、負荷
駆動能力の低下を防止する。
【0066】
【0033】図15は図13における直流電圧6a、6
bと直流電圧検出回路24およびアイソレータ25の具
体例を示す。
bと直流電圧検出回路24およびアイソレータ25の具
体例を示す。
【0067】直流電圧6a、6bは交流電源ACを両波
整流するブリッジ接続のダイオード26と、該ダイオー
ド26の整流出力にそれぞれ直列接続された平滑用のコ
ンデンサ27a、27bおよび抵抗28a、28bより
構成され、該コンデンサと抵抗の接続点を基準電位とし
ている。
整流するブリッジ接続のダイオード26と、該ダイオー
ド26の整流出力にそれぞれ直列接続された平滑用のコ
ンデンサ27a、27bおよび抵抗28a、28bより
構成され、該コンデンサと抵抗の接続点を基準電位とし
ている。
【0068】また、アイソレータ25はトランスにより
構成され、交流電源ACが1次巻線に印加される。
構成され、交流電源ACが1次巻線に印加される。
【0069】直流電圧検出回路24はトランス25の2
次側電圧を整流するダイオード29と、該ダイオード2
9の整流出力に接続された抵抗30、32とコンデンサ
31より成る時定数回路より構成される。
次側電圧を整流するダイオード29と、該ダイオード2
9の整流出力に接続された抵抗30、32とコンデンサ
31より成る時定数回路より構成される。
【0070】
【0034】以上の構成において、ダイオード26によ
り交流電源ACを整流し、コンデンサ27a、27bと
抵抗28a、28bによりこれを平滑することで直流電
圧6a、6bを発生させる。また、直流電圧検出回路2
4においては、交流電源ACをアイソレータ(トラン
ス)25の2次側より取り出し、これをダイオード29
で整流し、抵抗30、32、コンデンサ31にて所定時
間遅延させることにより直流電圧6a、6bを検出する
ようにしている。
り交流電源ACを整流し、コンデンサ27a、27bと
抵抗28a、28bによりこれを平滑することで直流電
圧6a、6bを発生させる。また、直流電圧検出回路2
4においては、交流電源ACをアイソレータ(トラン
ス)25の2次側より取り出し、これをダイオード29
で整流し、抵抗30、32、コンデンサ31にて所定時
間遅延させることにより直流電圧6a、6bを検出する
ようにしている。
【0071】ここで、図13ではアイソレータ25が直
流電圧6a、6bと直流電圧検出回路24間に接続され
ているのに対して、図15においてはアイソレータ(ト
ランス)25は交流電源ACと直流電圧検出回路24間
に接続されているが、これは前述のように交流電源AC
から直流電圧6a、6bの発生と直流電圧検出の両方を
行っているからであり、これによりアイソレータ25に
て等価的に直流電圧6a、6bを電気的に分離して直流
電圧6a、6bを検出している。
流電圧6a、6bと直流電圧検出回路24間に接続され
ているのに対して、図15においてはアイソレータ(ト
ランス)25は交流電源ACと直流電圧検出回路24間
に接続されているが、これは前述のように交流電源AC
から直流電圧6a、6bの発生と直流電圧検出の両方を
行っているからであり、これによりアイソレータ25に
て等価的に直流電圧6a、6bを電気的に分離して直流
電圧6a、6bを検出している。
【0072】なお、図14の実施例に対しても、かかる
具体例が適用できることは勿論である。
具体例が適用できることは勿論である。
【0073】
【0035】図16は図13および図14におけるレベ
ル制御回路13の具体例を示し、図4の構成に制御電圧
変換回路33と加算回路34を付加したものである。す
なわち、負荷電流検出回路12よりの検出信号を制御電
圧変換回路16にて電圧変換すると共に、直流電圧検出
回路24よりの検出信号を制御電圧変換回路33にて電
圧変換し、各制御電圧変換回路16、33の出力を加算
回路34により加算し、これをVCA15に対する制御
電圧Vcとしている。
ル制御回路13の具体例を示し、図4の構成に制御電圧
変換回路33と加算回路34を付加したものである。す
なわち、負荷電流検出回路12よりの検出信号を制御電
圧変換回路16にて電圧変換すると共に、直流電圧検出
回路24よりの検出信号を制御電圧変換回路33にて電
圧変換し、各制御電圧変換回路16、33の出力を加算
回路34により加算し、これをVCA15に対する制御
電圧Vcとしている。
【0074】
【0036】また、図17は図13および図14におけ
るレベル制御回路13の他の具体例を示し、2つのレベ
ル制御回路13aと13bがスイッチング信号発生回路
1に対して直列接続され、それぞれレベル制御回路13
aが負荷電流検出回路12からの検出信号によりレベル
制御動作を行い、レベル制御回路13bが直流電圧検出
回路24からの検出信号によりレベル制御動作を行うよ
うに構成されている。
るレベル制御回路13の他の具体例を示し、2つのレベ
ル制御回路13aと13bがスイッチング信号発生回路
1に対して直列接続され、それぞれレベル制御回路13
aが負荷電流検出回路12からの検出信号によりレベル
制御動作を行い、レベル制御回路13bが直流電圧検出
回路24からの検出信号によりレベル制御動作を行うよ
うに構成されている。
【0075】なお、レベル制御回路13aと13bの接
続順序は逆であってもよい。
続順序は逆であってもよい。
【0076】
【0037】
【0077】
【発明の効果】以上のように本発明によれば、負荷抵抗
が変動してもスイッチング手段が正弦波あるいは正弦波
的波形の信号により駆動され、輻射やうなり音の発生を
抑制することができる。
が変動してもスイッチング手段が正弦波あるいは正弦波
的波形の信号により駆動され、輻射やうなり音の発生を
抑制することができる。
【0078】また、スイッチング信号によりスイッチン
グされる直流電圧が変動しても、輻射やうなり音を抑制
でき、負荷駆動能力の低下も防ぐことができる。
グされる直流電圧が変動しても、輻射やうなり音を抑制
でき、負荷駆動能力の低下も防ぐことができる。
【図1】本発明にかかる負荷駆動回路の実施例を示す図
である。
である。
【図2】本発明の動作を説明するための動作特性を示す
図である。
図である。
【図3】本発明にかかる負荷電流検出回路の具体例を示
す図である。
す図である。
【図4】本発明にかかるレベル制御回路の具体例を示す
図である。
図である。
【図5】本発明にかかるレベル制御回路の具体例を示す
図である。
図である。
【図6】本発明にかかる負荷電流検出回路の具体例を示
す図である。
す図である。
【図7】本発明にかかる負荷電流検出回路の具体例を示
す図である。
す図である。
【図8】本発明にかかる負荷電流検出回路の具体例を示
す図である。
す図である。
【図9】本発明にかかる負荷電流検出回路の具体例を示
す図である。
す図である。
【図10】本発明にかかる負荷電流検出回路の具体例を
示す図である。
示す図である。
【図11】本発明にかかる遅延回路の具体例を示す図で
ある。
ある。
【図12】本発明にかかる負荷駆動回路の他の実施例を
示す図である。
示す図である。
【図13】本発明にかかる負荷駆動回路の他の実施例を
示す図である。
示す図である。
【図14】本発明にかかる負荷駆動回路の他の実施例を
示す図である。
示す図である。
【図15】本発明にかかる負荷駆動回路の具体例を示す
図である。
図である。
【図16】本発明にかかるレベル制御回路の具体例を示
す図である。
す図である。
【図17】本発明にかかるレベル制御回路の具体例を示
す図である。
す図である。
【図18】従来の負荷駆動回路の構成例を示す図であ
る。
る。
【図19】従来の動作を説明するための動作特性を示す
図である。
図である。
1 スイッチング信号発生
回路 2 増幅回路 3a、3b トランス 4a、4b FET 5a、5b バイアス電圧 6a、6b 直流電圧 7 トランス 8a、8b ソース抵抗 9、9a、9b 整流回路 10a、10b コンデンサ 11、11a、11b、11c 負荷 12 負荷電流検出回路 13、13a、13b レベル制御回路 14、14a、14b、14c 抵抗 15 VCA 16 制御電圧変換回路 17 アッテネータ 18 加算回路 19 遅延回路 23 負荷電力検出回路 231 負荷電流検出回路 232 負荷電圧検出回路 233 負荷電力算出回路 24 直流電圧検出回路 25 アイソレータ 27a、27b、31 コンデンサ 33 制御電圧変換回路 34 加算回路
回路 2 増幅回路 3a、3b トランス 4a、4b FET 5a、5b バイアス電圧 6a、6b 直流電圧 7 トランス 8a、8b ソース抵抗 9、9a、9b 整流回路 10a、10b コンデンサ 11、11a、11b、11c 負荷 12 負荷電流検出回路 13、13a、13b レベル制御回路 14、14a、14b、14c 抵抗 15 VCA 16 制御電圧変換回路 17 アッテネータ 18 加算回路 19 遅延回路 23 負荷電力検出回路 231 負荷電流検出回路 232 負荷電圧検出回路 233 負荷電力算出回路 24 直流電圧検出回路 25 アイソレータ 27a、27b、31 コンデンサ 33 制御電圧変換回路 34 加算回路
Claims (4)
- 【請求項1】 正弦波あるいは正弦波的波形のスイッチ
ング信号を発生するスイッチング信号発生手段と、 直流電圧を前記スイッチング信号によりスイッチングす
るスイッチング手段と、 前記スイッチング手段よりのスイッチング出力電圧を電
圧変換する電圧変換手段と、 前記電圧変換手段の出力を整流する整流手段と、 前記整流出力により駆動される負荷とを備えた負荷駆動
回路であって、 前記負荷に流れる負荷電流または負荷が消費する消費電
力に応じた第1検出信号を出力する第1検出信号発生手
段と、 前記第1検出信号発生手段よりの第1検出信号により前
記スイッチング手段に与える前記スイッチング信号のレ
ベルを制御するレベル制御手段とを備え、 前記レベル制御手段は、負荷電流が小さくなると前記第
1検出信号により前記スイッチング手段に与える前記ス
イッチング信号のレベルを小さくするように制御するこ
とを特徴とする負荷駆動回路。 - 【請求項2】 正弦波あるいは正弦波的波形の交流信号
を発生する交流信号発生回路と、 直流電圧を前記スイッチング信号によりスイッチングす
るスイッチング素子と、 前記スイッチング素子のスイッチング出力電圧が1次巻
線に印加されるトランスと、 前記トランスの2次巻線に誘起される2次側誘起電圧を
整流する整流回路と、 前記整流出力により駆動される負荷とを備えた負荷駆動
回路であって、 前記負荷に流れる負荷電流または負荷が消費する消費電
力に応じた第1検出信号を出力する第1検出信号発生回
路と、 前記第1検出信号発生回路よりの第1検出信号により前
記スイッチング素子に与える前記交流信号のレベルを制
御するレベル制御回路とを備え、 前記レベル制御回路は、負荷電流が小さくなると前記第
1検出信号により前記スイッチング素子に与える前記ス
イッチング信号のレベルを小さくするように制御するこ
とを特徴とする負荷駆動回路。 - 【請求項3】 正弦波あるいは正弦波的波形のスイッチ
ング信号を発生するスイッチング信号発生手段と、 直流電圧を前記スイッチング信号によりスイッチングす
るスイッチング手段と、 前記スイッチング手段よりのスイッチング出力電圧を電
圧変換する電圧変換手段と、 前記電圧変換手段の出力を整流する整流手段と、 前記整流出力により駆動される負荷とを備えた負荷駆動
回路であって、 前記負荷に流れる負荷電流または負荷が消費する消費電
力に応じた第1検出信号を出力する第1検出信号発生手
段と、 前記直流電圧に応じた第2検出信号を出力する第2検出
信号発生手段と、 前記第1および第2検出信号発生手段よりの第1および
第2検出信号により前記スイッチング手段に与える前記
スイッチング信号のレベルを制御するレベル制御手段と
を備え、 前記レベル制御手段は、負荷電流が小さくなると前記第
1検出信号により前記スイッチング手段に与える前記ス
イッチング信号のレベルを小さくするように制御すると
共に、直流電圧が大きくなると前記第2検出信号により
前記スイッチング信号のレベルを小さくするように制御
することを特徴とする負荷駆動回路。 - 【請求項4】 正弦波あるいは正弦波的波形の交流信号
を発生する交流信号発生回路と、 直流電圧を前記スイッチング信号によりスイッチングす
るスイッチング素子と、 前記スイッチング素子のスイッチング出力電圧が1次巻
線に印加されるトランスと、 前記トランスの2次巻線に誘起される2次側誘起電圧を
整流する整流回路と、 前記整流出力により駆動される負荷とを備えた負荷駆動
回路であって、 前記負荷に流れる負荷電流または負荷が消費する消費電
力に応じた第1検出信号を出力する第1検出信号発生回
路と、 前記直流電圧に応じた第2検出信号を出力する第2検出
信号発生手段と、 前記第1および第2検出信号発生手段よりの第1および
第2検出信号により前記スイッチング手段に与える前記
スイッチング信号のレベルを制御するレベル制御手段と
を備え、 前記レベル制御手段は、負荷電流が小さくなると前記第
1検出信号により前記スイッチング手段に与える前記ス
イッチング信号のレベルを小さくするように制御すると
共に、直流電圧が大きくなると前記第2検出信号により
前記スイッチング信号のレベルを小さくするように制御
することを特徴とする負荷駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7110224A JPH08322248A (ja) | 1995-03-22 | 1995-04-11 | 負荷駆動回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8876495 | 1995-03-22 | ||
JP7-88764 | 1995-03-22 | ||
JP7110224A JPH08322248A (ja) | 1995-03-22 | 1995-04-11 | 負荷駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08322248A true JPH08322248A (ja) | 1996-12-03 |
Family
ID=26430109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7110224A Pending JPH08322248A (ja) | 1995-03-22 | 1995-04-11 | 負荷駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08322248A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110618378A (zh) * | 2018-06-20 | 2019-12-27 | 皮尔茨有限及两合公司 | 用于切换电负载的电路设备和用于检查电路设备的安全输出端的状态的方法 |
-
1995
- 1995-04-11 JP JP7110224A patent/JPH08322248A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110618378A (zh) * | 2018-06-20 | 2019-12-27 | 皮尔茨有限及两合公司 | 用于切换电负载的电路设备和用于检查电路设备的安全输出端的状态的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6125046A (en) | Switching power supply having a high efficiency starting circuit | |
US4409559A (en) | Supply voltage controlled stereophonic amplifier system | |
US5805432A (en) | Resonant DC-DC converter capable of controlling by pulse width modulation | |
US6661684B2 (en) | AC-to-DC converter | |
KR100544186B1 (ko) | 전원 공급 장치 | |
JP2022028133A (ja) | 電力変換装置 | |
JPH07202576A (ja) | パワーアンプ | |
JPH08322248A (ja) | 負荷駆動回路 | |
JPH09325825A (ja) | 電圧平滑化回路 | |
JPS61244271A (ja) | スイツチングレギユレ−タ | |
JP6825696B2 (ja) | 電源回路および音響システム | |
JP2005341327A (ja) | 電力増幅装置 | |
JP2000037072A (ja) | 電力変換回路 | |
JP2000134946A (ja) | 高圧電源装置 | |
JPH0856131A (ja) | 増幅回路 | |
JP3545218B2 (ja) | 電力増幅装置 | |
JP3426824B2 (ja) | 増幅回路 | |
JPH10271812A (ja) | 電源装置 | |
JP2752796B2 (ja) | スイッチング電源回路 | |
JP3439126B2 (ja) | 電力増幅装置 | |
JP2000350460A (ja) | 電源装置 | |
JP3252347B2 (ja) | アクティブフィルタ | |
JPH10304662A (ja) | スイッチング電源装置 | |
JPH09117153A (ja) | インバータ装置 | |
Lee et al. | Low cost power factor correction (PFC) converter using delay control |