JP6825696B2

JP6825696B2 - 電源回路および音響システム

Info

Publication number: JP6825696B2
Application number: JP2019506579A
Authority: JP
Inventors: 拓也片岡; 仁志嶋
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2017-03-21
Filing date: 2017-03-21
Publication date: 2021-02-03
Anticipated expiration: 2037-03-21
Also published as: WO2018173117A1; US20190363629A1; US10892677B2; JPWO2018173117A1

Description

本発明は、交流（ＡＣ：Alternating Current）電圧から直流（ＤＣ：Direct Current）電圧を生成する電源回路および音響システム（audio system）に関する。

音響信号に対して各種の信号処理を実行する技術が従来から提案されている。例えば特許文献１には、クリッピングを防止しながら音響信号を増幅する増幅装置が例示されている。増幅装置は、例えば商用電源の交流電圧から電源回路が生成した直流電圧を利用して動作する。

特開２００９−１５９４３３号公報

例えば、電源回路が高電圧の電源に間違えて接続された場合、または、電源品質が低い地域で電源電圧が不安定に変動する場合には、定格電圧を上回る異常な交流電圧（以下「異常電圧」という）が電源回路に供給され得る。異常電圧が電源回路に供給されると、交流電圧を平滑するためのキャパシタが破損する可能性がある。以上の事情を考慮して、本発明の好適な態様は、電源回路に搭載された平滑用のキャパシタが破損する可能性を低減することを目的とする。

以上の課題を解決するために、本発明の好適な態様に係る電源回路は、交流電圧から直流電圧を生成する電源回路であって、前記交流電圧を整流する整流回路と、前記整流後の電圧を平滑するキャパシタと、前記キャパシタを充電する経路上に設置された第１スイッチ素子と、前記平滑された電圧に応じた指標電圧と基準電圧とを比較する比較回路と、前記指標電圧が前記基準電圧を下回る状態では前記第１スイッチ素子をオン状態に設定し、前記指標電圧が前記基準電圧を上回る状態では前記第１スイッチ素子をオフ状態に設定する駆動回路とを具備する。
本発明の他の態様に係る音響システムは、音響信号を処理する音響処理装置と、交流電圧から直流電圧を生成して前記音響処理装置に供給する電源回路とを具備する音響システムであって、前記電源回路は、前記交流電圧を整流する整流回路と、前記整流後の電圧を平滑するキャパシタと、前記キャパシタを充電する経路上に設置された第１スイッチ素子と、前記平滑された電圧に応じた指標電圧と基準電圧とを比較する比較回路と、前記指標電圧が前記基準電圧を下回る状態では前記第１スイッチ素子をオン状態に設定し、前記指標電圧が前記基準電圧を上回る状態では前記第１スイッチ素子をオフ状態に設定する駆動回路とを含む。

本発明の好適な態様に係る音響システムの構成図である。電源回路の構成図である。電源回路の動作の説明図である。

図１は、本発明の好適な形態に係る音響システム１００の構成図である。図１に例示される通り、音響システム１００は、楽音または音声等の各種の音を再生するコンピュータシステムであり、信号供給装置１２と電源回路１４と音響処理装置１６と放音装置１８とを具備する。音響システム（audio system）１００の任意の２以上の要素は一体に構成され得る。例えば、電源回路１４を音響処理装置１６に搭載することも可能である。

信号供給装置１２は、音声または楽音等の各種の音を表す音響信号Ｘを音響処理装置１６に供給する信号源である。例えば、可搬型または内蔵型の記録媒体から音響信号Ｘを読出す再生装置が信号供給装置１２の好例である。また、周囲の音を収音して音響信号Ｘを生成する収音装置、または、他装置から通信網を介して音響信号Ｘを受信する通信装置も、信号供給装置１２として利用され得る。

電源回路１４は、例えば商用電源等の交流電源２００から供給される交流電圧Ａを直流電圧Ｄに変換する。音響処理装置１６は、電源回路１４から供給される直流電圧Ｄを電源として動作し、信号供給装置１２から供給される音響信号Ｘを処理することで音響信号Ｙを生成する。放音装置１８は、例えば、スピーカまたはヘッドホンであり、音響処理装置１６が生成した音響信号Ｙが表す音を再生する。

図１に例示される通り、音響処理装置１６は、制御ユニット２０と信号処理回路３０とを具備する。制御ユニット２０は、制御プロセッサ２２と記憶回路２４とを含んで構成される。制御プロセッサ２２は、例えばＣＰＵ（Central Processing Unit）等の演算処理回路であり、記憶回路２４に記憶されたプログラムを実行することで信号処理回路３０を制御する。記憶回路２４は、制御プロセッサ２２が実行するプログラムと制御プロセッサ２２が使用する各種のデータとを記憶する。例えば半導体記録媒体または磁気記録媒体等の公知の記録媒体、または複数種の記録媒体の組合せが記憶回路２４として使用され得る。

信号処理回路３０は、制御ユニット２０による制御のもとで、音響信号Ｘに対して信号処理を実行することで音響信号Ｙを生成する。図１に例示される通り、信号処理回路３０は、Ａ/Ｄ変換部３２と信号処理部３４とＤ/Ａ変換部３６と電力増幅部３８とを具備する。Ａ/Ｄ変換部３２は、信号供給装置１２から供給される音響信号Ｘをアナログからデジタルに変換する。信号処理部３４は、Ａ/Ｄ変換部３２による変換後の音響信号Ｘに対して各種の信号処理を実行するＤＳＰ（Digital Signal Processor）である。例えば、音響信号Ｘを複数の帯域に分割するクロスオーバー処理、音響信号Ｘを遅延させる遅延処理、音響信号Ｘの周波数特性を調整するイコライザ処理、音響信号Ｘの電圧範囲を制限するリミッタ処理、または、ハウリングを抑制するためのハウリング抑圧処理が、信号処理部３４による信号処理として例示される。

Ｄ/Ａ変換部３６は、信号処理部３４による処理後のデジタル信号をアナログの音響信号Ｙに変換する。電力増幅部３８は、Ｄ/Ａ変換部３６による変換後の音響信号Ｙを増幅する。例えば、ＡＢ級増幅器またはＤ級増幅器等の各種の増幅回路が電力増幅部３８として利用される。電力増幅部３８による電力増幅後の音響信号Ｙが放音装置１８に供給される。

図２は、電源回路１４の回路図である。図２に例示される通り、本実施形態の電源回路１４は、整流回路４１とキャパシタ４２と変圧器４３（トランス）とスイッチ素子４４と電圧生成回路４５と電圧生成回路４６と電圧生成回路４７とスイッチング制御回路４８とを具備する。

整流回路４１は、交流電源２００から供給される交流電圧Ａを整流する。例えば交流電圧Ａを全波整流するブリッジ型の全波整流回路が整流回路４１として好適に利用される。キャパシタ４２は、例えば第１電極Ｅ１と第２電極Ｅ２とを含む電解キャパシタであり、整流回路４１による整流後の電圧を平滑する。第１電極Ｅ１は、整流回路４１の出力端子に接続される。

変圧器４３は、一次側コイル（primary coil）Ｌａと複数の二次側コイル(secondary coil)Ｌｂ（Ｌｂ１，Ｌｂ２，Ｌｂ３およびＬｂ４）とを含んで構成される。一次側コイルＬａは第１端子Ｔ１と第２端子Ｔ２とを具備する。一次側コイルＬａの第１端子Ｔ１は整流回路４１の出力端子に接続される。複数の二次側コイルＬｂの各々は一次側コイルＬａと磁界結合する。したがって、一次側コイルＬａの電圧が変動すると、電磁誘導により各二次側コイルＬｂに電圧が発生する。複数の二次側コイルＬｂの各々の巻数は、一次側コイルＬａの巻数に対して所定の比率に設定される。

スイッチ素子４４（第２スイッチ素子の例示）は、一次側コイルＬａに電流を供給するための経路上に設置され、平滑された電圧Ｖを変圧器４３の一次側コイルＬａに印加するか否かをスイッチングする。具体的には、スイッチ素子４４は、一次側コイルＬａの第２端子Ｔ２と整流回路４１との間の経路上に設置され、オン状態またはオフ状態の何れかに設定される。例えばＮチャネル型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）がスイッチ素子４４として好適である。キャパシタ４２は、一次側コイルＬａおよびスイッチ素子４４に対して並列に接続される。

電圧生成回路４５は、二次側コイルＬｂ１に発生する電圧から直流電圧Ｄａ１を生成し、二次側コイルＬｂ２に発生する電圧から直流電圧Ｄａ２を生成する。電圧生成回路４５は、例えば、整流ダイオードおよびキャパシタで構成される一般的な整流回路および平滑回路と、負荷に直列に接続される電圧降下型の定電圧回路（例えば三端子レギュレータ）とを含んで構成される（何れも図示略）。直流電圧Ｄａ１は接地電位に対して正極性の電圧であり、直流電圧Ｄａ２は接地電位に対して負極性の電圧である。電圧生成回路４５が生成した直流電圧Ｄａ１および直流電圧Ｄａ２は、音響処理装置１６のうちアナログ信号に関する要素（例えばＡ/Ｄ変換部３２，Ｄ/Ａ変換部３６および電力増幅部３８）に供給される。

電圧生成回路４６は、変圧器４３の二次側コイルＬｂ３に発生する電圧から直流電圧Ｄｂ１を生成する。電圧生成回路４６が生成した直流電圧Ｄｂ１は、音響処理装置１６のうちデジタル信号に関する要素（例えば信号処理部３４または制御ユニット２０）に供給される。図２に例示される通り、電圧生成回路４６は、整流ダイオード４６１とキャパシタ４６２とを含んで構成される。整流ダイオード４６１は、二次側コイルＬｂ３の電圧を半波整流する。キャパシタ４６２は、整流ダイオード４６１が整流した電圧を平滑することで直流電圧Ｄｂ１を生成する電解キャパシタである。

電圧生成回路４７は、変圧器４３の二次側コイルＬｂ４に発生する電圧から直流電圧Ｄｂ２を生成する。具体的には、電圧生成回路４７は、二次側コイルＬｂ４の電圧を半波整流する整流ダイオード４７１と、整流後の電圧を平滑するキャパシタ４７２と、当該電圧を一定に維持する定電圧回路４７３およびキャパシタ４７４とを含んで構成される。

スイッチング制御回路４８は、電圧生成回路４７が生成した直流電圧Ｄｂ２を電源としてスイッチ素子４４を制御する。具体的には、スイッチング制御回路４８は、図２に例示される通り、ＰＷＭ（Pulse Width Modulation）回路と駆動回路４８２とを含んで構成される。直流電圧Ｄｂ１から分圧器５１と光カプラ５２とが生成した電圧（以下「帰還電圧」という）ＢがＰＷＭ回路４８１に供給される。帰還電圧Ｂは、直流電圧Ｄｂ１に比例する電圧であり、通常のロジック回路で扱える程度の低い電圧範囲で変化する。

ＰＷＭ回路４８１は、帰還電圧Ｂに応じたデューティ比(duty cycle)のパルス信号Ｐａを生成する。具体的には、帰還電圧Ｂが高い（直流電圧Ｄｂ１が高い）ほどデューティ比が低下するようにＰＷＭ回路４８１はパルス信号Ｐａを生成する。例えば富士電機株式会社製の電源制御用ＩＣ（製品番号：ＦＡ５５１１）がＰＷＭ回路４８１として好適である。

駆動回路４８２は、ＰＷＭ回路４８１が生成したパルス信号Ｐａに応じてスイッチ素子４４を制御する。具体的には、駆動回路４８２は、ＰＷＭ回路４８１が生成したパルス信号Ｐａを、スイッチ素子４４を駆動するのに充分な程度まで増幅することで制御信号Ｐｂを生成する増幅回路である。駆動回路４８２が生成した制御信号Ｐｂはスイッチ素子４４の制御端子に供給される。以上の例示から理解される通り、本実施形態のスイッチング制御回路４８は、直流電圧Ｄｂ１に応じたデューティ比でスイッチ素子４４のスイッチングを制御する。すなわち、直流電圧Ｄｂ１が低い（パルス信号Ｐａのデューティ比が高い）ほど、一次側コイルＬａに電流が供給される時間比率が増加し、結果的に各直流電圧Ｄが上昇するように作用する。他方、直流電圧Ｄｂ１が高いほど、一次側コイルＬａに電流が供給される時間比率が減少するから、各直流電圧Ｄが低下するように作用する。すなわち、スイッチング制御回路４８は、電源回路１４の負荷（または電源回路１４が供給する電流）が変動しても、各直流電圧Ｄが略一定に維持されるように、デューティ比を制御する。以上に説明した通り、本実施形態の電源回路１４は、スイッチ素子４４のスイッチング（オン／オフ）により各直流電圧Ｄを生成するスイッチング電源（ＳＭＰＳ：Switched-Mode Power Supply）である。スイッチ素子４４は、キャパシタ４２の平滑された電圧Ｖを交流電圧に変換する要素として機能する。

図２に例示される通り、本実施形態の電源回路１４は、以上に例示した要素に加えて、スイッチ素子６１（第１スイッチ素子の例示）と検出回路６２と駆動回路６３とを具備する。検出回路６２および駆動回路６３は、平滑された電圧Ｖを電源として動作する。

スイッチ素子６１は、例えばＮチャネル型のＭＯＳＦＥＴで構成され、平滑用のキャパシタ４２を充電する経路上に設置される。具体的には、本実施形態のスイッチ素子６１は、キャパシタ４２の第２電極Ｅ２と整流回路４１との間の経路上に設置される。すなわち、変圧器４３における一次側コイルＬａの第２端子Ｔ２と整流回路４１との間にスイッチ素子４４とスイッチ素子６１とが直列に接続される。

検出回路６２は、平滑された電圧Ｖ（または交流電圧Ａ）の異常を検出する回路である。具体的には、本実施形態の検出回路６２は、平滑された電圧Ｖに応じた指標電圧Ｑが所定の電圧（以下「基準電圧」という）Ｒを超えたことを検出する。図２に例示される通り、検出回路６２は、電圧生成部６２１と電圧生成部６２２と比較回路６２３とを含んで構成される。

電圧生成部６２１は、例えばキャパシタ６２５と複数の抵抗６２６とを含んで構成され、平滑された電圧Ｖの分圧により指標電圧Ｑを生成する。キャパシタ６２５としては、耐電圧がキャパシタ４２を上回り、容量がキャパシタ４２を下回るものが使用される。キャパシタ６２５は、検出回路６２および駆動回路６３の電源として要求される平滑を実現できる程度の小さい容量でよい。これに対し、キャパシタ４２は、最大定格負荷時の電源回路１４の安定動作を保証できる程度の大きい容量が必要である。電圧生成部６２２は、例えばツェナーダイオードと抵抗とで構成されて基準電圧Ｒを生成する。基準電圧Ｒは、キャパシタ４２の耐電圧を下回る電圧である。交流電圧Ａに異常がない状態（以下「通常状態」という）では、指標電圧Ｑは基準電圧Ｒを下回る。

比較回路６２３は、電圧生成部６２１が生成した指標電圧Ｑと電圧生成部６２２が生成した基準電圧Ｒとを比較する。例えば、ローム株式会社製のコンパレータ（製品番号：ＢＵ７２３１）が比較回路６２３として好適に利用される。具体的には、比較回路６２３は、指標電圧Ｑが基準電圧Ｒを下回る通常状態では出力信号をハイレベルに設定し、指標電圧Ｑが基準電圧Ｒを上回る状態（以下「異常状態」という）では出力信号をローレベルに設定する。したがって、比較回路６２３が生成する出力信号のローレベルは、交流電圧Ａの異常が検出されたことを意味する。すなわち、比較回路６２３は、指標電圧Ｑが基準電圧Ｒを超えたことを検出する手段として機能する。

駆動回路６３は、比較回路６２３が指標電圧Ｑと基準電圧Ｒとを比較した結果に応じてスイッチ素子６１を制御する。具体的には、駆動回路６３は、比較回路６２３からの出力信号に応じた制御信号Ｓを生成する。例えば、駆動回路６３は、比較回路６２３の出力信号を、スイッチ素子６１を駆動するのに充分な程度まで増幅することで制御信号Ｓを生成する増幅回路である。図３に例示される通り、制御信号Ｓは、指標電圧Ｑが基準電圧Ｒを下回る通常状態ではハイレベルに設定され、指標電圧Ｑが基準電圧Ｒを上回る異常状態ではローレベルに設定される。駆動回路６３が生成した制御信号Ｓはスイッチ素子６１の制御端子に供給される。

図３に例示される通り、制御信号Ｓがハイレベルに設定される通常状態では、スイッチ素子６１はオン状態に維持される。したがって、前述の通り、直流電圧Ｄｂ１に応じたデューティ比でスイッチ素子４４のスイッチングが制御され、各直流電圧Ｄが生成される。他方、制御信号Ｓがローレベルに設定される異常状態では、スイッチ素子６１はオフ状態に維持される。したがって、キャパシタ４２の充電が停止される。以上の説明から理解される通り、駆動回路６３は、指標電圧Ｑが基準電圧Ｒを下回る通常状態ではスイッチ素子６１をオン状態に設定し、指標電圧Ｑが基準電圧Ｒを上回る異常状態ではスイッチ素子６１をオフ状態に設定する。なお、パルス信号Ｐａのデューティ比は電源回路１４の負荷等に応じて変化しており、通常は一定にはならないが、図３では便宜的にデューティ比を一定とした波形が図示されている。特に、電力の供給が途絶えた時点ｔ２から時点ｔ３までの間には直流電圧Ｄｂ１が低下しており、電力の供給が復活する時点ｔ３の直後はその分だけデューティ比が高くなる。

図２に例示される通り、駆動回路６３が生成した制御信号Ｓは、スイッチ素子６１の制御端子に供給されるほか、光カプラ５３を介してスイッチング制御回路４８に供給される。光カプラ５２および光カプラ５３としては、例えば株式会社東芝製のフォトカプラ（製品番号：ＴＬＰ７８５）が好適に利用される。

制御信号Ｓがハイレベルに設定される通常状態では、スイッチング制御回路４８のＰＷＭ回路４８１は、前述の通り、直流電圧Ｄｂ１に応じたデューティ比のパルス信号Ｐａを生成する。他方、制御信号Ｓがローレベルに遷移すると（異常状態）、ＰＷＭ回路４８１はパルス信号Ｐａの生成を停止する。したがって、駆動回路６３はスイッチ素子４４をオフ状態に維持する。以上の説明から理解される通り、スイッチング制御回路４８は、通常状態では直流電圧Ｄｂ１に応じたデューティ比でスイッチ素子４４のスイッチングを制御し、指標電圧Ｑが基準電圧Ｒを上回る異常状態ではスイッチ素子４４をオフ状態で停止させる。異常状態ではパルス信号Ｐａのデューティ比がゼロに固定されると換言することも可能である。

本実施形態では、図３に例示される通り、異常状態においてスイッチ素子６１およびスイッチ素子４４の双方がオフ状態に維持される。したがって、変圧器４３の一次側コイルＬａに対する電流の供給が停止するとともに、キャパシタ４２の第２電極Ｅ２は電気的なフローティングに近い状態となる。したがって、異常状態に遷移する直前にキャパシタ４２に充電されていた電荷の放電が抑制される。

電圧生成部６２１が生成する指標電圧Ｑの立上り時定数τ１に着目する。時定数τ１は、交流電源２００の内部抵抗と、電圧生成部６２１を構成するキャパシタ６２５の容量と、スイッチ素子６１のオン抵抗と、キャパシタ４２の容量とで決まる時間である。本実施形態では、電圧生成部６２１が生成する指標電圧Ｑの時定数τ１が、スイッチ素子６１のオン抵抗（オン状態にあるときの抵抗）とキャパシタ４２の容量とで決定される当該キャパシタ４２の両端間の電圧の立上り時定数τ２を下回る（τ１＜τ２）。したがって、例えば図３の時点ｔ１において交流電圧Ａの異常な上昇が発生すると、指標電圧Ｑは、キャパシタ４２の両端間の電圧と比較して迅速に上昇して基準電圧Ｒに到達する。具体的には、キャパシタ４２の両端間の電圧が当該キャパシタ４２の耐電圧に到達するより少し前の時点ｔ２で指標電圧Ｑが基準電圧Ｒを上回り、当該両端間の電圧が耐電圧に到達する以前にスイッチ素子６１がオフ状態に遷移するように、時定数τ１および時定数τ２は設計されている。以上の説明から理解される通り、本実施形態では、電圧生成部６２１の時定数τ１が、スイッチ素子６１およびキャパシタ４２の時定数τ２を、必要な時間だけ下回るように設計されているため、交流電圧Ａの異常からキャパシタ４２を確実に保護することが可能である。

次に、交流電圧Ａが異常電圧から低下することで指標電圧Ｑが基準電圧Ｒを下回る（すなわち異常状態から通常状態に復帰する）と、図３に例示される通り、駆動回路６３が生成する制御信号Ｓは、ローレベルからハイレベルに遷移する（時点ｔ３）。なお、図３では、指標電圧Ｑが低下するときの時定数τ３が時定数τ１と同等であるように便宜的に図示したが、実際には、時定数τ３は時定数τ１と比較して充分に大きい。そして、制御信号Ｓがハイレベルに遷移すると、スイッチ素子６１がオン状態に遷移するとともに、スイッチング制御回路４８は、直流電圧Ｄｂ１に応じたデューティ比でスイッチ素子４４のスイッチングを制御する状態に復帰する。すなわち、電源回路１４は、交流電圧Ａから各直流電圧Ｄを生成する通常の動作状態に復帰する。前述の通り、本実施形態では、異常状態においてキャパシタ４２の第２電極Ｅ２が電気的なフローティングに近い状態に設定されるから、キャパシタ４２の放電は抑制されている。すなわち、異常状態の時間がそれほど長くなければ、異常状態から通常状態に遷移した時点でも、電源としての動作に充分な電荷がキャパシタ４２には残留している。したがって、通常状態に遷移した時点でキャパシタ４２が完全に放電している場合と比較すると、通常状態に遷移した時点から迅速に、所期の直流電圧Ｄを生成する通常の動作状態に復帰することが可能である。ただし、図２に例示された構成では、キャパシタ４７２またはキャパシタ４７４の容量を充分に大きくし、電源の動作に必要な電荷がキャパシタ４７２またはキャパシタ４７４にも残留していることが望ましい。

＜変形例＞
以上に例示した実施形態は多様に変形され得る。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様を併合することも可能である。

（１）前述の形態では、キャパシタ４２の第２電極と整流回路４１との間にスイッチ素子６１を設置したが、スイッチ素子６１の位置は以上の例示に限定されない。例えば、整流回路４１とキャパシタ４２の第１電極Ｅ１との間に設置されたＰチャネル型のＭＯＳＦＥＴをスイッチ素子６１として利用することも可能である。以上の説明から理解される通り、本発明の好適な態様におけるスイッチ素子６１は、キャパシタ４２を充電する経路上に設置される。スイッチ素子６１がオフ状態に遷移することでキャパシタ４２の充電が停止される構成と換言することも可能である。

（２）前述の形態では、アナログ回路用の直流電圧Ｄａ（Ｄａ１およびＤａ２）とデジタル回路用の直流電圧Ｄｂ（Ｄｂ１およびＤｂ２）とを生成する構成を例示したが、直流電圧Ｄａと直流電圧Ｄｂとの一方のみを生成する構成にも本発明は適用される。なお、直流電圧Ｄａのみを生成する構成では、帰還電圧Ｂが直流電圧Ｄａから生成されるように、分圧器５１は直流電圧Ｄａを分圧する位置に設置される。

（３）前述の形態では、電源回路１４を具備する音響システム１００を例示したが、音響システム１００から独立した回路として電源回路１４を実現することも可能である。すなわち、本発明の好適な態様は、電源回路単体としても観念され得る。

（４）以上に例示した形態から、例えば以下の構成が把握される。
＜態様１＞
本発明の好適な態様（態様１）に係る電源回路は、交流電圧から直流電圧を生成する電源回路であって、前記交流電圧を整流する整流回路と、前記整流後の電圧を平滑するキャパシタと、前記キャパシタを充電する経路上に設置された第１スイッチ素子と、前記平滑された電圧に応じた指標電圧と基準電圧とを比較する比較回路と、前記指標電圧が前記基準電圧を下回る状態では前記第１スイッチ素子をオン状態に設定し、前記指標電圧が前記基準電圧を上回る状態では前記第１スイッチ素子をオフ状態に設定する駆動回路とを具備する。以上の構成では、指標電圧が基準電圧を上回る状態では、第１スイッチ素子がオフ状態に設定されることで、キャパシタに対する異常電圧の印加が抑制される。したがって、交流電圧の異常からキャパシタを保護することが可能である。なお、指標電圧が基準電圧と等しい状態では、第１スイッチ素子はオン状態またはオフ状態の何れかに制御される。
＜態様２＞
態様１の好適例（態様２）に係る電源回路は、一次側コイルと二次側コイルとを含む変圧器と、前記平滑された電圧を前記一次側コイルに印加するか否かをスイッチングする第２スイッチ素子と、前記二次側コイルの電圧から前記直流電圧を生成する電圧生成回路と、前記指標電圧が前記基準電圧を下回る状態では前記第２スイッチ素子のスイッチングを前記直流電圧に応じたデューティ比で制御し、前記指標電圧が前記基準電圧を上回る状態では前記第２スイッチ素子をオフ状態で停止させるスイッチング制御回路とを具備する。以上の構成では、指標電圧が基準電圧を上回る状態において、第１スイッチ素子および第２スイッチ素子の双方がオフ状態に設定されるから、第２スイッチ素子がスイッチングを継続する構成と比較してキャパシタからの放電が抑制される。したがって、指標電圧が基準電圧を下回る状態に遷移してから迅速に、所期の直流電圧を生成する電源としての通常の動作状態に復帰することが可能である。
＜態様３＞
態様１または態様２の好適例（態様３）に係る電源回路は、前記平滑された電圧の分圧により前記指標電圧を生成する電圧生成部を具備し、前記電圧生成部の時定数は、前記スイッチ素子のオン抵抗と前記キャパシタの容量とに対応する時定数を下回る。以上の構成においては、電圧生成部の時定数が、スイッチ素子のオン抵抗とキャパシタの容量とに対応する時定数を下回る。したがって、交流電圧の異常に起因してキャパシタの電圧が上昇する速度と比較して迅速に、平滑された電圧に応じた指標電圧が上昇して基準電圧を上回る。したがって、交流電圧の異常からキャパシタを確実に保護することが可能である。
＜態様４＞
本発明の好適な態様（態様４）に係る音響システムは、音響信号を処理する音響処理装置と、交流電圧から直流電圧を生成して前記音響処理装置に供給する電源回路とを具備する音響システムであって、前記電源回路は、前記交流電圧を整流する整流回路と、前記整流後の電圧を平滑するキャパシタと、前記キャパシタを充電する経路上に設置された第１スイッチ素子と、前記平滑された電圧に応じた指標電圧と基準電圧とを比較する比較回路と、前記指標電圧が前記基準電圧を下回る状態では前記第１スイッチ素子をオン状態に設定し、前記指標電圧が前記基準電圧を上回る状態では前記第１スイッチ素子をオフ状態に設定する駆動回路とを含む。

１００…音響システム、２００…交流電源、１２…信号供給装置、１４…電源回路、１６…音響処理装置、１８…放音装置、２０…制御ユニット、２２…制御プロセッサ、２４…記憶回路、３０…信号処理回路、３２…Ａ/Ｄ変換部、３４…信号処理部、３６…Ｄ/Ａ変換部、３８…電力増幅部、４１…整流回路、４２…キャパシタ、４３…変圧器、Ｌａ…一次側コイル、Ｌｂ（Ｌｂ１，Ｌｂ２，Ｌｂ３，Ｌｂ４）…二次側コイル、４４…スイッチ素子、４５…電圧生成回路、４６…電圧生成回路、４７…電圧生成回路、４８…スイッチング制御回路、４８１…ＰＷＭ回路、４８２…駆動回路、５１…分圧器、５２，５３…光カプラ、６１…スイッチ素子、６２…検出回路、６２１…電圧生成部、６２２…電圧生成部、６２３…比較回路、６３…駆動回路。

Claims

交流電圧から直流電圧を生成する電源回路であって、
前記交流電圧を整流する整流回路と、
前記整流後の電圧を平滑するキャパシタと、
前記キャパシタを充電する経路上に設置された第１スイッチ素子と、
前記平滑された電圧に応じた指標電圧と基準電圧とを比較する比較回路と、
前記指標電圧が前記基準電圧を下回る状態では前記第１スイッチ素子をオン状態に設定し、前記指標電圧が前記基準電圧を上回る状態では前記第１スイッチ素子をオフ状態に設定する駆動回路と、
一次側コイルと二次側コイルとを含む変圧器と、
前記平滑された電圧を前記一次側コイルに印加するオン状態または当該電圧を前記一次側コイルに印加しないオフ状態にスイッチされる第２スイッチ素子と、
前記二次側コイルの電圧から前記直流電圧を生成する電圧生成回路と、
前記指標電圧が前記基準電圧を下回る状態では前記第２スイッチ素子のスイッチングを前記直流電圧に応じたデューティ比で制御し、前記指標電圧が前記基準電圧を上回る状態では前記第２スイッチ素子をオフ状態で停止させるスイッチング制御回路と
を具備する電源回路。
交流電圧から直流電圧を生成する電源回路であって、
前記交流電圧を整流する整流回路と、
前記整流後の電圧を平滑するキャパシタと、
前記キャパシタを充電する経路上に設置された第１スイッチ素子と、
前記平滑された電圧の分圧により指標電圧を生成する電圧生成部と、
前記指標電圧と基準電圧とを比較する比較回路と、
前記指標電圧が前記基準電圧を下回る状態では前記第１スイッチ素子をオン状態に設定し、前記指標電圧が前記基準電圧を上回る状態では前記第１スイッチ素子をオフ状態に設定する駆動回路とを具備し、
前記電圧生成部が生成する指標電圧の時定数は、前記第１スイッチ素子のオン抵抗と前記キャパシタの容量とに対応する前記キャパシタの両端間の電圧の時定数を下回る
電源回路。
音響信号を処理する音響処理装置と、交流電圧から直流電圧を生成して前記音響処理装置に供給する電源回路とを具備する音響システムであって、
前記電源回路は、
前記交流電圧を整流する整流回路と、
前記整流後の電圧を平滑するキャパシタと、
前記キャパシタを充電する経路上に設置された第１スイッチ素子と、
前記平滑された電圧に応じた指標電圧と基準電圧とを比較する比較回路と、
前記指標電圧が前記基準電圧を下回る状態では前記第１スイッチ素子をオン状態に設定し、前記指標電圧が前記基準電圧を上回る状態では前記第１スイッチ素子をオフ状態に設定する駆動回路と、
一次側コイルと二次側コイルとを含む変圧器と、
前記平滑された電圧を前記一次側コイルに印加するオン状態または当該電圧を前記一次側コイルに印加しないオフ状態にスイッチされる第２スイッチ素子と、
前記二次側コイルの電圧から前記直流電圧を生成する電圧生成回路と、
前記指標電圧が前記基準電圧を下回る状態では前記第２スイッチ素子のスイッチングを前記直流電圧に応じたデューティ比で制御し、前記指標電圧が前記基準電圧を上回る状態では前記第２スイッチ素子をオフ状態で停止させるスイッチング制御回路とを含む
音響システム。
音響信号を処理する音響処理装置と、交流電圧から直流電圧を生成して前記音響処理装置に供給する電源回路とを具備する音響システムであって、
前記電源回路は、
前記交流電圧を整流する整流回路と、
前記整流後の電圧を平滑するキャパシタと、
前記キャパシタを充電する経路上に設置された第１スイッチ素子と、
前記平滑された電圧の分圧により指標電圧を生成する電圧生成部と、
前記指標電圧と基準電圧とを比較する比較回路と、
前記指標電圧が前記基準電圧を下回る状態では前記第１スイッチ素子をオン状態に設定し、前記指標電圧が前記基準電圧を上回る状態では前記第１スイッチ素子をオフ状態に設定する駆動回路とを含み、
前記電圧生成部が生成する指標電圧の時定数は、前記第１スイッチ素子のオン抵抗と前記キャパシタの容量とに対応する前記キャパシタの両端間の電圧の時定数を下回る
音響システム。