JPH0831938A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0831938A JPH0831938A JP16358594A JP16358594A JPH0831938A JP H0831938 A JPH0831938 A JP H0831938A JP 16358594 A JP16358594 A JP 16358594A JP 16358594 A JP16358594 A JP 16358594A JP H0831938 A JPH0831938 A JP H0831938A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- insulating film
- teos
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体基板上にトランジスタ回
路素子形成後、絶縁膜による平坦化に係わり、特にバル
ク素子部形成によって生ずる段差を緩和するために低温
で平坦化を行い、且つ、長寿命で信頼性の高い半導体装
置および製造方法に関し、バルク素子部形成後の絶縁膜
による平坦化に対して、リフローなる熱処理が従来の約
９００℃から８５０℃以下の低温になっても、充分に平
坦な絶縁膜を形成する。 【構成】 回路素子が形成された半導体基板上にプラ
ズマ酸化膜、常圧オゾン−ＴＥＯＳ酸化膜、オゾン−Ｔ
ＥＯＳ−ＢＰＳＧ膜を順次積層して絶縁膜を形成する工
程と、積層された絶縁膜をリフロー熱処理する工程と、
絶縁膜上に配線形成を行なう工程とを含む。
路素子形成後、絶縁膜による平坦化に係わり、特にバル
ク素子部形成によって生ずる段差を緩和するために低温
で平坦化を行い、且つ、長寿命で信頼性の高い半導体装
置および製造方法に関し、バルク素子部形成後の絶縁膜
による平坦化に対して、リフローなる熱処理が従来の約
９００℃から８５０℃以下の低温になっても、充分に平
坦な絶縁膜を形成する。 【構成】 回路素子が形成された半導体基板上にプラ
ズマ酸化膜、常圧オゾン−ＴＥＯＳ酸化膜、オゾン−Ｔ
ＥＯＳ−ＢＰＳＧ膜を順次積層して絶縁膜を形成する工
程と、積層された絶縁膜をリフロー熱処理する工程と、
絶縁膜上に配線形成を行なう工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板上にトラン
ジスタ回路素子形成後、絶縁膜による平坦化に係わり、
特にバルク素子部形成によって生ずる段差を緩和するた
めに低温で平坦化を行い、且つ、長寿命で信頼性の高い
半導体装置および製造方法に関する。
ジスタ回路素子形成後、絶縁膜による平坦化に係わり、
特にバルク素子部形成によって生ずる段差を緩和するた
めに低温で平坦化を行い、且つ、長寿命で信頼性の高い
半導体装置および製造方法に関する。
【０００２】近年、半導体装置の高集積化および高速化
の要求に伴い、半導体基板上にトランジスタ回路形成
後、微細且つ多層の配線形成が要求されており、このた
め、多層配線形成において、より低温で層間絶縁膜の平
坦化を行なう必要がでてきた。
の要求に伴い、半導体基板上にトランジスタ回路形成
後、微細且つ多層の配線形成が要求されており、このた
め、多層配線形成において、より低温で層間絶縁膜の平
坦化を行なう必要がでてきた。
【０００３】
【従来の技術】図２は従来例の説明図である。図におい
て、１はシリコン(Si)基板、2 はフィールド酸化(SiO2)
膜、３はゲート酸化膜、４はポリシリコン（ポリSi）ゲ
ート電極、９は熱ＣＶＤ酸化膜、10は常圧シランＢＰＳ
Ｇ膜又は常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ膜である。
て、１はシリコン(Si)基板、2 はフィールド酸化(SiO2)
膜、３はゲート酸化膜、４はポリシリコン（ポリSi）ゲ
ート電極、９は熱ＣＶＤ酸化膜、10は常圧シランＢＰＳ
Ｇ膜又は常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ膜である。
【０００４】図２に断面図で示すように、従来、Si基板
１上にトランジスタ回路素子形成後の絶縁膜による平坦
化においては、熱ＣＶＤ酸化膜９と常圧シランＢＰＳＧ
膜10からなる絶縁膜を形成後、リフローなる９００℃前
後の熱処理で絶縁膜の平坦化を行い、配線形成を行なう
方法が用いられていた。
１上にトランジスタ回路素子形成後の絶縁膜による平坦
化においては、熱ＣＶＤ酸化膜９と常圧シランＢＰＳＧ
膜10からなる絶縁膜を形成後、リフローなる９００℃前
後の熱処理で絶縁膜の平坦化を行い、配線形成を行なう
方法が用いられていた。
【０００５】ところが、半導体装置の微細化および高速
化の要求に伴い、半導体素子の接合の深さを浅くしなけ
ればならないため、熱処理温度を低く、熱処理時間を短
くしなければならなくなってきた。
化の要求に伴い、半導体素子の接合の深さを浅くしなけ
ればならないため、熱処理温度を低く、熱処理時間を短
くしなければならなくなってきた。
【０００６】そのために、絶縁膜の平坦化の形状が悪く
なり、配線の短絡を招いていた。更に、高速化のため電
極配線に高融点金属、例えば、ＴｉＳｉ2 が用いられる
ようになり、より低温の熱履歴で処理する必要になって
きた。
なり、配線の短絡を招いていた。更に、高速化のため電
極配線に高融点金属、例えば、ＴｉＳｉ2 が用いられる
ようになり、より低温の熱履歴で処理する必要になって
きた。
【０００７】よって、前記の成長温度が約８００℃の熱
ＣＶＤ酸化膜９から、より低温処理が可能な成長温度が
２５０〜３５０℃のプラズマシラン酸化膜が用いられ、
更に、平坦化形状を良くするために常圧シランＢＰＳＧ
膜10から、常圧オゾン（Ｏ3）−ＴＥＯＳ−ＢＰＳＧ膜
が用いられるようになった。しかし、熱処理が低温化さ
れ、リフローなる熱処理も低温または短時間になったた
め、リフローによる平坦化の処理する割合が少なくなっ
てきた。
ＣＶＤ酸化膜９から、より低温処理が可能な成長温度が
２５０〜３５０℃のプラズマシラン酸化膜が用いられ、
更に、平坦化形状を良くするために常圧シランＢＰＳＧ
膜10から、常圧オゾン（Ｏ3）−ＴＥＯＳ−ＢＰＳＧ膜
が用いられるようになった。しかし、熱処理が低温化さ
れ、リフローなる熱処理も低温または短時間になったた
め、リフローによる平坦化の処理する割合が少なくなっ
てきた。
【０００８】
【発明が解決しようとする課題】従って、バルク素子部
形成後の絶縁膜による平坦化が熱処理の低温化にともな
い悪くなったため、その上に配線を行なった場合、配線
のカバレージ不良となり、配線の断線を起こしていた。
形成後の絶縁膜による平坦化が熱処理の低温化にともな
い悪くなったため、その上に配線を行なった場合、配線
のカバレージ不良となり、配線の断線を起こしていた。
【０００９】本発明は、バルク素子部を形成後の絶縁膜
による平坦化に対して、リフローなる熱処理が従来の約
９００℃から８５０℃以下の低温になっても、充分に平
坦な絶縁膜を形成できる方法を得ることを目的とする。
による平坦化に対して、リフローなる熱処理が従来の約
９００℃から８５０℃以下の低温になっても、充分に平
坦な絶縁膜を形成できる方法を得ることを目的とする。
【００１０】
【課題を解決するための手段】図１は本発明の説明図で
ある。図において、１はSi基板、２はフィールド酸化
膜、３はゲート酸化膜、４はポリSiゲート電極、５は高
融点金属膜、６はプラズマシラン酸化膜、７は常圧Ｏ3
−ＴＥＯＳ酸化膜、８は常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ
膜である。
ある。図において、１はSi基板、２はフィールド酸化
膜、３はゲート酸化膜、４はポリSiゲート電極、５は高
融点金属膜、６はプラズマシラン酸化膜、７は常圧Ｏ3
−ＴＥＯＳ酸化膜、８は常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ
膜である。
【００１１】本発明では上記問題点を解決するために、
図１（ａ）に示すように、Si基板上にトランジスタ回路
素子形成後の絶縁膜による平坦化において、図１（ｂ）
に示すように、プラズマシラン酸化膜６と常圧Ｏ3 −Ｔ
ＥＯＳ−酸化膜７と常圧Ｏ3−ＴＥＯＳ−ＢＰＳＧ膜８
なる絶縁膜を積層して形成後、より低温でリフローなる
熱処理を施し、平坦化を行い、配線形成を行なう工程を
導入したものである。
図１（ａ）に示すように、Si基板上にトランジスタ回路
素子形成後の絶縁膜による平坦化において、図１（ｂ）
に示すように、プラズマシラン酸化膜６と常圧Ｏ3 −Ｔ
ＥＯＳ−酸化膜７と常圧Ｏ3−ＴＥＯＳ−ＢＰＳＧ膜８
なる絶縁膜を積層して形成後、より低温でリフローなる
熱処理を施し、平坦化を行い、配線形成を行なう工程を
導入したものである。
【００１２】また、プラズマシラン酸化膜６の代わりに
プラズマＳｉＯＮ膜なる絶縁膜を使用しても良く、同様
に絶縁膜の平坦化が実現できる。また、常圧Ｏ3 −ＴＥ
ＯＳ酸化膜７および常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ膜８
の代わりに４００〜６００Ｔｏｒｒの低圧で形成したＯ
3 −ＴＥＯＳ−酸化膜およびＯ3 −ＴＥＯＳ−ＢＰＳＧ
膜なる絶縁膜を使用しても良い。
プラズマＳｉＯＮ膜なる絶縁膜を使用しても良く、同様
に絶縁膜の平坦化が実現できる。また、常圧Ｏ3 −ＴＥ
ＯＳ酸化膜７および常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ膜８
の代わりに４００〜６００Ｔｏｒｒの低圧で形成したＯ
3 −ＴＥＯＳ−酸化膜およびＯ3 −ＴＥＯＳ−ＢＰＳＧ
膜なる絶縁膜を使用しても良い。
【００１３】すなわち、本発明の目的は、回路素子が形
成された半導体基板上にプラズマ酸化膜と、有機シリコ
ン化合物とオゾンを含む酸素ガスとを供給し、常圧もし
くは低圧の化学気相成長手段により形成した珪酸ガラス
からなる絶縁膜と、有機シリコン化合物とオゾンを含む
酸素ガスと硼素ドーパントガス及び燐ドーパントガスを
供給し常圧もしくは低圧の化学気相成長手段によりリフ
ローに適した所定の硼素を加えた燐のドーパンと濃度を
有する硼素燐珪酸ガラスからなる絶縁膜とを順次積層す
る工程と、該積層された絶縁膜をリフロー熱処理する工
程と、該絶縁膜上に配線形成を行なう工程とを含むこと
により、また、前記プラズマ酸化膜に代えてプラズマＳ
ｉＯＮ膜を用いることにより達成される。
成された半導体基板上にプラズマ酸化膜と、有機シリコ
ン化合物とオゾンを含む酸素ガスとを供給し、常圧もし
くは低圧の化学気相成長手段により形成した珪酸ガラス
からなる絶縁膜と、有機シリコン化合物とオゾンを含む
酸素ガスと硼素ドーパントガス及び燐ドーパントガスを
供給し常圧もしくは低圧の化学気相成長手段によりリフ
ローに適した所定の硼素を加えた燐のドーパンと濃度を
有する硼素燐珪酸ガラスからなる絶縁膜とを順次積層す
る工程と、該積層された絶縁膜をリフロー熱処理する工
程と、該絶縁膜上に配線形成を行なう工程とを含むこと
により、また、前記プラズマ酸化膜に代えてプラズマＳ
ｉＯＮ膜を用いることにより達成される。
【００１４】
【作用】この発明によれば、半導体基板上にトランジス
タ回路素子形成後の絶縁膜による平坦化方法において、
以上のような工程を導入したので絶縁性の優れたプラズ
マシラン酸化膜と、成長直後でリフロー性を有する常圧
Ｏ3 −ＴＥＯＳ酸化膜である程度平坦化し、更に、常圧
Ｏ3 −ＢＰＳＧ膜を連続で形成して、リフローなる熱処
理を低温で施し、さらに平坦化することになるから、単
純に一層で低温リフローするよりも平坦性が向上するこ
ととなり、また、常圧Ｏ3 −ＴＥＯＳ酸化膜はその特質
を活かすために、有機シリコン化合物とオゾンを含む酸
素ガスとを供給し常圧もしくは低圧の化学気相成長手段
により形成した珪酸ガラスからなる絶縁膜を用い、常圧
Ｏ3 −ＢＰＳＧ膜もその特質を活かすために、有機シリ
コン化合物とオゾンを含む酸素ガスと硼素ドーパントガ
ス及び燐ドーパントガスを供給し常圧もしくは低圧の化
学気相成長手段によりリフローに適した所定の硼素を加
えた燐のドーパント濃度を有する硼素燐珪酸ガラスから
なる絶縁膜を用いているので一層効果が増す。更に、プ
ラズマ酸化膜に代えてプラズマＳｉＯＮ膜を用いること
により耐湿性の点においても優れたものとなり、従っ
て、前記問題点を解決できる。
タ回路素子形成後の絶縁膜による平坦化方法において、
以上のような工程を導入したので絶縁性の優れたプラズ
マシラン酸化膜と、成長直後でリフロー性を有する常圧
Ｏ3 −ＴＥＯＳ酸化膜である程度平坦化し、更に、常圧
Ｏ3 −ＢＰＳＧ膜を連続で形成して、リフローなる熱処
理を低温で施し、さらに平坦化することになるから、単
純に一層で低温リフローするよりも平坦性が向上するこ
ととなり、また、常圧Ｏ3 −ＴＥＯＳ酸化膜はその特質
を活かすために、有機シリコン化合物とオゾンを含む酸
素ガスとを供給し常圧もしくは低圧の化学気相成長手段
により形成した珪酸ガラスからなる絶縁膜を用い、常圧
Ｏ3 −ＢＰＳＧ膜もその特質を活かすために、有機シリ
コン化合物とオゾンを含む酸素ガスと硼素ドーパントガ
ス及び燐ドーパントガスを供給し常圧もしくは低圧の化
学気相成長手段によりリフローに適した所定の硼素を加
えた燐のドーパント濃度を有する硼素燐珪酸ガラスから
なる絶縁膜を用いているので一層効果が増す。更に、プ
ラズマ酸化膜に代えてプラズマＳｉＯＮ膜を用いること
により耐湿性の点においても優れたものとなり、従っ
て、前記問題点を解決できる。
【００１５】
【実施例】図１は本発明の説明図である。図において、
１はSi基板、２はフィールド酸化膜、３はゲート酸化
膜、４はポリSiゲート電極、５は高融点金属膜、６はプ
ラズマシラン酸化膜、７は常圧Ｏ3−ＴＥＯＳ酸化膜、
８は常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ膜である。
１はSi基板、２はフィールド酸化膜、３はゲート酸化
膜、４はポリSiゲート電極、５は高融点金属膜、６はプ
ラズマシラン酸化膜、７は常圧Ｏ3−ＴＥＯＳ酸化膜、
８は常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ膜である。
【００１６】本発明の一実施例について、図１に基づい
て説明する。図１（ａ）はSi基板１上にトランジスタ回
路素子形成後の断面構成図であり、本実施例ではトラン
ジスタ回路素子構造は問わないが、典型的なＭＯＳのポ
リSiゲートプロセスを例にとって説明する。
て説明する。図１（ａ）はSi基板１上にトランジスタ回
路素子形成後の断面構成図であり、本実施例ではトラン
ジスタ回路素子構造は問わないが、典型的なＭＯＳのポ
リSiゲートプロセスを例にとって説明する。
【００１７】先ず、図１（ａ）に示すように、半導体基
板としてのSi基板１上にフィールド酸化膜２を形成し、
ゲート酸化膜３を形成し、高速化のために高融点金属膜
５、例えばＴｉＳｉ2 膜を形成する。
板としてのSi基板１上にフィールド酸化膜２を形成し、
ゲート酸化膜３を形成し、高速化のために高融点金属膜
５、例えばＴｉＳｉ2 膜を形成する。
【００１８】次に、図１（ｂ）に示すように、膜が緻密
で絶縁性の優れたプラズマシラン酸化膜６を全面に被覆
を形成する。続いて、常圧ＣＶＤ法を用い、有機シラン
としてのＴＥＯＳとＯ3 を反応させて常圧Ｏ3 −ＴＥＯ
Ｓ酸化膜７を約４００℃でプラズマシラン酸化膜６上に
形成し、更に、常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ膜８を４
００℃で積層し、これら絶縁膜に対してメルトなる熱処
理を約８５０℃で行ない、絶縁膜表面を平坦化する。
で絶縁性の優れたプラズマシラン酸化膜６を全面に被覆
を形成する。続いて、常圧ＣＶＤ法を用い、有機シラン
としてのＴＥＯＳとＯ3 を反応させて常圧Ｏ3 −ＴＥＯ
Ｓ酸化膜７を約４００℃でプラズマシラン酸化膜６上に
形成し、更に、常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ膜８を４
００℃で積層し、これら絶縁膜に対してメルトなる熱処
理を約８５０℃で行ない、絶縁膜表面を平坦化する。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
２５０〜３５０℃の低温で絶縁性の優れたプラズマシラ
ン酸化膜と、成長直後でリフロー性を有する常圧Ｏ3 −
ＴＥＯＳ酸化膜を約４００℃で形成し、更に、Ｏ3 −Ｔ
ＥＯＳ−ＢＰＳＧ膜を約４００℃で形成し、８５０℃の
低温でメルトなる熱処理を行い、平坦化を行なうことに
より、従来の９００℃の熱処理が必要であった工程が、
８５０℃以下で同等なメルト形状が得られ、また、ブラ
ズマシラン酸化膜に代えてブラズマＳｉＯＮ膜を用いる
ことにより耐湿性が増し、半導体デバイスの特性向上に
寄与するところが大きい。
２５０〜３５０℃の低温で絶縁性の優れたプラズマシラ
ン酸化膜と、成長直後でリフロー性を有する常圧Ｏ3 −
ＴＥＯＳ酸化膜を約４００℃で形成し、更に、Ｏ3 −Ｔ
ＥＯＳ−ＢＰＳＧ膜を約４００℃で形成し、８５０℃の
低温でメルトなる熱処理を行い、平坦化を行なうことに
より、従来の９００℃の熱処理が必要であった工程が、
８５０℃以下で同等なメルト形状が得られ、また、ブラ
ズマシラン酸化膜に代えてブラズマＳｉＯＮ膜を用いる
ことにより耐湿性が増し、半導体デバイスの特性向上に
寄与するところが大きい。
【図１】 本発明の説明図
【図２】 従来例の説明図
図において １ Si基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ポリSiゲート電極 ５ 高融点金属膜 ６ プラズマシラン酸化膜 ７ 常圧Ｏ3 −ＴＥＯＳ酸化膜 ８ 常圧Ｏ3 −ＴＥＯＳ−ＢＰＳＧ膜
Claims (4)
- 【請求項１】 回路素子が形成された半導体基板上に、
プラズマ酸化膜と、Ｏ3 −ＴＥＯＳ酸化膜と、Ｏ3 −Ｔ
ＥＯＳ−ＢＰＳＧ膜とを順次積層して絶縁膜を形成する
工程と、該積層された絶縁膜をリフロー熱処理する工程
と、該絶縁膜上に配線形成を行なう工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項２】 前記Ｏ3 −ＴＥＯＳ酸化膜は有機シリコ
ン化合物とオゾンを含む酸素ガスとを供給し常圧もしく
は低圧の化学気相成長手段により形成した珪酸ガラスか
らなる絶縁膜であることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項３】 前記Ｏ3 −ＴＥＯＳ−ＢＰＳＧ膜は有機
シリコン化合物とオゾンを含む酸素ガスと硼素ドーパン
トガス及び燐ドーパントガスを供給し常圧もしくは低圧
の化学気相成長手段によりリフローに適した所定の硼素
を加えた燐のドーパント濃度を有する硼素燐珪酸ガラス
からなる絶縁膜からなることを特徴とする請求項１また
は２記載の半導体装置の製造方法。 - 【請求項４】 前記プラズマ酸化膜に代えてプラズマＳ
ｉＯＮ膜を用いることを特徴とする請求項１、２または
３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16358594A JPH0831938A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16358594A JPH0831938A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0831938A true JPH0831938A (ja) | 1996-02-02 |
Family
ID=15776716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16358594A Withdrawn JPH0831938A (ja) | 1994-07-15 | 1994-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831938A (ja) |
-
1994
- 1994-07-15 JP JP16358594A patent/JPH0831938A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383951B1 (en) | Low dielectric constant material for integrated circuit fabrication | |
| JPH06163723A (ja) | 半導体装置およびその製造方法 | |
| USRE40507E1 (en) | Method of forming pre-metal dielectric film on a semiconductor substrate including first layer of undoped oxide of high ozone:TEOS volume ratio and second layer of low ozone doped BPSG | |
| JP2937140B2 (ja) | 半導体装置の製造方法 | |
| JPH10199881A (ja) | 半導体装置の製造方法 | |
| JPH08255791A (ja) | 半導体装置の層間絶縁膜の形成方法 | |
| JP3125781B2 (ja) | 半導体装置の製法 | |
| JP3004129B2 (ja) | 半導体装置の製造方法 | |
| JPH0831938A (ja) | 半導体装置の製造方法 | |
| JPH02135759A (ja) | 半導体装置およびその製造方法 | |
| KR100399903B1 (ko) | 반도체 소자 제조시의 층간 평탄화방법 | |
| KR100228348B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH07245342A (ja) | 半導体装置ならびにその製造方法 | |
| JPH0528501B2 (ja) | ||
| KR100342863B1 (ko) | 반도체소자의절연막형성방법 | |
| KR100372658B1 (ko) | 반도체소자의금속배선간평탄화절연막형성방법 | |
| KR970007968B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR100197986B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| KR100223771B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100212014B1 (ko) | 반도체 소자의 비피에스지막 형성방법 | |
| KR20060017173A (ko) | 반도체 소자의 절연막 형성 방법 | |
| JPH0817926A (ja) | 半導体装置の製造方法 | |
| JPH0950995A (ja) | シリコン系酸化物および半導体装置の層間絶縁膜 | |
| JPH0467632A (ja) | 半導体装置の多層配線の形成方法 | |
| JPH0737878A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |