JPH08314561A - 起動回路 - Google Patents
起動回路Info
- Publication number
- JPH08314561A JPH08314561A JP7145684A JP14568495A JPH08314561A JP H08314561 A JPH08314561 A JP H08314561A JP 7145684 A JP7145684 A JP 7145684A JP 14568495 A JP14568495 A JP 14568495A JP H08314561 A JPH08314561 A JP H08314561A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- mirror
- operating point
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】半導体集積回路上に、低電圧から動作し、被起
動回路への影響を無視でき得るほど小さくすることがで
きる起動回路の提供。 【構成】ミラー電流が、電源電圧の増加とともに零に近
づくか、あるいは電源電圧の増加にかかわらずほぼ一定
の微小電流となる電源から第一の抵抗を介して、電流が
供給されるカレントミラー回路を有する。
動回路への影響を無視でき得るほど小さくすることがで
きる起動回路の提供。 【構成】ミラー電流が、電源電圧の増加とともに零に近
づくか、あるいは電源電圧の増加にかかわらずほぼ一定
の微小電流となる電源から第一の抵抗を介して、電流が
供給されるカレントミラー回路を有する。
Description
【０００１】
【産業上の利用分野】本発明は、起動回路に関し、特に
低電圧から動作可能で高精度に設定することができ、且
つ被起動回路への影響の少ない起動回路に関する。
低電圧から動作可能で高精度に設定することができ、且
つ被起動回路への影響の少ない起動回路に関する。
【０００２】
【従来の技術】低電圧から動作する従来の起動回路（st
art-up circuit）として、図１７に示すように、ダイオ
ード接続された第１のトランジスタと該トランジスタと
ベースを共通接続した第２のトランジスタからなる単純
カレントミラー回路を構成する一方のトランジスタ（出
力側のトランジスタ）Ｑ70のエミッタに抵抗Ｒ70を挿入
したワイドラー・カレントミラー（Widlar current mir
ror）回路を用いた回路がある（例えば文献：「IEEE Jo
urnal of Solid-State Circuits、VOL.28、NO.6、pp.66
7-670, June 1993年」、又は「IEEE Journal of Solid-
State Circuits、VOL.26、pp.1817-1824、December、19
91年」参照）。
art-up circuit）として、図１７に示すように、ダイオ
ード接続された第１のトランジスタと該トランジスタと
ベースを共通接続した第２のトランジスタからなる単純
カレントミラー回路を構成する一方のトランジスタ（出
力側のトランジスタ）Ｑ70のエミッタに抵抗Ｒ70を挿入
したワイドラー・カレントミラー（Widlar current mir
ror）回路を用いた回路がある（例えば文献：「IEEE Jo
urnal of Solid-State Circuits、VOL.28、NO.6、pp.66
7-670, June 1993年」、又は「IEEE Journal of Solid-
State Circuits、VOL.26、pp.1817-1824、December、19
91年」参照）。
【０００３】図１７において、トランジスタＱ80は抵抗
Ｒ81を介して電源ＶCCから電流（「基準電流」ともい
う）Ｉ1が供給され、トランジスタＱ70の引き込み電流
（sinkcurrent）Ｉ2（「ミラー電流」ともいう）は、エ
ミッタ抵抗Ｒ70により電流Ｉ1の増加とともに単調に増
加する非線形カレントミラー回路である。
Ｒ81を介して電源ＶCCから電流（「基準電流」ともい
う）Ｉ1が供給され、トランジスタＱ70の引き込み電流
（sinkcurrent）Ｉ2（「ミラー電流」ともいう）は、エ
ミッタ抵抗Ｒ70により電流Ｉ1の増加とともに単調に増
加する非線形カレントミラー回路である。
【０００４】
【発明が解決しようとする課題】図１７の非線形カレン
トミラー回路においては、もともと電流Ｉ2は電流Ｉ1に
比べると微小電流に設定することができるが、電源電圧
が増加すれば、上述したように電流Ｉ2の電流値も被起
動回路の回路電流に対して無視できなくなり、このため
被起動回路への起動回路の影響があらわれる。
トミラー回路においては、もともと電流Ｉ2は電流Ｉ1に
比べると微小電流に設定することができるが、電源電圧
が増加すれば、上述したように電流Ｉ2の電流値も被起
動回路の回路電流に対して無視できなくなり、このため
被起動回路への起動回路の影響があらわれる。
【０００５】特に、ワイドラー・カレントミラー回路で
は、電流Ｉ2は電流Ｉ1に対して正の温度特性を持ち、Ｐ
ＴＡＴ（proportional to absolute temperature）回路
と呼ばれている。したがって、このワイドラー・カレン
トミラー回路を起動回路として用いた場合の被起動回路
への影響としては、温度特性が変えられてしまうという
ことが起こる。
は、電流Ｉ2は電流Ｉ1に対して正の温度特性を持ち、Ｐ
ＴＡＴ（proportional to absolute temperature）回路
と呼ばれている。したがって、このワイドラー・カレン
トミラー回路を起動回路として用いた場合の被起動回路
への影響としては、温度特性が変えられてしまうという
ことが起こる。
【０００６】このように、従来の起動回路では、低電圧
動作が可能であるが、被起動回路への影響を無視でき得
るほど小さくすることは難しいという問題があった。
動作が可能であるが、被起動回路への影響を無視でき得
るほど小さくすることは難しいという問題があった。
【０００７】従って、本発明は、半導体集積回路上に、
低電圧から動作し、被起動回路への影響を無視でき得る
ほど小さくすることができる起動回路を提供することを
目的とする。
低電圧から動作し、被起動回路への影響を無視でき得る
ほど小さくすることができる起動回路を提供することを
目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するため
本発明は、電源から抵抗を介して電流が供給されるカレ
ントミラー回路を有し、該カレントミラー回路のミラー
電流により、少なくとも電源電圧零、回路電流零の第１
の動作点を含む複数の動作点を持つ被起動回路の動作点
について前記第１の動作点を取り得なくする起動回路に
おいて、前記カレントミラー回路のミラー電流が、前記
電源電圧の増加とともに零に近づくように構成されたこ
とを特徴とする起動回路を提供する。
本発明は、電源から抵抗を介して電流が供給されるカレ
ントミラー回路を有し、該カレントミラー回路のミラー
電流により、少なくとも電源電圧零、回路電流零の第１
の動作点を含む複数の動作点を持つ被起動回路の動作点
について前記第１の動作点を取り得なくする起動回路に
おいて、前記カレントミラー回路のミラー電流が、前記
電源電圧の増加とともに零に近づくように構成されたこ
とを特徴とする起動回路を提供する。
【０００９】また、本発明は、電源から抵抗を介して電
流が供給されるカレントミラー回路を有し、該カレント
ミラー回路のミラー電流により、少なくとも電源電圧
零、回路電流零の第１の動作点を含む複数の動作点を持
つ被起動回路の動作点について前記第１の動作点を取り
得なくする起動回路において、前記カレントミラー回路
のミラー電流が、前記電源電圧の増加にかかわらずほぼ
一定の微小電流となることを特徴とする起動回路を提供
する。
流が供給されるカレントミラー回路を有し、該カレント
ミラー回路のミラー電流により、少なくとも電源電圧
零、回路電流零の第１の動作点を含む複数の動作点を持
つ被起動回路の動作点について前記第１の動作点を取り
得なくする起動回路において、前記カレントミラー回路
のミラー電流が、前記電源電圧の増加にかかわらずほぼ
一定の微小電流となることを特徴とする起動回路を提供
する。
【００１０】本発明は、好ましくは、前記カレントミラ
ー回路のミラー電流が、前記被起動回路の最大の回路電
流を越えた動作点に設定することを特徴とする。
ー回路のミラー電流が、前記被起動回路の最大の回路電
流を越えた動作点に設定することを特徴とする。
【００１１】さらに、本発明は、少なくとも電源電圧
零、回路電流零の第１の動作点を含む複数の動作点を持
つ被起動回路の動作点について前記第１の動作点を取り
得なくする起動回路において、入力端が電源側と抵抗を
介して接続されたカレントミラー回路を有し、前記カレ
ントミラー回路が、前記入力端と入力側トランジスタの
第１の信号端子との間に抵抗を備え、出力端から出力さ
れるミラー電流が前記被起動回路について回路電流のピ
ーク点を越えた動作点に対しても前記被起動回路を該動
作点に設定自在としたことを特徴とする起動回路を提供
する。
零、回路電流零の第１の動作点を含む複数の動作点を持
つ被起動回路の動作点について前記第１の動作点を取り
得なくする起動回路において、入力端が電源側と抵抗を
介して接続されたカレントミラー回路を有し、前記カレ
ントミラー回路が、前記入力端と入力側トランジスタの
第１の信号端子との間に抵抗を備え、出力端から出力さ
れるミラー電流が前記被起動回路について回路電流のピ
ーク点を越えた動作点に対しても前記被起動回路を該動
作点に設定自在としたことを特徴とする起動回路を提供
する。
【００１２】本発明は、好ましくは、前記カレントミラ
ー回路の出力段トランジスタの第２の信号端子が抵抗を
介して第２の電源に接続されることを特徴とする。
ー回路の出力段トランジスタの第２の信号端子が抵抗を
介して第２の電源に接続されることを特徴とする。
【００１３】また、本発明は、好ましくは、前記カレン
トミラー回路の前記ミラー電流が、前記被起動回路を前
記動作点に設定した後に前記電源電圧の増加にかかわら
ずほぼ一定の微小電流となることを特徴とする。
トミラー回路の前記ミラー電流が、前記被起動回路を前
記動作点に設定した後に前記電源電圧の増加にかかわら
ずほぼ一定の微小電流となることを特徴とする。
【００１４】さらに、本発明は、好ましくは、前記カレ
ントミラー回路の前記ミラー電流が、前記電源電圧の増
加とともに零に近づくように構成されたことを特徴とす
る。
ントミラー回路の前記ミラー電流が、前記電源電圧の増
加とともに零に近づくように構成されたことを特徴とす
る。
【００１５】そして、本発明は、好ましくは、前記カレ
ントミラー回路がバイポーラトランジスタで構成された
ことを特徴とする。
ントミラー回路がバイポーラトランジスタで構成された
ことを特徴とする。
【００１６】また、本発明は、好ましくは、前記カレン
トミラー回路がＭＯＳトランジスタで構成されたことを
特徴とする。
トミラー回路がＭＯＳトランジスタで構成されたことを
特徴とする。
【００１７】
【作用】以下に本発明の原理・作用を説明する。電源電
圧零、回路電流零の動作点（例えば電源未投入時等には
回路は安定動作点にある）を含む複数の動作点を持つ被
起動回路は、例えば単に電源を投入しただけでは自律的
に所望の動作点（安定な動作点）に推移せず、所定の起
動回路によりいわばブートストラップされて該動作点に
到達する。本発明は、かかる起動回路を所定の回路構成
を有するカレントミラー回路（「永田カレントミラー回
路」ともいう）で構成することにより、被起動回路への
影響を最小に抑えると共に、被起動回路のピーク点を越
えた動作点にて安定に動作させるように構成することが
できるという本発明者の知見に基づき完成されたもので
あり、例えば略１Ｖ近傍の低電圧から動作すると共に被
起動回路への影響を無視できるほどに小さくすることが
できる。
圧零、回路電流零の動作点（例えば電源未投入時等には
回路は安定動作点にある）を含む複数の動作点を持つ被
起動回路は、例えば単に電源を投入しただけでは自律的
に所望の動作点（安定な動作点）に推移せず、所定の起
動回路によりいわばブートストラップされて該動作点に
到達する。本発明は、かかる起動回路を所定の回路構成
を有するカレントミラー回路（「永田カレントミラー回
路」ともいう）で構成することにより、被起動回路への
影響を最小に抑えると共に、被起動回路のピーク点を越
えた動作点にて安定に動作させるように構成することが
できるという本発明者の知見に基づき完成されたもので
あり、例えば略１Ｖ近傍の低電圧から動作すると共に被
起動回路への影響を無視できるほどに小さくすることが
できる。
【００１８】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
明する。
【００１９】
【実施例１】図１は本発明の一実施例の構成を説明する
ためのブロック図である。また、図２は本実施例に係る
カレントミラー回路（図１のカレントミラー回路103）
の構成を示す図である。
ためのブロック図である。また、図２は本実施例に係る
カレントミラー回路（図１のカレントミラー回路103）
の構成を示す図である。
【００２０】ここで、素子の整合性は良いものとし、ベ
ース幅変調を無視すると、トランジスタのベース・エミ
ッタ間電圧ＶBEとコレクタ電流の関係には指数則が成り
立ち、図２のトランジスタＱ１のコレクタ電流は次式
（１）にて与えられる。
ース幅変調を無視すると、トランジスタのベース・エミ
ッタ間電圧ＶBEとコレクタ電流の関係には指数則が成り
立ち、図２のトランジスタＱ１のコレクタ電流は次式
（１）にて与えられる。
【００２１】
【数１】
【００２２】ここで、ＶTは熱電圧であり、ＶT＝ｋＴ／
ｑと表される。ただし、ｋはボルツマン定数、Ｔは絶対
温度、ｑは単位電子電荷である。また、ＩSはトランジ
スタの飽和電流である。
ｑと表される。ただし、ｋはボルツマン定数、Ｔは絶対
温度、ｑは単位電子電荷である。また、ＩSはトランジ
スタの飽和電流である。
【００２３】同様に、トランジスタＱ２のコレクタ電流
は次式（２）にて与えられる。
は次式（２）にて与えられる。
【００２４】
【数２】
【００２５】そして、図２を参照して、トランジスタＱ
１のベース・エミッタ間電圧ＶBE1はトランジスタＱ２
のベース・エミッタ間電圧ＶBE2に抵抗Ｒ２の電位降下
Ｒ２×Ｉ1を加えたものに等しく、従ってベース・エミ
ッタ間電圧差ΔＶBEとして次式（３）が成り立つ。
１のベース・エミッタ間電圧ＶBE1はトランジスタＱ２
のベース・エミッタ間電圧ＶBE2に抵抗Ｒ２の電位降下
Ｒ２×Ｉ1を加えたものに等しく、従ってベース・エミ
ッタ間電圧差ΔＶBEとして次式（３）が成り立つ。
【００２６】
【数３】
【００２７】ここでは、簡単のために、トランジスタの
電流増幅率αFは１としてある。
電流増幅率αFは１としてある。
【００２８】したがって、トランジスタＱ１とＱ２のコ
レクタ電流Ｉ1、Ｉ2の関係として、上式（３）より次式
（４）が導出される。
レクタ電流Ｉ1、Ｉ2の関係として、上式（３）より次式
（４）が導出される。
【００２９】
【数４】
【００３０】図２のカレントミラー回路におけるミラー
電流Ｉ2の微分温度係数ＴＣFは次式（５）で求められ
る。
電流Ｉ2の微分温度係数ＴＣFは次式（５）で求められ
る。
【００３１】
【数５】
【００３２】上式（５）において、ｄＲ2／ｄＴ＝０の
場合には、明らかにミラー電流Ｉ2の微分温度係数ＴＣF
（Ｉ2）＞０となり、ミラー電流Ｉ2は絶対温度に比例す
る。
場合には、明らかにミラー電流Ｉ2の微分温度係数ＴＣF
（Ｉ2）＞０となり、ミラー電流Ｉ2は絶対温度に比例す
る。
【００３３】図３に、図２のトランジスタＱ１とＱ２の
コレクタ電流Ｉ1、Ｉ2の関係を示す。図３において、横
軸はＩ1、縦軸はＩ2を示している。抵抗Ｒ２の温度係数
は零としてある。図３を参照して、室温（２５℃）時、
ミラー電流Ｉ2はコレクタ電流Ｉ1がＶT／Ｒ２の際にピ
ーク点としてＩ1の１／ｅ（＝１／２．７１８２８）の
値（＝ＶT／（ｅ×Ｒ２））をとる。
コレクタ電流Ｉ1、Ｉ2の関係を示す。図３において、横
軸はＩ1、縦軸はＩ2を示している。抵抗Ｒ２の温度係数
は零としてある。図３を参照して、室温（２５℃）時、
ミラー電流Ｉ2はコレクタ電流Ｉ1がＶT／Ｒ２の際にピ
ーク点としてＩ1の１／ｅ（＝１／２．７１８２８）の
値（＝ＶT／（ｅ×Ｒ２））をとる。
【００３４】カレントミラー回路１０３の入力端に入力
される基準電流（すなわち図２のトランジスタＱ１のコ
レクタ電流）Ｉ1は、図１から電源電圧ＶCCとして次式
（６）にて与えられる。
される基準電流（すなわち図２のトランジスタＱ１のコ
レクタ電流）Ｉ1は、図１から電源電圧ＶCCとして次式
（６）にて与えられる。
【００３５】
【数６】
【００３６】トランジスタＱ１のベース・エミッタ間電
圧ＶBE1は、コレクタ電流Ｉ1の値に対して対数圧縮さ
れ、ほぼ０．７Ｖ程度の一定値に近い。すなわち、電源
電圧の増加とともに、ミラー電流Ｉ2はほぼ比例する。
圧ＶBE1は、コレクタ電流Ｉ1の値に対して対数圧縮さ
れ、ほぼ０．７Ｖ程度の一定値に近い。すなわち、電源
電圧の増加とともに、ミラー電流Ｉ2はほぼ比例する。
【００３７】図４に、図１及び図２において、Ｒ１＝２
８０Ω、Ｒ２＝１００Ω、抵抗Ｒ２の温度特性ＴＣ
F（Ｒ）＝−３００ｐｐｍ／℃、コレクタ電圧ＶCE2＝
０．５Ｖのミラー電流Ｉ2の温度特性の実測値を示し、
図５に抵抗Ｒ１の抵抗値を変えた場合のミラー電流特性
の実測値を示す。図４及び図５において横軸は電源電圧
ＶCC、縦軸はミラー電流Ｉ2を示している。
８０Ω、Ｒ２＝１００Ω、抵抗Ｒ２の温度特性ＴＣ
F（Ｒ）＝−３００ｐｐｍ／℃、コレクタ電圧ＶCE2＝
０．５Ｖのミラー電流Ｉ2の温度特性の実測値を示し、
図５に抵抗Ｒ１の抵抗値を変えた場合のミラー電流特性
の実測値を示す。図４及び図５において横軸は電源電圧
ＶCC、縦軸はミラー電流Ｉ2を示している。
【００３８】ミラー電流Ｉ2のピーク値はトランジスタ
Ｑ２のコレクタに接続された抵抗Ｒ２における電圧降下
が丁度熱電圧ＶTに等しくなるように決定され、ピーク
電流値は温度に比例して変化し、ピーク点での電源電圧
値は温度に反比例して変化している。
Ｑ２のコレクタに接続された抵抗Ｒ２における電圧降下
が丁度熱電圧ＶTに等しくなるように決定され、ピーク
電流値は温度に比例して変化し、ピーク点での電源電圧
値は温度に反比例して変化している。
【００３９】そして、図５を参照して、バイアス抵抗Ｒ
１を変えることにより、ミラー電流Ｉ2のピーク電流値
は一定のままでピーク点での電源電圧値ＶCCをほぼバイ
アス抵抗Ｒ１の抵抗値に比例して変えることができる。
すなわち、抵抗Ｒ２によりピーク電流値を設定すること
ができ、バイアス抵抗Ｒ１によりピーク点での電源電圧
値を設定することができる。また、ピーク点での電源電
圧値のおよそ５倍程度の電圧値ではミラー電流値はピー
ク電流値の１／１０になり、被起動回路への影響はほぼ
無視できる。
１を変えることにより、ミラー電流Ｉ2のピーク電流値
は一定のままでピーク点での電源電圧値ＶCCをほぼバイ
アス抵抗Ｒ１の抵抗値に比例して変えることができる。
すなわち、抵抗Ｒ２によりピーク電流値を設定すること
ができ、バイアス抵抗Ｒ１によりピーク点での電源電圧
値を設定することができる。また、ピーク点での電源電
圧値のおよそ５倍程度の電圧値ではミラー電流値はピー
ク電流値の１／１０になり、被起動回路への影響はほぼ
無視できる。
【００４０】さらに、被起動回路の回路電流がピーク特
性を持つ場合等の３箇所以上の動作点を持つ場合（電源
電圧ＶCC＝０、ＩCC＝０の動作点及びその他の動作点を
含む場合）であっても、図４及び図５に示すようなピー
ク特性を持つ起動回路（図２参照）を用いることによ
り、動作点を被起動回路のピーク点を越えた安定点で動
作させることができる。
性を持つ場合等の３箇所以上の動作点を持つ場合（電源
電圧ＶCC＝０、ＩCC＝０の動作点及びその他の動作点を
含む場合）であっても、図４及び図５に示すようなピー
ク特性を持つ起動回路（図２参照）を用いることによ
り、動作点を被起動回路のピーク点を越えた安定点で動
作させることができる。
【００４１】具体例として、図６に示す基準電圧回路を
用いて説明する。図６に示す回路は、トランジスタＱ
５、Ｑ６からなる単純カレントミラー回路により、自己
バイアス化して、回路を簡単化した基準電圧回路であ
り、一般にバンドギャップ基準電圧回路（bandgap refe
rence circuit）と呼ばれているものである。なお、バ
ンドギャップ基準電圧回路の出力基準電圧Ｖrefはトラ
ンジスタＱ３のベース・エミッタ間電圧ＶBE3に（Ｒ３
／Ｒ４）×ΔＶBEを加えた電圧で与えられる。
用いて説明する。図６に示す回路は、トランジスタＱ
５、Ｑ６からなる単純カレントミラー回路により、自己
バイアス化して、回路を簡単化した基準電圧回路であ
り、一般にバンドギャップ基準電圧回路（bandgap refe
rence circuit）と呼ばれているものである。なお、バ
ンドギャップ基準電圧回路の出力基準電圧Ｖrefはトラ
ンジスタＱ３のベース・エミッタ間電圧ＶBE3に（Ｒ３
／Ｒ４）×ΔＶBEを加えた電圧で与えられる。
【００４２】図６を参照して、トランジスタＱ５、Ｑ６
からなる単純カレントミラー回路の電流比は１：１にな
るが、トランジスタＱ３とトランジスタＱ４の間でベー
ス・エミッタ間電圧の差ΔＶBEを発生させる回路（（Ｒ
３／Ｒ４）×ΔＶBEを生成するため「ΔＶBEマルチプラ
イヤ回路」という）においては、上述したように、トラ
ンジスタＱ３とトランジスタＱ４のエミッタ面積比を１
／ｅ（＝１／２．７１８２８）にする必要がある（すな
わち、図３に示したようにミラー電流Ｉ2のピーク点に
おいてミラー電流Ｉ2は電流Ｉ1の１／ｅとなり、コレク
タ電流Ｉ3とＩ4の電流比を１：１にするにはトランジス
タＱ４のトランジスタＱ３に対するエミッタ面積比を上
記ｅとする）。
からなる単純カレントミラー回路の電流比は１：１にな
るが、トランジスタＱ３とトランジスタＱ４の間でベー
ス・エミッタ間電圧の差ΔＶBEを発生させる回路（（Ｒ
３／Ｒ４）×ΔＶBEを生成するため「ΔＶBEマルチプラ
イヤ回路」という）においては、上述したように、トラ
ンジスタＱ３とトランジスタＱ４のエミッタ面積比を１
／ｅ（＝１／２．７１８２８）にする必要がある（すな
わち、図３に示したようにミラー電流Ｉ2のピーク点に
おいてミラー電流Ｉ2は電流Ｉ1の１／ｅとなり、コレク
タ電流Ｉ3とＩ4の電流比を１：１にするにはトランジス
タＱ４のトランジスタＱ３に対するエミッタ面積比を上
記ｅとする）。
【００４３】一方、トランジスタＱ４のエミッタ面積比
をトランジスタＱ３のエミッタ面積に対して整数倍とす
る場合に、エミッタ面積比Ｋ＝３としても値が幾分大き
すぎる。
をトランジスタＱ３のエミッタ面積に対して整数倍とす
る場合に、エミッタ面積比Ｋ＝３としても値が幾分大き
すぎる。
【００４４】同様に、トランジスタＱ４のエミッタ面積
比をＫ＝４とすればかなり大きな値となり、図７に示す
ように、エミッタ面積比Ｋが４の時、トランジスタＱ
３、Ｑ４のコレクタ電流Ｉ3、Ｉ4（図６参照）につい
て、Ｉ3＝Ｉ4が成り立つのは、ピーク点（電流Ｉ3がＶT
／Ｒ４）を越えた点ｂになる（同様にエミッタ面積比Ｋ
が３の時は動作点はａとなる。）。
比をＫ＝４とすればかなり大きな値となり、図７に示す
ように、エミッタ面積比Ｋが４の時、トランジスタＱ
３、Ｑ４のコレクタ電流Ｉ3、Ｉ4（図６参照）につい
て、Ｉ3＝Ｉ4が成り立つのは、ピーク点（電流Ｉ3がＶT
／Ｒ４）を越えた点ｂになる（同様にエミッタ面積比Ｋ
が３の時は動作点はａとなる。）。
【００４５】しかし、この動作点（図７のＩ3＝Ｉ4と実
線との交点ｂ）に到達するためには、ピーク点をこえな
ければならないが、本実施例においては、その際に起動
回路101の引き込み電流Ｉ2により、Ｉ3がピーク点を越
えられさえすれば、Ｉ3＝Ｉ4の動作点に到達できる。
線との交点ｂ）に到達するためには、ピーク点をこえな
ければならないが、本実施例においては、その際に起動
回路101の引き込み電流Ｉ2により、Ｉ3がピーク点を越
えられさえすれば、Ｉ3＝Ｉ4の動作点に到達できる。
【００４６】そして、Ｉ3＝Ｉ4となる動作点での起動回
路101の引き込み電流Ｉ2がほぼ無視できるほどの微小電
流であるとすると、トランジスタＱ３、Ｑ４、Ｑ５、Ｑ
６からなる電流ループは、負帰還ループを構成し、動作
が安定化する。
路101の引き込み電流Ｉ2がほぼ無視できるほどの微小電
流であるとすると、トランジスタＱ３、Ｑ４、Ｑ５、Ｑ
６からなる電流ループは、負帰還ループを構成し、動作
が安定化する。
【００４７】
【実施例２】図８は本発明の第２の実施例に係るカレン
トミラー回路の構成を示す図である。
トミラー回路の構成を示す図である。
【００４８】図８を参照して、本実施例は、図２に示し
た前記第１の実施例に係るカレントミラー回路にエミッ
タ抵抗Ｒ３を挿入してなるものである。
た前記第１の実施例に係るカレントミラー回路にエミッ
タ抵抗Ｒ３を挿入してなるものである。
【００４９】本実施例においては、挿入されたエミッタ
抵抗Ｒ３により前記第１の実施例よりもピーク特性がな
まる。すなわち、エミッタ抵抗Ｒ３により平坦化特性を
もたせることができる。
抵抗Ｒ３により前記第１の実施例よりもピーク特性がな
まる。すなわち、エミッタ抵抗Ｒ３により平坦化特性を
もたせることができる。
【００５０】一般に、エミッタ抵抗を挿入すると回路解
析が困難になるが、図９に、Ｒ２＝１００Ω、Ｒ３＝１
５ＫΩとした場合のトランジスタＱ１とＱ２のコレクタ
電流の温度特性の計算値を示す。
析が困難になるが、図９に、Ｒ２＝１００Ω、Ｒ３＝１
５ＫΩとした場合のトランジスタＱ１とＱ２のコレクタ
電流の温度特性の計算値を示す。
【００５１】このカレントミラー回路を用いた起動回路
の引き込み電流も前記第１の実施例と同様に、絶対温度
に比例するが、Ｉ1とＩ2の比を１：数％に設定すること
ができ、従って被起動回路102（図１参照）への影響は
ほとんど無視できる程度にできる。そして、起動回路10
1の引き込み電流Ｉ2は電源電圧に関係なくほぼ一定値に
設定することができる。
の引き込み電流も前記第１の実施例と同様に、絶対温度
に比例するが、Ｉ1とＩ2の比を１：数％に設定すること
ができ、従って被起動回路102（図１参照）への影響は
ほとんど無視できる程度にできる。そして、起動回路10
1の引き込み電流Ｉ2は電源電圧に関係なくほぼ一定値に
設定することができる。
【００５２】図１０に、Ｒ２＝１００Ω、Ｒ３＝１５Ｋ
Ω、ＴＣF（Ｒ）＝−３００ｐｐｍ／℃、コレクタ電圧
ＶCE2＝０．５Ｖとした場合のミラー電流Ｉ2の温度特性
の実測値を、図１１に、Ｒ２＝１００Ω、ＴＣF（Ｒ2）
＝−３００ｐｐｍ／℃、ＶCE 2＝０．５Ｖに固定し、エ
ミッタ抵抗Ｒ３を０Ω、１００Ω、２２０Ω、４７０
Ω、１ＫΩ、２．２ＫΩ、１５ＫΩと変えた場合のカレ
ントミラー回路の入出力電流特性の実測値を示す。
Ω、ＴＣF（Ｒ）＝−３００ｐｐｍ／℃、コレクタ電圧
ＶCE2＝０．５Ｖとした場合のミラー電流Ｉ2の温度特性
の実測値を、図１１に、Ｒ２＝１００Ω、ＴＣF（Ｒ2）
＝−３００ｐｐｍ／℃、ＶCE 2＝０．５Ｖに固定し、エ
ミッタ抵抗Ｒ３を０Ω、１００Ω、２２０Ω、４７０
Ω、１ＫΩ、２．２ＫΩ、１５ＫΩと変えた場合のカレ
ントミラー回路の入出力電流特性の実測値を示す。
【００５３】図１２に、Ｒ２＝１００Ω、Ｒ３＝１Ｋ
Ω、ＴＣF（Ｒ）＝−３００ｐｐｍ／℃、ＶCE2＝０．５
Ｖに固定し、バイアス抵抗Ｒ１を２８０Ω、５６０Ω、
１ＫΩ、２ＫΩと変えた場合のカレントミラー電流特性
の実測値を示す。
Ω、ＴＣF（Ｒ）＝−３００ｐｐｍ／℃、ＶCE2＝０．５
Ｖに固定し、バイアス抵抗Ｒ１を２８０Ω、５６０Ω、
１ＫΩ、２ＫΩと変えた場合のカレントミラー電流特性
の実測値を示す。
【００５４】図１１を参照して、エミッタ抵抗Ｒ３を大
きくすることにより、起動回路の引き込み電流Ｉ2を微
小電流に設定することができ、しかもほぼ一定値に設定
することができる。
きくすることにより、起動回路の引き込み電流Ｉ2を微
小電流に設定することができ、しかもほぼ一定値に設定
することができる。
【００５５】
【実施例３】なお、上記各実施例で説明した起動回路
は、バイポーラ素子に限定されるものでなくＭＯＳデバ
イスで構成することもできる。前記第１の実施例をＭＯ
Ｓトランジスタで構成した場合を以下に説明する。
は、バイポーラ素子に限定されるものでなくＭＯＳデバ
イスで構成することもできる。前記第１の実施例をＭＯ
Ｓトランジスタで構成した場合を以下に説明する。
【００５６】素子の整合性は好いものとし、チャネル長
変調と基板効果を無視し、ＭＯＳトランジスタのドレイ
ン電流とゲート−ソース間電圧の関係は２乗則に従うも
のとすると、ＭＯＳトランジスタのドレイン電流は、次
式（７）で与えられる。
変調と基板効果を無視し、ＭＯＳトランジスタのドレイ
ン電流とゲート−ソース間電圧の関係は２乗則に従うも
のとすると、ＭＯＳトランジスタのドレイン電流は、次
式（７）で与えられる。
【００５７】
【数７】
【００５８】ここで、βはトランスコンダクタンス・パ
ラメータであり、β＝μ（ＣOX／２）（Ｗ／Ｌ）と表さ
れる。ただし、μはキャリアの実効モビリティ、ＣOXは
単位面積当たりのゲート酸化膜容量、Ｗ、Ｌはそれぞれ
ゲート幅、ゲート長を表わし、ＶGSはゲート・ソース間
電圧、ＶTHはゲートしきい値電圧をそれぞれ示す。
ラメータであり、β＝μ（ＣOX／２）（Ｗ／Ｌ）と表さ
れる。ただし、μはキャリアの実効モビリティ、ＣOXは
単位面積当たりのゲート酸化膜容量、Ｗ、Ｌはそれぞれ
ゲート幅、ゲート長を表わし、ＶGSはゲート・ソース間
電圧、ＶTHはゲートしきい値電圧をそれぞれ示す。
【００５９】図１３に、前記第１の実施例で説明した回
路をＭＯＳトランジスタで構成したカレントミラー回路
を示す。ＭＯＳトランジスタＭ１、Ｍ２のドレイン電流
はＩ1、Ｉ2は次式（８）、（９）で与えられる。
路をＭＯＳトランジスタで構成したカレントミラー回路
を示す。ＭＯＳトランジスタＭ１、Ｍ２のドレイン電流
はＩ1、Ｉ2は次式（８）、（９）で与えられる。
【００６０】
【数８】
【００６１】
【数９】
【００６２】また、ＭＯＳトランジスタＭ１のソース・
ドレイン間電圧ＶGS1はＭＯＳトランジスタＭ２のソー
ス・ドレイン間電圧ＶGS2に抵抗Ｒ２の端子間電圧Ｒ２
×Ｉ1を加えたものに等しく（図１３参照）、ソース・
ドレイン間電圧の差ΔＶGSは次式（１０）で与えられ
る。
ドレイン間電圧ＶGS1はＭＯＳトランジスタＭ２のソー
ス・ドレイン間電圧ＶGS2に抵抗Ｒ２の端子間電圧Ｒ２
×Ｉ1を加えたものに等しく（図１３参照）、ソース・
ドレイン間電圧の差ΔＶGSは次式（１０）で与えられ
る。
【００６３】
【数１０】
【００６４】上式（８）と上式（１０）からミラー電流
Ｉ2として次式（１１）が導出される。
Ｉ2として次式（１１）が導出される。
【００６５】
【数１１】
【００６６】上式（１１）の両辺を電流Ｉ1で微分し
て、ｄＩ2／ｄＩ1＝０を与える電流Ｉ1は、次式（１
２）で与えられる。
て、ｄＩ2／ｄＩ1＝０を与える電流Ｉ1は、次式（１
２）で与えられる。
【００６７】
【数１２】
【００６８】上式（１２）の電流Ｉ1のうち最初の値
（１／R2 2β）ではミラー電流Ｉ2＝０となり、回路が起
動せず不適当である。
（１／R2 2β）ではミラー電流Ｉ2＝０となり、回路が起
動せず不適当である。
【００６９】したがって、Ｉ1＝１／（４Ｒ2 2β）の場
合にミラー電流Ｉ2は次式（１３）で与えられるピーク
値をとる。
合にミラー電流Ｉ2は次式（１３）で与えられるピーク
値をとる。
【００７０】
【数１３】
【００７１】図１４に、図１３に示した本実施例に係る
ＭＯＳ型カレントミラー回路の電流特性を示す。図１４
を参照して、期待されるピーキング特性が現れている。
ＭＯＳ型カレントミラー回路の電流特性を示す。図１４
を参照して、期待されるピーキング特性が現れている。
【００７２】ただし、ＭＯＳの場合には、ピーク値を与
える電流Ｉ1（＝１／（４Ｒ2 2β））の４倍以上の電流
ではミラー電流Ｉ2は零となる。
える電流Ｉ1（＝１／（４Ｒ2 2β））の４倍以上の電流
ではミラー電流Ｉ2は零となる。
【００７３】したがって、図１３に示したＭＯＳ型カレ
ントミラー回路は、図２に示したバイポーラ・カレント
ミラー回路と同一特性を持つ起動回路として利用でき
る。
ントミラー回路は、図２に示したバイポーラ・カレント
ミラー回路と同一特性を持つ起動回路として利用でき
る。
【００７４】ＭＯＳデバイスにおいては、モビリティμ
が温度特性を持つから、トランスコンダクタンス・パラ
メータβの温度依存性は次式（１４）で表される。
が温度特性を持つから、トランスコンダクタンス・パラ
メータβの温度依存性は次式（１４）で表される。
【００７５】
【数１４】
【００７６】ただし、β0は常温（Ｔ＝Ｔ0＝３００Ｋ）
でのβの値である。
でのβの値である。
【００７７】したがって、上式（１３）で示されるピー
ク電流は、上式（１４）のβを用いて、抵抗Ｒ２の微分
温度係数ＴＣF（Ｒ2）が零（＝０）の時に、温度（絶対
温度Ｔ）の３／２乗に比例することがわかる。
ク電流は、上式（１４）のβを用いて、抵抗Ｒ２の微分
温度係数ＴＣF（Ｒ2）が零（＝０）の時に、温度（絶対
温度Ｔ）の３／２乗に比例することがわかる。
【００７８】図１５に１／βの特性を示す。図１５を参
照して、上式（９）に示されるＭＯＳカレントミラー回
路は常温を中心温度とした通常の動作領域においては、
およそ温度に比例しているとみなすことができる。すな
わち、ＰＴＡＴとみなすことができる。
照して、上式（９）に示されるＭＯＳカレントミラー回
路は常温を中心温度とした通常の動作領域においては、
およそ温度に比例しているとみなすことができる。すな
わち、ＰＴＡＴとみなすことができる。
【００７９】なお、ＭＯＳカレントミラー回路のミラー
電流の微分温度係数（ＴＣF）はバイポーラカレントミ
ラー回路のミラー電流の微分温度係数（ＴＣF）のおよ
そ１．５倍となる。すなわち、ＭＯＳでは１／（Ｒ
2β）がバイポーラでの熱電圧ＶTに相当することがわか
る。
電流の微分温度係数（ＴＣF）はバイポーラカレントミ
ラー回路のミラー電流の微分温度係数（ＴＣF）のおよ
そ１．５倍となる。すなわち、ＭＯＳでは１／（Ｒ
2β）がバイポーラでの熱電圧ＶTに相当することがわか
る。
【００８０】
【実施例４】前記第２の実施例で説明した回路をＭＯＳ
トランジスタで構成した回路を図１６に示す。図１６を
参照して、ＭＯＳトランジスタＭ２にソース抵抗Ｒ３を
挿入したＭＯＳカレントミラー回路では、バイポーラ素
子の場合と同様に、ミラー電流のピーク値をなまらせ、
平坦化されると同時に、微小電流に設定することができ
る。すなわち、起動回路としては被起動回路への影響を
無視できるほど小さくすることができる。
トランジスタで構成した回路を図１６に示す。図１６を
参照して、ＭＯＳトランジスタＭ２にソース抵抗Ｒ３を
挿入したＭＯＳカレントミラー回路では、バイポーラ素
子の場合と同様に、ミラー電流のピーク値をなまらせ、
平坦化されると同時に、微小電流に設定することができ
る。すなわち、起動回路としては被起動回路への影響を
無視できるほど小さくすることができる。
【００８１】以上、本発明を上記各実施例に即して説明
したが、本発明は上記態様にのみ限定されるものでない
ことは勿論である。例えば本発明におけるカレントミラ
ー回路はｎｐｎ型バイポーラトランジスタに限定され
ず、ミラー電流を出力（sourcecurrent）するｐｎｐ型
トランジスタで構成してもよく、またＭＯＳ構成におい
てはｎ−チャネルＭＯＳトランジスタにのみ限定され
ず、ｐ−チャネルＭＯＳトランジスタで構成した場合に
も同様にして適用される。
したが、本発明は上記態様にのみ限定されるものでない
ことは勿論である。例えば本発明におけるカレントミラ
ー回路はｎｐｎ型バイポーラトランジスタに限定され
ず、ミラー電流を出力（sourcecurrent）するｐｎｐ型
トランジスタで構成してもよく、またＭＯＳ構成におい
てはｎ−チャネルＭＯＳトランジスタにのみ限定され
ず、ｐ−チャネルＭＯＳトランジスタで構成した場合に
も同様にして適用される。
【００８２】
【発明の効果】以上説明したように、本発明の起動回路
によれば、低電圧から動作し、しかも被起動回路への影
響を無視できるほどに小さくすることができる。また、
本発明によれば、起動回路の引き込み電流を微小電流に
設定することができ、しかもピークを平坦化させてほぼ
一定値に設定することができるため、被起動回路への影
響を抑止低減し、被起動回路を安定動作させることがで
きる。
によれば、低電圧から動作し、しかも被起動回路への影
響を無視できるほどに小さくすることができる。また、
本発明によれば、起動回路の引き込み電流を微小電流に
設定することができ、しかもピークを平坦化させてほぼ
一定値に設定することができるため、被起動回路への影
響を抑止低減し、被起動回路を安定動作させることがで
きる。
【図１】本発明の実施例に係る起動回路の構成を示すブ
ロック図である。
ロック図である。
【図２】本発明の第１の実施例に係るカレントミラー回
路の構成を示す図である。
路の構成を示す図である。
【図３】本発明の第１の実施例に係るカレントミラー回
路の特性（基準電流Ｉ1とミラー電流Ｉ2の関係）を示す
図である。
路の特性（基準電流Ｉ1とミラー電流Ｉ2の関係）を示す
図である。
【図４】本発明の第１の実施例に係る起動回路の温度特
性の実測値を示す図である。
性の実測値を示す図である。
【図５】本発明の第１の実施例に係る起動回路バイアス
抵抗に対する特性の実測値を示す図である。
抵抗に対する特性の実測値を示す図である。
【図６】本発明の第１の実施例に係るカレントミラー回
路を用いて構成された基準電圧回路を示す図である。
路を用いて構成された基準電圧回路を示す図である。
【図７】図６の基準電圧回路の特性を説明するための図
である。
である。
【図８】本発明の第２の実施例に係るカレントミラー回
路の構成を示す図である。
路の構成を示す図である。
【図９】本発明の第２の実施例に係るカレントミラー回
路の特性（入力電流Ｉ1とミラー電流Ｉ2の関係）をを示
す図である。
路の特性（入力電流Ｉ1とミラー電流Ｉ2の関係）をを示
す図である。
【図１０】本発明の第２の実施例に係るカレントミラー
回路の温度特性の実測値を示す図である。
回路の温度特性の実測値を示す図である。
【図１１】本発明の第２の実施例に係るカレントミラー
回路のエミッタ抵抗による平坦化特性の実測値を示す図
である。
回路のエミッタ抵抗による平坦化特性の実測値を示す図
である。
【図１２】本発明の第２の実施例に係る起動回路のバイ
アス抵抗による特性の実測値を示す図である。
アス抵抗による特性の実測値を示す図である。
【図１３】本発明の第３の実施例に係るカレントミラー
回路の構成を示す図である。
回路の構成を示す図である。
【図１４】本発明の第３の実施例に係るカカレントミラ
ー回路の特性を示す図図である。
ー回路の特性を示す図図である。
【図１５】本発明の第３の実施例に係る起動回路の温度
特性を説明するために示した特性図である。
特性を説明するために示した特性図である。
【図１６】本発明の第４の実施例に係るカレントミラー
回路の構成を示す図である。
回路の構成を示す図である。
【図１７】従来回路の構成を示す図である。
101 起動回路 102 被起動回路 103 カレントミラー回路
Claims (9)
- 【請求項１】電源から抵抗を介して電流が供給されるカ
レントミラー回路を有し、該カレントミラー回路のミラ
ー電流により、少なくとも電源電圧零、回路電流零の第
１の動作点を含む複数の動作点を持つ被起動回路の動作
点について前記第１の動作点を取り得なくする起動回路
において、 前記カレントミラー回路のミラー電流が、前記電源電圧
の増加とともに零に近づくように構成されたことを特徴
とする起動回路。 - 【請求項２】電源から抵抗を介して電流が供給されるカ
レントミラー回路を有し、該カレントミラー回路のミラ
ー電流により、少なくとも電源電圧零、回路電流零の第
１の動作点を含む複数の動作点を持つ被起動回路の動作
点について前記第１の動作点を取り得なくする起動回路
において、 前記カレントミラー回路のミラー電流が、前記電源電圧
の増加にかかわらずほぼ一定の微小電流となることを特
徴とする起動回路。 - 【請求項３】前記カレントミラー回路のミラー電流が、
前記被起動回路の最大の回路電流を越えた動作点に設定
することを特徴とする請求項１記載の起動回路。 - 【請求項４】少なくとも電源電圧零、回路電流零の第１
の動作点を含む複数の動作点を持つ被起動回路の動作点
について前記第１の動作点を取り得なくする起動回路に
おいて、 入力端が電源側と抵抗を介して接続されたカレントミラ
ー回路を有し、 前記カレントミラー回路が、前記入力端と入力側トラン
ジスタの第１の信号端子との間に抵抗を備え、出力端か
ら出力されるミラー電流が前記被起動回路について回路
電流のピーク点を越えた動作点に対しても前記被起動回
路を該動作点に設定自在としたことを特徴とする起動回
路。 - 【請求項５】前記カレントミラー回路の出力段トランジ
スタの第２の信号端子が抵抗を介して第２の電源に接続
されることを特徴とする請求項４記載の起動回路。 - 【請求項６】前記カレントミラー回路の前記ミラー電流
が、前記被起動回路を前記動作点に設定した後に前記電
源電圧の増加にかかわらずほぼ一定の微小電流となるこ
とを特徴とする請求項４記載の起動回路。 - 【請求項７】前記カレントミラー回路の前記ミラー電流
が、前記電源電圧の増加とともに零に近づくように構成
されたことを特徴とする請求項４記載の起動回路。 - 【請求項８】前記カレントミラー回路がバイポーラトラ
ンジスタで構成されたことを特徴とする請求項１乃至７
のいずれか一に記載の起動回路。 - 【請求項９】前記カレントミラー回路がＭＯＳトランジ
スタで構成されたことを特徴とする請求項１乃至７のい
ずれか一に記載の起動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7145684A JP2800720B2 (ja) | 1995-05-19 | 1995-05-19 | 起動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7145684A JP2800720B2 (ja) | 1995-05-19 | 1995-05-19 | 起動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08314561A true JPH08314561A (ja) | 1996-11-29 |
| JP2800720B2 JP2800720B2 (ja) | 1998-09-21 |
Family
ID=15390703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7145684A Expired - Lifetime JP2800720B2 (ja) | 1995-05-19 | 1995-05-19 | 起動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2800720B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900689B2 (en) | 2001-03-08 | 2005-05-31 | Nec Electronics Corporation | CMOS reference voltage circuit |
| WO2010023421A1 (en) * | 2008-08-28 | 2010-03-04 | Adaptalog Limited | Temperature sensitive circuit |
| JP2017022506A (ja) * | 2015-07-09 | 2017-01-26 | ローム株式会社 | 出力回路および半導体装置 |
| JP2019057204A (ja) * | 2017-09-22 | 2019-04-11 | 新日本無線株式会社 | 起動回路の故障検出方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4854460A (ja) * | 1971-11-11 | 1973-07-31 | ||
| JPS547149A (en) * | 1977-06-17 | 1979-01-19 | Matsushita Electric Ind Co Ltd | Constant current circuit |
| JPS5522835U (ja) * | 1978-07-27 | 1980-02-14 | ||
| JPS61107017U (ja) * | 1984-12-20 | 1986-07-07 | ||
| JPS62293326A (ja) * | 1986-06-11 | 1987-12-19 | Matsushita Electric Ind Co Ltd | 定電流源回路 |
| JPS6435616A (en) * | 1987-07-31 | 1989-02-06 | Nec Corp | Constant-current circuit |
| JPH0615113U (ja) * | 1992-07-31 | 1994-02-25 | ミツミ電機株式会社 | 定電流回路 |
-
1995
- 1995-05-19 JP JP7145684A patent/JP2800720B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4854460A (ja) * | 1971-11-11 | 1973-07-31 | ||
| JPS547149A (en) * | 1977-06-17 | 1979-01-19 | Matsushita Electric Ind Co Ltd | Constant current circuit |
| JPS5522835U (ja) * | 1978-07-27 | 1980-02-14 | ||
| JPS61107017U (ja) * | 1984-12-20 | 1986-07-07 | ||
| JPS62293326A (ja) * | 1986-06-11 | 1987-12-19 | Matsushita Electric Ind Co Ltd | 定電流源回路 |
| JPS6435616A (en) * | 1987-07-31 | 1989-02-06 | Nec Corp | Constant-current circuit |
| JPH0615113U (ja) * | 1992-07-31 | 1994-02-25 | ミツミ電機株式会社 | 定電流回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900689B2 (en) | 2001-03-08 | 2005-05-31 | Nec Electronics Corporation | CMOS reference voltage circuit |
| US7173481B2 (en) * | 2001-03-08 | 2007-02-06 | Nec Electronics Corporation | CMOS reference voltage circuit |
| WO2010023421A1 (en) * | 2008-08-28 | 2010-03-04 | Adaptalog Limited | Temperature sensitive circuit |
| JP2017022506A (ja) * | 2015-07-09 | 2017-01-26 | ローム株式会社 | 出力回路および半導体装置 |
| JP2019057204A (ja) * | 2017-09-22 | 2019-04-11 | 新日本無線株式会社 | 起動回路の故障検出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2800720B2 (ja) | 1998-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682470B2 (ja) | 基準電流回路 | |
| JP3039611B2 (ja) | カレントミラー回路 | |
| EP1235132B1 (en) | Reference current circuit | |
| US6384586B1 (en) | Regulated low-voltage generation circuit | |
| US20050285666A1 (en) | Voltage reference generator circuit subtracting CTAT current from PTAT current | |
| US6507238B1 (en) | Temperature-dependent reference generator | |
| JPH05206755A (ja) | 基準電圧発生回路 | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| JP2874634B2 (ja) | 基準電圧回路 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| JPS6326895B2 (ja) | ||
| US20040232976A1 (en) | Temperature-independent current source circuit | |
| JP2800720B2 (ja) | 起動回路 | |
| EP1242853B1 (en) | Electronic circuit | |
| US6771055B1 (en) | Bandgap using lateral PNPs | |
| US6885224B2 (en) | Apparatus for comparing an input voltage with a threshold voltage | |
| JP3349047B2 (ja) | 定電圧回路 | |
| US4571536A (en) | Semiconductor voltage supply circuit having constant output voltage characteristic | |
| US20120153997A1 (en) | Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage | |
| US6377114B1 (en) | Resistor independent current generator with moderately positive temperature coefficient and method | |
| JP2006065439A (ja) | バンドギャップ型基準電圧発生回路 | |
| US6667608B2 (en) | Low voltage generating circuit | |
| JP2000323939A (ja) | 基準電圧回路 | |
| JP2000065872A (ja) | 電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980609 |