JPH08314513A - シリアル通信装置 - Google Patents

Abstract

(57)【要約】 【目的】 シリアルデータを所定回数の読込タイミング
でデータを受信、確定する通信装置において、この読込
タイミングの遅れを検出した場合においても、上述読込
タイミングを早め、正確なデータ通信を得る。 【構成】 制御装置２１から通信線３０を経て送信され
るシリアルデータを所定回数の読込タイミングで受信、
確定する通信装置１は、この読込タイミングを決定する
通信処理周期を計測し、この読込タイミングが通信装置
１内の他の割込み処理等により遅れた場合、データの確
定ができなくなることを防止するために、通信装置１
は、上述読込タイミングを早める。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、エンジン制御装置、ト
ランスミッション制御装置等の制御手段を有する車両用
制御装置において、シリアルデータを送受信するシリア
ル通信装置に関するものである。

【０００２】

【従来の技術】 従来では、例えば、図２に示す様に、
制御装置１の汎用入出力ポート２ａは，通信線３０を介
して、制御装置２１の汎用入出力ポート２２ａに接続さ
れており、制御装置１の汎用入力ポートを使用し、この
入力ポートに受信したシリアルデータのポートレベル判
定を通信処理自体のソフト処理負荷が小さい、時間割込
み処理する通信装置、または、ベース処理内に通信処理
を設定し、ベース処理周期毎に処理する通信装置等があ
る。

【０００３】例えば、車速信号、スロットル開度信号、
ブレーキ操作信号、シフトポジション信号がそれぞれ、
データ１、データ２、データ３、データ４に対応するよ
うに構成されたシリアルデータが制御装置２１から通信
線３０を介して、制御装置１に情報伝達される上述の通
信装置では、制御装置２１がこれらの信号またはセンサ
の異常を検出した場合、対応するシリアルデータを”Ｈ
ｉ”レベルにするものであり、スロットル開度センサが
異常となった場合には、データ２が”Ｈｉ”レベルとな
り、その他のデータは”Ｌｏ”レベルとするものであ
る。

【０００４】

【発明が解決しようとする課題】例えば、制御装置２１
からスタートビットの後、”１””０””１””０”の
４ビットデータが送信された場合は、制御装置１は図５
（ａ）に示すように信号のデータを検出する。つまり、
制御装置１は、信号の各ビットに対し、”０”〜”６”
の読込タイミングを設定し、この読込タイミングのうち
ほぼ中心位置に相当する”２”〜”４”の３回にデータ
判定タイミングであるポートレベル判定タイミングを設
定し、このポートレベル判定タイミングにて得られたポ
ートレベルが同一のとき、データの内容を確定する。

【０００５】しかし、時間割込みによる受信処理では、
受信処理の割込み頻度が高く処理負荷が大きい場合、例
えば、点火制御、噴射制御、アナログ−デジタル変換等
の割込み処理に遅れが発生し、また、ベース処理による
受信処理では、ベース処理周期は他の割込み処理が多発
すると遅れるため、例えば、内燃機関が高回転時等の回
転角割込みが多発するソフト処理負荷が大きい領域にお
いては、ベース処理周期が遅れ、図５（ｂ）に示すよう
にポートレベルを判定するためのベース処理１周期毎に
設定される”２”〜”４”のポートレベル判定タイミン
グが、上記信号のデータに対し、遅れる。

【０００６】このため、図中Ａに示すシリアルデータ”
１””０””１””０”のうち、最終ビットに相当す
る”０”を確定するためのポートレベル判定タイミン
グ”４”では、既に、シリアルデータはアイドル状態に
なっており、シリアルデータの最終ビットの確定が不可
能となり、シリアルデータの誤検出が発生するという問
題がある。

【０００７】更に、上記問題を解決するために高速処理
が可能な高性能ＣＰＵを使用することが考えられるが、
制御装置のコストアップを招く。そこで、本発明は前記
問題点を解決するために、読込タイミング、ポートレベ
ル判定タイミング設定するベース処理周期の遅れに基づ
き、ポートレベル判定タイミングを変更することによ
り、コストを上げることなくソフト処理負荷の高い領域
においても精度のよいシリアル通信装置を提供すること
を目的とする。

【０００８】

【課題を解決するための手段】本発明は、前記問題点を
解決するために、運転状態を検出する検出手段と、前記
検出手段の出力に基づき車両を制御する制御手段と、前
記制御手段に所定ビット長のシリアルデータの送信を行
なう送信手段と、前記制御手段に設けられ、前記送信手
段から送信されたシリアルデータを受信すると共に、所
定期間毎に計数歩進する計数手段に基づき設定されたシ
リアルデータの読込タイミングが前記所定ビット長の中
で設定されている受信手段と、前記受信手段により設定
されている読込タイミングの中から読み込んだシリアル
データの内容を判定する判定タイミングを設定するデー
タ判定タイミング設定手段と、前記受信手段の処理遅れ
を検出する処理遅れ検出手段と、前記処理遅れ検出手段
により前記処理遅れが検出された場合、前記判定タイミ
ングを変更するタイミング変更手段とを有することを特
徴とするシリアル通信装置を提供するものである。

【０００９】また、前記データ判定タイミングは、前記
シリアルデータの所定ビット長の中心付近に設定される
ことを特徴とするシリアル通信装置としてもよい。ま
た、前記タイミング変更手段は、前記データ判定タイミ
ングを早めることを特徴とするシリアル通信装置として
もよい。また、前記タイミング変更手段は、更に、シリ
アルデータの内容判定後、前記計数手段を初期化するこ
とを特徴とするシリアル通信装置としてもよい。

【００１０】また、前記シリアルデータは、前記検出手
段が検出した運転状態と異常検出信号との少なくとも一
つであることを特徴とするシリアル通信装置としてもよ
い。また、前記処理遅れ検出手段は、受信したデータの
所定ビット長当たりの前記読込タイミング回数終了まで
の時間総和と受信したデータの所定ビット長当たりの通
信時間との比率に基づき処理遅れを検出することを特徴
とするシリアル通信装置としてもよい。

【００１１】

【作用】前記構成よりなる本発明によれば、ソフト処理
負荷の高い領域においても通信精度を確保するために、
ポートレベル判定タイミング設定する処理周期の遅れを
計測し、そのベース処理周期の遅れに基づき、ポートレ
ベルを判定するポートレベル判定タイミングを変更す
る。

【００１２】

【実施例】図１は本実施例のシリアル通信装置を適用し
たエンジン及びトランスミッションとそれらを電子制御
する各制御装置のシステム全体構成を示したブロック図
である。図１に示すように、エンジン制御装置（以下Ｅ
ＣＵ１と記す）は、主としてＣＰＵ２、入力回路３、出
力回路４及び図示しないＲＯＭ、ＲＡＭから構成されて
いる。

【００１３】この入力回路３には、エンジン回転センサ
５からエンジン回転数、エンジン水温センサ６からエン
ジン冷却水温、吸気温センサ７から吸気温等が入力され
ている。そして、ＥＣＵ１は、出力回路４から燃料噴射
量及び点火信号等を出力している。また、本実施例で
は、ＥＣＵ１は、各センサの異常を検出した場合はダイ
アグランプ３１を点灯する。

【００１４】一方、トランスミッション制御装置（以下
ＥＣＵ２１と記す）は、主としてＣＰＵ２２、入力回路
２３、出力回路２４及び図示しないＲＯＭ、ＲＡＭから
構成されている。この入力回路２３には、車速センサ２
６から車速信号、スロットル開度センサ２７からスロッ
トル開度信号、ブレーキスイッチ２８からブレーキ操作
信号、シフトポジションスイッチ２９からシフトポジシ
ョン信号が入力されている。そして、ＥＣＵ２１は出力
回路２４からの変速要求等の信号をトランスミッション
１０に出力して制御している。

【００１５】また、上記ＥＣＵ１と上記ＥＣＵ２１との
間には、通信線３０が配線されており、この通信線３０
を介して、上記センサの異常検出信号をＥＣＵ２１から
ＥＣＵ１に情報伝達を行なっている。上記ＥＣＵ１内の
ＣＰＵ１にて電源投入後、周知の初期化処理の後、所定
時間（例えば８ｍｓ）毎に実行される周知のベースルー
チン内にある本実施例である通信処理を図３に示す。

【００１６】まず、ＣＰＵ１は、フリーランカウンタに
より本処理の実行時刻を算出し、その実行時刻をメモリ
に記憶し（ステップ２００）、本処理の今回実行時刻と
前回実行時刻との差により、本処理の実行時間の間隔を
算出する（ステップ２０１）。その後、図示しない電源
投入後の初期化処理にてクリアされる後述の通信処理カ
ウンタ値が所定値（例えば”６”）以上であるか判定し
（ステップ２０２）、所定値以上と判断された場合、処
理遅れ検出手段である遅れ率の演算が可能であると判断
できるため、ステップ２０４に進む。

【００１７】ステップ２０２にて、カウンタが所定値未
満と判断された時は遅れ率の演算をしないようにするた
め、ステップ２０３に進み、この通信処理カウンタをイ
ンクリメントし、図４のに進み、本処理を終了する。
更に、ステップ２０４では、「ステップ２０１にて算出
した１回の本処理の実行時間の間隔」と「予め設定され
た本処理の周期（例えば８ｍｓ）」との比率である遅れ
率を （「本処理実行時間の間隔」／「本処理周期」）の過去
６回分の平均 尚、「本処理実行時間の間隔」は、「予め設定された本
処理の周期（例えば８ｍｓ）」に対し、早く終了するこ
とはなく、「本処理実行時間の間隔」／「本処理周期」
は１以上となる。から算出し、ステップ２０５に進み、
図５（ａ）の”２”位置に相当するポートレベル判定タ
イミング（データ判定タイミング）の最初位置であるポ
ート読込開始位置（ＣＰＴＲＥＡＤ）を決定するタイミ
ングであるかを読込タイミングカウンタ値により判定す
る。

【００１８】ステップ２０５にて、読込タイミングカウ
ンタ値が０以外の時は、図４のステップ２０７に進み、
読込タイミングカウンタ値が０の時は、タイミング変更
手段である以下式 Ｘ１＝（遅れ率 − １） × ６ ＣＰＴＲＥＡＤ＝（通常時のポート読込開始位置）−
Ｘ１ 尚、Ｘ１は、処理遅れの比率の積算値を示し、小数以下
は切り捨てとし、”６”は、読込回数／１ビットの間隔
を示す。によりポート読込開始位置（ＣＰＴＲＥＡＤ）
を決定する。

【００１９】つまり、上式は、ベース処理周期毎に設定
される読込タイミングの所定回数分の処理遅れの積算値
（Ｘ１）が大きくなり、ポートレベル確定に必要な最終
ポートレベル判定タイミング（図５（ａ）中”４”）
が、シリアルデータ内の次のビットへのオーバーラップ
を防止するために、通常時のポート読込開始位置（図５
（ａ）中”２”）を順次早めるものである。

【００２０】その後、ステップ２０７では、通信データ
の最初に配置されるスタートビットが検出済みであるか
判別し、スタートビット検出済みであれば、現在シリア
ルデータ受信中であるため、ステップ２０８に進み、ス
タートビットが未検出であれば、次のシリアルデータ受
信に備え、ステップ２２０に進む。ステップ２０８で
は、読込タイミングカウンタ値と（６−（遅れ率−１）
×６）とを比較することにより、１ビットの通信時間が
経過したかを判定し、 読込タイミングカウンタ値 ＝ ６−（遅れ率−１）×
６ の時は、１ビットの通信時間が経過したと判断し、ステ
ップ２１０に進み、読込タイミングカウンタをクリア
し、 読込タイミングカウンタ値 ≠ ６−（遅れ率−１）×
６ の時は、１ビットの通信の最中と判断し、ステップ２０
９に進み、引き続きポートレベル読込処理を継続するた
めに、読込タイミングカウンタをインクリメントする。

【００２１】更に、次のステップ２１１、２１２におい
て、今回の本処理でポートレベルの読み込みを実施する
かを判別し、読込タイミングカウンタ値がＣＰＴＲＥＡ
Ｄ以上、ＣＰＴＲＥＡＤ＋２以下の時、読み込みを実施
すると判断し、ステップ２１３に進み、ポートレベルを
読み込み、記憶する。また、次のステップ２１４では、 読込タイミングカウンタ値 ＝ ＣＰＴＲＥＡＤ＋２ であるかにより、ポートレベルを３回読み込んだか判定
し、ポートレベルを３回読み込んでいれば、ステップ２
１５に進み、読み込んだポートレベルが一致しているか
判定し、一致していれば、ステップ２１６に進み、ポー
トレベルを確定する。

【００２２】ステップ２１１、２１２、２１４のいずれ
かで否定判断された場合、または、ステップ２１６が終
了した場合はステップ２１７に進み、「規定ビット数受
信」、または、「受信シリアルデータのアイドル状態検
出」等により、シリアルデータの全ビットの受信が完了
したか判定し、受信が完了していなければ、本処理を終
了し、受信が完了してれば、通信データ確定後（ステッ
プ２１８）、スタートビット検出用フラグをクリアし
（ステップ２１９）、次のデータ受信に備える。

【００２３】また、ステップ２１５にて、読み込んだポ
ートレベルが一致してなかった場合は、シリアルデータ
受信中にノイズ等の異常が発生したと考えられるため、
ステップ２１９に進み、誤情報を保持しないように今回
の一連の受信データをクリアし、無効にする。ステップ
２０７にてスタートビットが検出されていないと判断さ
れた場合、シリアルデータのアイドル状態（例えば８ビ
ット相当の”１”）後の最初の”０”であるスタートビ
ットの検出処理を実行する。

【００２４】次に、ステップ２２１にて、このスタート
ビットが検出されたか否かを判定し、検出されていない
場合は、本処理を終了し、検出されていた場合は、ステ
ップ２１１以降の受信処理を許可するために、ステップ
２２２にて、スタートビット検出用フラグ、読込タイミ
ングカウンタをクリアし、本処理を終了する。上記の通
信処理を行なった時の動作を図６に示す。

【００２５】図６においてもＥＣＵ２１のサブＣＰＵ２
２からＥＣＵ１のメインＣＰＵ１へ１ビット長のスター
トビットの後、”１””０””１””０”の４ビットデ
ータ送信中にデータ割込み処理が多発し、ベース処理周
期が長くなったために読込タイミング設定間隔が大きく
なった場合を示しており、受信中のシリアルデータのビ
ット長に対し、ポートレベル判定タイミングが遅れた状
態である。

【００２６】スタートビット、最初のビット”１”は、
１ビット長に対しする読込タイミングのほぼ中心に設定
している通常のポートレベル判定タイミング”２”〜”
４”にて検出できているが、（１）で示す２番目のビッ
ト以降の検出処理には遅れが発生している。このため、
３番目のビット以降の検出処理では、ポートレベル判定
タイミングを早め、（２）のポートレベル判定タイミン
グを読込タイミングの”１”〜”３”に設定し、読込タ
イミング”５”終了時に読込タイミングの６回目をクリ
アし、次回のデータ受信を予め設定された読込タイミン
グ、ポートレベル判定タイミングにて実行できるように
する。

【００２７】（２）の読込タイミングにおいても遅れが
発生した場合、（３）においても同様の処理を実行す
る。本実施例では、ポートレベル判定タイミングの進め
すぎによるデータ受信不良を防止するために、ポートレ
ベル判定タイミングを進める限界をシリアルデータの読
込みができる最も早い読込タイミング”０”としてい
る。

【００２８】尚、本発明は上記の実施例に限定されるも
のではなく、以下のような変形または拡張が可能であ
る。本実施例では、遅れ率を６回の平均により算出して
いるが、通信処理のスピードが必要な場合は、平均回数
を小さくしてもよく、環境等により、正確な通信処理が
必要な場合は、平均回数を大きくしてもよい。

【００２９】また、本実施例では１ビット当たりの読込
タイミングを６回にしているが、通信処理のスピード、
精度が必要な場合は、読込タイミングを多くしてもよ
い。また、本実施例では、１ビット当たりの読込タイミ
ング６回のうちポートレベル判定タイミングを３回にし
ているが、精度が必要な場合は、ポートレベル判定タイ
ミングを多くしてもよく、スピードが必要な場合は、ポ
ートレベル判定タイミングを少なくしてもよい。

【００３０】また、本実施例では、シリアルデータとし
て、異常データを示しているが、運転状態を検出するセ
ンサ出力の二進変換値、または、運転状態を示すスイッ
チのオン／オフ信号でもよい。また、異常検出時は、ダ
イアグランプを点灯（点滅）するようにしているが、警
告音、または、異常データを記憶しておき、内外部のダ
イアグ検出装置へのデータ出力によって表示してもよ
い。

【００３１】また、本実施例では、シリアルデータ受信
処理遅れが発生した場合、ポートレベル判定タイミング
を早めるが、早める限界を読込タイミングカウンタ値、
または、スタートビット受信開始からの時間、または、
前ビット終了時からの時間、または、今ビット開始時か
らの時間の少なくとも１つによりガードしてもよい。

【００３２】

【発明の効果】本発明は、ポートレベル判定タイミング
設定周期の遅れを計測し、その処理周期の遅れに基づ
き、ポートレベル判定タイミングを変更することで、シ
リアル通信装置のソフト処理負荷の高い領域においても
高精度の通信が得られるという効果がある。

【図面の簡単な説明】

【図１】本実施例のシリアル通信装置を適用したエンジ
ン制御装置、及び、トランスミッション制御装置のシス
テム全体構成を示したブロック図である。

【図２】本実施例のシリアル通信装置を適用した電子制
御装置間の通信データの構成図である。

【図３】本実施例の通信装置内にて実行される処理を示
すフローチャートである。

【図４】本実施例の通信装置内にて実行される処理を示
すフローチャートである。

【図５】（ａ）従来の通信装置の処理遅れがない時のタ
イミングチャートである。 （ｂ）従来の通信装置の処理遅れがある時のタイミング
チャートである。

【図６】本実施例の通信装置を適用した時のタイミング
チャートである。

【符号の説明】

１ エンジン制御装置 ２ ＣＰＵ ３ 入力回路 ４ 出力回路 １０ トランスミッション １１ エンジン ２１ トランスミッション制御装置 ２２ ＣＰＵ ２３ 入力回路 ２４ 出力回路

Claims (8)

【特許請求の範囲】
1. 【請求項１】 運転状態を検出する検出手段と、 前記検出手段の出力に基づき車両を制御する制御手段
   と、 前記制御手段に所定ビット長のシリアルデータの送信を
   行なう送信手段と、 前記制御手段に設けられ、前記送信手段から送信された
   シリアルデータを受信すると共に、所定期間毎に計数歩
   進する計数手段に基づき設定されたシリアルデータの読
   込タイミングが前記所定ビット長の中で設定されている
   受信手段と、 前記受信手段により設定されている読込タイミングの中
   から読み込んだシリアルデータの内容を判定する判定タ
   イミングを設定するデータ判定タイミング設定手段と、 前記受信手段の処理遅れを検出する処理遅れ検出手段
   と、 前記処理遅れ検出手段により前記処理遅れが検出された
   場合、前記判定タイミングを変更するタイミング変更手
   段とを有することを特徴とするシリアル通信装置。
2. 【請求項２】 前記データ判定タイミングは、前記シリ
   アルデータの所定ビット長の中心付近に設定されること
   を特徴とする請求項１に記載のシリアル通信装置。
3. 【請求項３】 前記タイミング変更手段は、前記データ
   判定タイミングを早めることを特徴とする請求項１また
   は２に記載のシリアル通信装置。
4. 【請求項４】 前記タイミング変更手段は、更に、シリ
   アルデータの内容判定後、前記計数手段を初期化するこ
   とを特徴とする請求項３に記載のシリアル通信装置。
5. 【請求項５】 前記シリアルデータは、前記検出手段が
   検出した運転状態と異常検出信号との少なくとも一つで
   あることを特徴とする請求項１〜４に記載のシリアル通
   信装置。
6. 【請求項６】 前記シリアルデータにより前記送信手段
   が異常を検出した時は、異常警告することを特徴とする
   請求項５に記載のシリアル通信装置。
7. 【請求項７】 前記異常警告は、警告灯と警告音と異常
   データ出力のいずれか１つによることを特徴とする請求
   項６に記載のシリアル通信装置。
8. 【請求項８】 前記処理遅れ検出手段は、受信したデー
   タの所定ビット長当たりの前記読込タイミング回数終了
   までの時間総和と受信したデータの所定ビット長当たり
   の通信時間との比率に基づき処理遅れを検出することを
   特徴とする請求項１に記載のシリアル通信装置。