JPH08306585A - 外部接続電極付電子部品及び回路モジュール - Google Patents
外部接続電極付電子部品及び回路モジュールInfo
- Publication number
- JPH08306585A JPH08306585A JP7131164A JP13116495A JPH08306585A JP H08306585 A JPH08306585 A JP H08306585A JP 7131164 A JP7131164 A JP 7131164A JP 13116495 A JP13116495 A JP 13116495A JP H08306585 A JPH08306585 A JP H08306585A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- layer
- intermediate plating
- ceramic body
- underlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】 （修正有）
【目的】銅含有下地層を有する外部接続電極を備える電
子部品をプリント回路基板にはんだ付け接続した回路モ
ジュールは、高温高湿度下に電圧を引加された状態で長
時間保持されると銅がイオンマイグレーションを起こ
し、回路の信頼性を損なうのを防ぐ。 【構成】下地層ｂと中間メッキ層ｃと錫含有の表面層ｄ
を有する外部接続電極の中間メッキ層を下地層縁部先端
より延設し、その中間メッキ層で下地層を埋設する。そ
の外部接続電極を有する電子部品をはんだ付け接続した
回路モジュール。 【効果】中間メッキ層が外気を遮断し、下地層は湿度、
空気の影響を受けないので、銅のイオンマイグレーショ
ンが起こらず、回路モジュールの信頼性を高く維持する
ことができる。
子部品をプリント回路基板にはんだ付け接続した回路モ
ジュールは、高温高湿度下に電圧を引加された状態で長
時間保持されると銅がイオンマイグレーションを起こ
し、回路の信頼性を損なうのを防ぐ。 【構成】下地層ｂと中間メッキ層ｃと錫含有の表面層ｄ
を有する外部接続電極の中間メッキ層を下地層縁部先端
より延設し、その中間メッキ層で下地層を埋設する。そ
の外部接続電極を有する電子部品をはんだ付け接続した
回路モジュール。 【効果】中間メッキ層が外気を遮断し、下地層は湿度、
空気の影響を受けないので、銅のイオンマイグレーショ
ンが起こらず、回路モジュールの信頼性を高く維持する
ことができる。
Description
【０００１】
【産業上の利用分野】本発明は、チップ状積層コンデン
サ等の電子部品の外部接続電極の構造及びその電子部品
を用いた回路モジュールに関するものである。
サ等の電子部品の外部接続電極の構造及びその電子部品
を用いた回路モジュールに関するものである。
【０００２】
【従来の技術】積層型磁器コンデンサ、チップ状インダ
クタ、チップ状サーミスタ、チップ状ＬＣ複合部品、各
種アレイ等のセラミック電子部品をプリント回路基板に
搭載して使用することが行われている。例えば積層型磁
器コンデンサは、図３に示すように、誘電体と内部電極
を順次積層したセラミック素体１の両端に外部接続電極
２、２を形成したものであるが、プリント回路基板３の
はんだ付けランド３ａ、３ａにはんだ付け接続されて使
用される。その動作は回路の電圧がはんだ付けランド３
ａ、３ａから外部接続電極２、２間に印加されることに
より行なわれる、いわゆる電圧印加により動作する電圧
動作モードであり、これに属する他の部品としては、ト
ランス部品、ＬＣ複合部品、ＣＲ複合部品等の各種単品
及びアレイがある。また、チップ状インダクタとしては
例えばフェライトビーズは、図４に示すように、角柱状
フェライト磁性層の中心に内部導体を設けたセラミック
素体４の両端に外部接続電極５、５を形成したものであ
るが、プリント回路基板６の例えば電源ライン６ａの近
傍のはんだ付けランド６ｂ、６ｂにはんだ付け接続され
て使用される。その動作は回路の電流がはんだ付けラン
ド６ｂ、６ｂにより外部接続電極２、２間に流れて動作
される、いわゆる電流を流すことにより動作する電流動
作モードであり、これに属する他の部品としては抵抗
体、バリスタ、サーミスタ、インダクタ等の各種単品及
びアレイがある。
クタ、チップ状サーミスタ、チップ状ＬＣ複合部品、各
種アレイ等のセラミック電子部品をプリント回路基板に
搭載して使用することが行われている。例えば積層型磁
器コンデンサは、図３に示すように、誘電体と内部電極
を順次積層したセラミック素体１の両端に外部接続電極
２、２を形成したものであるが、プリント回路基板３の
はんだ付けランド３ａ、３ａにはんだ付け接続されて使
用される。その動作は回路の電圧がはんだ付けランド３
ａ、３ａから外部接続電極２、２間に印加されることに
より行なわれる、いわゆる電圧印加により動作する電圧
動作モードであり、これに属する他の部品としては、ト
ランス部品、ＬＣ複合部品、ＣＲ複合部品等の各種単品
及びアレイがある。また、チップ状インダクタとしては
例えばフェライトビーズは、図４に示すように、角柱状
フェライト磁性層の中心に内部導体を設けたセラミック
素体４の両端に外部接続電極５、５を形成したものであ
るが、プリント回路基板６の例えば電源ライン６ａの近
傍のはんだ付けランド６ｂ、６ｂにはんだ付け接続され
て使用される。その動作は回路の電流がはんだ付けラン
ド６ｂ、６ｂにより外部接続電極２、２間に流れて動作
される、いわゆる電流を流すことにより動作する電流動
作モードであり、これに属する他の部品としては抵抗
体、バリスタ、サーミスタ、インダクタ等の各種単品及
びアレイがある。
【０００３】このような電子部品の外部接続電極は、図
３に示すように、Ｃｕを含む導電材料ペーストをセラミ
ック素体１の両端に塗布し、焼付け処理をして焼付け導
電体膜の下地層２ａを形成し、その上にＮｉメッキの中
間層２ｂを形成し、さらにＳｎあるいはＳｎ−ＰｂのＳ
ｎ含有メッキの表面層２ｃを形成することにより作成さ
れることが行われている。
３に示すように、Ｃｕを含む導電材料ペーストをセラミ
ック素体１の両端に塗布し、焼付け処理をして焼付け導
電体膜の下地層２ａを形成し、その上にＮｉメッキの中
間層２ｂを形成し、さらにＳｎあるいはＳｎ−ＰｂのＳ
ｎ含有メッキの表面層２ｃを形成することにより作成さ
れることが行われている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記外
部接続電極を有するセラミック電子部品においては、例
えば図３に示すように、両外部接続電極間２、２に電圧
が印加された状態、あるいは図４に示すように、電源ラ
イン６ａと電流の流れているフェライトビーズの間に電
圧差がある状態で、高温、高湿度下の過酷な環境下に長
期間使用された場合には、外部接続電極の下地層に含ま
れているＣｕがはんだ付け接続部を通してプリント回路
基板３、６のはんだ付けランド側に逐次拡散する、いわ
ゆる銅のイオンマイグレーション現象が起こり、対向す
るはんだ付けランド３ａ、３ａ間、６ｂ、６ｂ間あるい
は図示省略した隣接する他の回路配線との間において耐
電圧の低下、さらには短絡するという問題が生じ易い。
本発明の第１の目的は、外気等の接触から下地層を保護
した外部接続電極付電子部品及びこれを用いた回路モジ
ュールを提供することにある。本発明の第２の目的は、
プリント回路基板に実装されて電圧印加され長時間使用
されても下地層の金属のイオンマイグレーションの生じ
難い外部接続電極を有する外部接続電極付電子部品及び
これを用いた回路モジュールを提供することにある。
部接続電極を有するセラミック電子部品においては、例
えば図３に示すように、両外部接続電極間２、２に電圧
が印加された状態、あるいは図４に示すように、電源ラ
イン６ａと電流の流れているフェライトビーズの間に電
圧差がある状態で、高温、高湿度下の過酷な環境下に長
期間使用された場合には、外部接続電極の下地層に含ま
れているＣｕがはんだ付け接続部を通してプリント回路
基板３、６のはんだ付けランド側に逐次拡散する、いわ
ゆる銅のイオンマイグレーション現象が起こり、対向す
るはんだ付けランド３ａ、３ａ間、６ｂ、６ｂ間あるい
は図示省略した隣接する他の回路配線との間において耐
電圧の低下、さらには短絡するという問題が生じ易い。
本発明の第１の目的は、外気等の接触から下地層を保護
した外部接続電極付電子部品及びこれを用いた回路モジ
ュールを提供することにある。本発明の第２の目的は、
プリント回路基板に実装されて電圧印加され長時間使用
されても下地層の金属のイオンマイグレーションの生じ
難い外部接続電極を有する外部接続電極付電子部品及び
これを用いた回路モジュールを提供することにある。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するために、（１）、セラミック素体に外部接続電極
を有する電子部品において、該外部接続電極は下地層
と、該下地層を被覆する中間メッキ層と、該中間メッキ
層を被覆するメッキの表面層を有し、かつ該中間メッキ
層は該下地層の縁部周辺先端より該セラミック素体表面
上まで延設され、該下地層は該中間メッキ層により埋設
されている外部接続電極付電子部品を提供するものであ
る。また、本発明は、（２）、中間メッキ層がセラミッ
ク素体表面上まで延設されるその延長幅は３μｍ以上で
ある上記（１）の外部接続電極付電子部品、（３）、中
間メッキ層がセラミック素体表面上まで延設されるその
延長幅は５μｍ以上である上記（１）の外部接続電極付
電子部品、（４）、中間メッキ層がセラミック素体表面
上まで延設されるその延長幅の寸法は下地層の縁部周辺
先端位置における該中間メッキ層の膜厚の寸法より大き
い上記（１）ないし（３）のいずかの外部接続電極付電
子部品、（５）、中間メッキ層の延長幅の寸法は下地層
の縁部周辺先端位置における該中間メッキ層の膜厚の寸
法の１．１倍以上である上記（４）の外部接続電極付電
子部品、（６）、中間メッキ層の延長幅の寸法は下地層
の縁部周辺先端位置における該中間メッキ層の膜厚の寸
法の１．５倍以上である上記（５）の外部接続電極付電
子部品、（７）、下地層の縁部周辺先端位置におけるセ
ラミック素体に対する垂線の中間メッキ層及びメッキの
表面層の接触面までの距離が該縁部周辺先端位置から該
中間メッキ層の延長幅分基端側におけるセラミック素体
に対する垂線の該下地層及び中間メッキ層の接触面まで
の距離より小さい上記（１）ないし（６）のいずれかの
外部接続電極付電子部品、（８）、下地層の縁部周辺先
端位置におけるセラミック素体に対する垂線の中間メッ
キ層及び表面層の接触面までの距離が該縁部周辺先端位
置から該中間メッキ層の延長幅分基端側におけるセラミ
ック素体に対する垂線の該下地層及び中間メッキ層の接
触面まげの距離の０．９倍以下である上記（７）の外部
接続電極付電子部品、（９）、下地層は銅含有層であ
り、中間メッキ層はニッケル層であり、メッキの表面層
は錫含有層である上記（１）ないし（８）のいずれかの
外部接続電極付電子部品、（１０）、電子部品実装ラン
ドにはんだ接続された電子部品を有する回路モジュール
において、該電子部品はセラミック素体に外部接続電極
を有し、該外部接続電極は下地層と、該下地層を被覆す
る中間メッキ層と、該中間メッキ層を被覆する表面層を
有し、かつ該中間メッキ層は該下地層の縁部周辺先端よ
り該セラミック素体表面上まで延設され、該下地層は該
中間メッキ層により埋設されている回路モジュール、
（１１）、中間メッキ層がセラミック素体表面上まで延
設されるその延長幅は３μｍ以上である上記（１０）の
回路モジュール、（１２）、中間メッキ層がセラミック
素体表面上まで延設されるその延長幅は５μｍ以上であ
る上記（１０）の回路モジュール、（１３）、中間メッ
キ層がセラミック素体表面上まで延設されるその延長幅
の寸法は下地層の縁部周辺先端位置における該中間メッ
キ層の膜厚の寸法より大きい上記（１０）ないし（１
２）のいずかの回路モジュール、（１４）、中間メッキ
層の延長幅の寸法は下地層の縁部周辺先端位置における
該中間メッキ層の膜厚の寸法の１．１倍以上である上記
（１３）の回路モジュール、（１５）、中間メッキ層の
延長幅の寸法は下地層の縁部周辺先端位置における該中
間メッキ層の膜厚の寸法の１．５倍以上である上記（１
３）の回路モジュール、（１６）、下地層の縁部周辺先
端位置におけるセラミック素体に対する垂線の中間メッ
キ層及び表面層の接触面までの距離が該縁部周辺先端位
置から該中間メッキ層の延長幅分基端側におけるセラミ
ック素体に対する垂線の該下地層及び中間メッキ層の接
触面までの距離より小さい上記（１０）ないし（１５）
のいずれかの回路モジュール、（１７）、下地層の縁部
周辺先端位置におけるセラミック素体に対する垂線の中
間メッキ層及び表面層の接触面までの距離が該縁部周辺
先端位置から該中間メッキ層の延長幅分基端側における
セラミック素体に対する垂線の該下地層及び中間メッキ
層の接触面までの距離の０．９倍以下である上記（１
０）ないし（１５）のいずれかの回路モジュール、（１
８）、電子部品実装ランド近傍に電源ラインを有する上
記（１０）ないし（１７）のいずれかの回路モジュー
ル、（１９）、下地層は銅含有層であり、中間メッキ層
はニッケル層であり、表面層は該中間メッキ層上の錫含
有メッキ層とはんだ付け時のはんだと一体の層である上
記（１０）ないし（１８）のいずれかの回路モジュール
を提供するものである。
決するために、（１）、セラミック素体に外部接続電極
を有する電子部品において、該外部接続電極は下地層
と、該下地層を被覆する中間メッキ層と、該中間メッキ
層を被覆するメッキの表面層を有し、かつ該中間メッキ
層は該下地層の縁部周辺先端より該セラミック素体表面
上まで延設され、該下地層は該中間メッキ層により埋設
されている外部接続電極付電子部品を提供するものであ
る。また、本発明は、（２）、中間メッキ層がセラミッ
ク素体表面上まで延設されるその延長幅は３μｍ以上で
ある上記（１）の外部接続電極付電子部品、（３）、中
間メッキ層がセラミック素体表面上まで延設されるその
延長幅は５μｍ以上である上記（１）の外部接続電極付
電子部品、（４）、中間メッキ層がセラミック素体表面
上まで延設されるその延長幅の寸法は下地層の縁部周辺
先端位置における該中間メッキ層の膜厚の寸法より大き
い上記（１）ないし（３）のいずかの外部接続電極付電
子部品、（５）、中間メッキ層の延長幅の寸法は下地層
の縁部周辺先端位置における該中間メッキ層の膜厚の寸
法の１．１倍以上である上記（４）の外部接続電極付電
子部品、（６）、中間メッキ層の延長幅の寸法は下地層
の縁部周辺先端位置における該中間メッキ層の膜厚の寸
法の１．５倍以上である上記（５）の外部接続電極付電
子部品、（７）、下地層の縁部周辺先端位置におけるセ
ラミック素体に対する垂線の中間メッキ層及びメッキの
表面層の接触面までの距離が該縁部周辺先端位置から該
中間メッキ層の延長幅分基端側におけるセラミック素体
に対する垂線の該下地層及び中間メッキ層の接触面まで
の距離より小さい上記（１）ないし（６）のいずれかの
外部接続電極付電子部品、（８）、下地層の縁部周辺先
端位置におけるセラミック素体に対する垂線の中間メッ
キ層及び表面層の接触面までの距離が該縁部周辺先端位
置から該中間メッキ層の延長幅分基端側におけるセラミ
ック素体に対する垂線の該下地層及び中間メッキ層の接
触面まげの距離の０．９倍以下である上記（７）の外部
接続電極付電子部品、（９）、下地層は銅含有層であ
り、中間メッキ層はニッケル層であり、メッキの表面層
は錫含有層である上記（１）ないし（８）のいずれかの
外部接続電極付電子部品、（１０）、電子部品実装ラン
ドにはんだ接続された電子部品を有する回路モジュール
において、該電子部品はセラミック素体に外部接続電極
を有し、該外部接続電極は下地層と、該下地層を被覆す
る中間メッキ層と、該中間メッキ層を被覆する表面層を
有し、かつ該中間メッキ層は該下地層の縁部周辺先端よ
り該セラミック素体表面上まで延設され、該下地層は該
中間メッキ層により埋設されている回路モジュール、
（１１）、中間メッキ層がセラミック素体表面上まで延
設されるその延長幅は３μｍ以上である上記（１０）の
回路モジュール、（１２）、中間メッキ層がセラミック
素体表面上まで延設されるその延長幅は５μｍ以上であ
る上記（１０）の回路モジュール、（１３）、中間メッ
キ層がセラミック素体表面上まで延設されるその延長幅
の寸法は下地層の縁部周辺先端位置における該中間メッ
キ層の膜厚の寸法より大きい上記（１０）ないし（１
２）のいずかの回路モジュール、（１４）、中間メッキ
層の延長幅の寸法は下地層の縁部周辺先端位置における
該中間メッキ層の膜厚の寸法の１．１倍以上である上記
（１３）の回路モジュール、（１５）、中間メッキ層の
延長幅の寸法は下地層の縁部周辺先端位置における該中
間メッキ層の膜厚の寸法の１．５倍以上である上記（１
３）の回路モジュール、（１６）、下地層の縁部周辺先
端位置におけるセラミック素体に対する垂線の中間メッ
キ層及び表面層の接触面までの距離が該縁部周辺先端位
置から該中間メッキ層の延長幅分基端側におけるセラミ
ック素体に対する垂線の該下地層及び中間メッキ層の接
触面までの距離より小さい上記（１０）ないし（１５）
のいずれかの回路モジュール、（１７）、下地層の縁部
周辺先端位置におけるセラミック素体に対する垂線の中
間メッキ層及び表面層の接触面までの距離が該縁部周辺
先端位置から該中間メッキ層の延長幅分基端側における
セラミック素体に対する垂線の該下地層及び中間メッキ
層の接触面までの距離の０．９倍以下である上記（１
０）ないし（１５）のいずれかの回路モジュール、（１
８）、電子部品実装ランド近傍に電源ラインを有する上
記（１０）ないし（１７）のいずれかの回路モジュー
ル、（１９）、下地層は銅含有層であり、中間メッキ層
はニッケル層であり、表面層は該中間メッキ層上の錫含
有メッキ層とはんだ付け時のはんだと一体の層である上
記（１０）ないし（１８）のいずれかの回路モジュール
を提供するものである。
【０００６】本発明において、「下地層を被覆する中間
メッキ層」とは、例えばニッケル含有層からなる中間メ
ッキ層である。また、本発明において、「下地層」とし
ては銅含有層が挙げられ、「メッキの表面層」としては
Ｓｎ含有層、例えばＳｎ単独層、Ｓｎ−Ｐｂのはんだ層
が挙げられ、「メッキ」とは電解メッキ、無電解メッキ
のいずれでも良く、両者を併用しても良い。本発明にお
いて、例えば銅含有の下地層から銅がイオンマイグレー
ションを起こさないためには、図１に示すように、中間
メッキ層ｃがセラミック素体ａ表面上まで延設されるそ
の延長幅Ｌは、３μｍ以上、好ましくは５μｍ以上であ
り、また、その延長幅Ｌの寸法は下地層の縁部周辺先端
位置の該中間メッキ層ｃの膜厚Ｄの寸法より大きく、
１．１倍、好ましくは１．５倍以上が良く、また、下地
層ｂの縁部周辺先端位置におけるセラミック素体ａに対
する垂線の中間メッキ層ｃ及び表面層ｄの接触面までの
距離ｈ1 がその縁部周辺先端位置から上記延長幅Ｌ寸法
分基端側におけるセラミック素体ａの垂線の下地層ｂ及
び中間メッキ層ｃとの接触面までの距離ｈ2 より小さ
く、０．９倍以下であることが好ましい。電子部品とし
ては、上記の「従来の技術」の項で挙げた電圧動作モー
ドのもの、電流動作モードのもののいずれも使用でき
る。また、本発明においては、電子部品を実装した回路
モジュールを提供するが、この回路モジュールにおける
電子部品の外部接続電極はプリント回路基板のはんだ付
けランドにはんた付けされているので、上記電子部品に
おける外部接続電極のメッキの表面層ははんだ付け時の
はんだにより溶融されこれと一体になっているので、こ
れを「表面層」と言い、電子部品の外部接続電極の「メ
ッキの表面層」と区別する。回路モジュールには、上記
「従来の技術」の項で説明した図３、図４に示されたも
の等が含まれ、電源ラインが設けられているものも含
む。
メッキ層」とは、例えばニッケル含有層からなる中間メ
ッキ層である。また、本発明において、「下地層」とし
ては銅含有層が挙げられ、「メッキの表面層」としては
Ｓｎ含有層、例えばＳｎ単独層、Ｓｎ−Ｐｂのはんだ層
が挙げられ、「メッキ」とは電解メッキ、無電解メッキ
のいずれでも良く、両者を併用しても良い。本発明にお
いて、例えば銅含有の下地層から銅がイオンマイグレー
ションを起こさないためには、図１に示すように、中間
メッキ層ｃがセラミック素体ａ表面上まで延設されるそ
の延長幅Ｌは、３μｍ以上、好ましくは５μｍ以上であ
り、また、その延長幅Ｌの寸法は下地層の縁部周辺先端
位置の該中間メッキ層ｃの膜厚Ｄの寸法より大きく、
１．１倍、好ましくは１．５倍以上が良く、また、下地
層ｂの縁部周辺先端位置におけるセラミック素体ａに対
する垂線の中間メッキ層ｃ及び表面層ｄの接触面までの
距離ｈ1 がその縁部周辺先端位置から上記延長幅Ｌ寸法
分基端側におけるセラミック素体ａの垂線の下地層ｂ及
び中間メッキ層ｃとの接触面までの距離ｈ2 より小さ
く、０．９倍以下であることが好ましい。電子部品とし
ては、上記の「従来の技術」の項で挙げた電圧動作モー
ドのもの、電流動作モードのもののいずれも使用でき
る。また、本発明においては、電子部品を実装した回路
モジュールを提供するが、この回路モジュールにおける
電子部品の外部接続電極はプリント回路基板のはんだ付
けランドにはんた付けされているので、上記電子部品に
おける外部接続電極のメッキの表面層ははんだ付け時の
はんだにより溶融されこれと一体になっているので、こ
れを「表面層」と言い、電子部品の外部接続電極の「メ
ッキの表面層」と区別する。回路モジュールには、上記
「従来の技術」の項で説明した図３、図４に示されたも
の等が含まれ、電源ラインが設けられているものも含
む。
【０００７】
【作用】下地層は中間メッキ層に埋設されたので、外気
等の接触から遮断され、大気中の湿気や酸素による影響
を受けることがなく、外部接続電極に電圧が印加された
状態で長期保持されても、例えば下地層に銅含有層を用
いても銅のイオンマイグレーションをないようにでき
る。
等の接触から遮断され、大気中の湿気や酸素による影響
を受けることがなく、外部接続電極に電圧が印加された
状態で長期保持されても、例えば下地層に銅含有層を用
いても銅のイオンマイグレーションをないようにでき
る。
【０００８】
【実施例】次に本発明の実施例を説明する。 実施例１ 図２（イ）に示すように、銀導体を中心軸として有する
チップ型のフェライトビーズのセラミック素体１１を作
成し、同図（ロ）に示すようにその両端に導電体材料ペ
ースト（Ｃｕ粉末７８重量部、エチルセルロース５重量
部、テルピネオール１７重量部）をスクリーン印刷によ
り塗布し、７００℃、１０分間焼付けてＣｕ焼付導電体
膜１２を形成し、Ｃｕ焼付導電体膜付セラミック素体１
３を作成する。ついで、図５に示すように、メッシュの
バレル２１の中に陰極２２を設け、これに対応してバレ
ルの外部に設けた陽極２３との間にニッケルのメッキ浴
２４を介在させたバレル電解メッキ装置を用い、バレル
２１中に上記Ｃｕ焼付導電体膜付セラミック素体１３、
１３・・・、あるいはこれらが少ない場合には粒状の導
体のダミー（メディアボール）２５、２５・・・を入
れ、これらを一緒にして撹拌しながら電解ニッケルメッ
キを行なう。その際のメッキ条件は、液温５０℃、電流
密度０．３Ａ／ｃｍ2 、通電時間６０分にする。２６は
直流電源である。この電解ニッケルメッキにより、図２
（ハ）に示すように上記Ｃｕ焼付導電体膜付セラミック
素体１３のＣｕ焼付導電体膜１２の全体を被覆し、さら
にその縁部周辺の先端側のセラミック素体１１上に延設
したＮｉメッキ膜１４を形成した。そして、上記と同様
な別のバレル電解メッキ装置を用い、メッキ液にはんだ
メッキ液を使用し、液温４０℃、電流密度０．３Ａ／ｃ
ｍ2 ではんだの電解メッキを行い、図２（ニ）に示すよ
うにはんだメッキ膜１５を形成した。このようにして、
セラミック素体１１の両端にＣｕ焼付導電体膜１２の下
地層、Ｎｉメッキ膜１４の中間層、はんだメッキ膜１５
の表面層からなる外部接続電極１６、１６を有する大き
さが３．２ｍｍ×１．６ｍｍ×１．１ｍｍのチップ型の
フェライトビーズを作成した。このチップ型のフェライ
トビーズの一方の外部電極について、研磨を行ない、図
２（ニ）に図示の○で囲った部分の断面を３５００倍の
電子顕微鏡写真を撮ったところ、Ｃｕ焼付導電体膜１２
の膜厚は３５μｍ（一定部分）、その先端位置のＮｉメ
ッキ膜１４の膜厚（図１のＤに相当）は２．８μｍ、は
んだメッキ膜１５の膜厚（一定部分）は３．３μｍであ
り、また、Ｎｉメッキ膜１４のＣｕ焼付導電体膜１２の
縁部周辺先端よりの延長幅（図１のＬに相当）は３．８
μｍであり、また、Ｃｕ焼付導電体膜１２の縁部周辺先
端におけるセラミック素体１１における垂線のＮｉメッ
キ膜１４とはんだメッキ膜１５との接触面までに到る距
離（図１のｈ1 に相当）は３．１μｍであり、上記Ｃｕ
焼付導電体膜１２位置から上記延長幅寸法分基端側のセ
ラミック素体１１の垂線のＣｕ焼付導電体膜１２とＮｉ
メッキ膜１４との接触面までに到る距離（図１のｈ2 に
相当）は３．５μｍであり、両者の比（図１のｈ1 ／ｈ
2 に相当）は０．８９であった。上記と同様にして作成
したフェライトビーズを１０個、図４に示すようにプリ
ント回路基板６にはんだ付けを行ない、試験用回路基板
を作成した。この回路基板を８５℃、８５％ＲＨ（相対
湿度）条件下におき、電源ライン６ａと、はんだ付けラ
ンド６ｂ、６ｂ間に直流１０Ｖの電圧を３００時間印加
し、銅のマイグレーションの有無を拡大鏡により観察を
行った結果、マイグレーションの発生が一個も確認され
なかった。
チップ型のフェライトビーズのセラミック素体１１を作
成し、同図（ロ）に示すようにその両端に導電体材料ペ
ースト（Ｃｕ粉末７８重量部、エチルセルロース５重量
部、テルピネオール１７重量部）をスクリーン印刷によ
り塗布し、７００℃、１０分間焼付けてＣｕ焼付導電体
膜１２を形成し、Ｃｕ焼付導電体膜付セラミック素体１
３を作成する。ついで、図５に示すように、メッシュの
バレル２１の中に陰極２２を設け、これに対応してバレ
ルの外部に設けた陽極２３との間にニッケルのメッキ浴
２４を介在させたバレル電解メッキ装置を用い、バレル
２１中に上記Ｃｕ焼付導電体膜付セラミック素体１３、
１３・・・、あるいはこれらが少ない場合には粒状の導
体のダミー（メディアボール）２５、２５・・・を入
れ、これらを一緒にして撹拌しながら電解ニッケルメッ
キを行なう。その際のメッキ条件は、液温５０℃、電流
密度０．３Ａ／ｃｍ2 、通電時間６０分にする。２６は
直流電源である。この電解ニッケルメッキにより、図２
（ハ）に示すように上記Ｃｕ焼付導電体膜付セラミック
素体１３のＣｕ焼付導電体膜１２の全体を被覆し、さら
にその縁部周辺の先端側のセラミック素体１１上に延設
したＮｉメッキ膜１４を形成した。そして、上記と同様
な別のバレル電解メッキ装置を用い、メッキ液にはんだ
メッキ液を使用し、液温４０℃、電流密度０．３Ａ／ｃ
ｍ2 ではんだの電解メッキを行い、図２（ニ）に示すよ
うにはんだメッキ膜１５を形成した。このようにして、
セラミック素体１１の両端にＣｕ焼付導電体膜１２の下
地層、Ｎｉメッキ膜１４の中間層、はんだメッキ膜１５
の表面層からなる外部接続電極１６、１６を有する大き
さが３．２ｍｍ×１．６ｍｍ×１．１ｍｍのチップ型の
フェライトビーズを作成した。このチップ型のフェライ
トビーズの一方の外部電極について、研磨を行ない、図
２（ニ）に図示の○で囲った部分の断面を３５００倍の
電子顕微鏡写真を撮ったところ、Ｃｕ焼付導電体膜１２
の膜厚は３５μｍ（一定部分）、その先端位置のＮｉメ
ッキ膜１４の膜厚（図１のＤに相当）は２．８μｍ、は
んだメッキ膜１５の膜厚（一定部分）は３．３μｍであ
り、また、Ｎｉメッキ膜１４のＣｕ焼付導電体膜１２の
縁部周辺先端よりの延長幅（図１のＬに相当）は３．８
μｍであり、また、Ｃｕ焼付導電体膜１２の縁部周辺先
端におけるセラミック素体１１における垂線のＮｉメッ
キ膜１４とはんだメッキ膜１５との接触面までに到る距
離（図１のｈ1 に相当）は３．１μｍであり、上記Ｃｕ
焼付導電体膜１２位置から上記延長幅寸法分基端側のセ
ラミック素体１１の垂線のＣｕ焼付導電体膜１２とＮｉ
メッキ膜１４との接触面までに到る距離（図１のｈ2 に
相当）は３．５μｍであり、両者の比（図１のｈ1 ／ｈ
2 に相当）は０．８９であった。上記と同様にして作成
したフェライトビーズを１０個、図４に示すようにプリ
ント回路基板６にはんだ付けを行ない、試験用回路基板
を作成した。この回路基板を８５℃、８５％ＲＨ（相対
湿度）条件下におき、電源ライン６ａと、はんだ付けラ
ンド６ｂ、６ｂ間に直流１０Ｖの電圧を３００時間印加
し、銅のマイグレーションの有無を拡大鏡により観察を
行った結果、マイグレーションの発生が一個も確認され
なかった。
【０００９】比較例１ 実施例１において、ニッケル電解メッキ条件を電流密度
０．１５Ａ／ｃｍ2 、通電時間６０分とした以外は同様
にしてチップ状のフェライトビーズを作成し、実施例１
と同様に電子顕微鏡写真を撮って調べたところ、図１の
Ｄに相当する膜厚は１．５μｍ、図１のＬに相当する延
長幅は１．９μｍ、図１のｈ1 に相当する距離は１．６
μｍ、図１のｈ2 に相当する距離は１．７μｍ、図１の
ｈ1 ／ｈ2 に相当する比は０．９４であった。また、実
施例１と同様に試験用回路基板を作成し、これについて
も同様に銅のマイグレーションを観察したところ、７個
についてマイグレーションの発生が確認された。
０．１５Ａ／ｃｍ2 、通電時間６０分とした以外は同様
にしてチップ状のフェライトビーズを作成し、実施例１
と同様に電子顕微鏡写真を撮って調べたところ、図１の
Ｄに相当する膜厚は１．５μｍ、図１のＬに相当する延
長幅は１．９μｍ、図１のｈ1 に相当する距離は１．６
μｍ、図１のｈ2 に相当する距離は１．７μｍ、図１の
ｈ1 ／ｈ2 に相当する比は０．９４であった。また、実
施例１と同様に試験用回路基板を作成し、これについて
も同様に銅のマイグレーションを観察したところ、７個
についてマイグレーションの発生が確認された。
【００１０】実施例２ 実施例１において、電解メッキ条件の電流密度を比較例
１と同じ電流密度０．１５Ａ／ｃｍ2 とし、通電時間を
１２０分にした以外は同様にしてチップ状のフェライト
ビーズを作成し、実施例１と同様に電子顕微鏡写真を撮
って調べたところ、図１のＤに相当する膜厚は３．０μ
ｍ、図１のＬに相当する延長幅は５．５μｍ、図１のｈ
1 に相当する距離は３．３μｍ、図１のｈ2 に相当する
距離は４．２μｍ、図１のｈ1 ／ｈ2 に相当する比は
０．７９であった。また、実施例１と同様に試験用回路
基板を作成し、これについても同様に銅のマイグレーシ
ョンを観察したところ、マイグレーションの発生が一個
も確認されなかった。
１と同じ電流密度０．１５Ａ／ｃｍ2 とし、通電時間を
１２０分にした以外は同様にしてチップ状のフェライト
ビーズを作成し、実施例１と同様に電子顕微鏡写真を撮
って調べたところ、図１のＤに相当する膜厚は３．０μ
ｍ、図１のＬに相当する延長幅は５．５μｍ、図１のｈ
1 に相当する距離は３．３μｍ、図１のｈ2 に相当する
距離は４．２μｍ、図１のｈ1 ／ｈ2 に相当する比は
０．７９であった。また、実施例１と同様に試験用回路
基板を作成し、これについても同様に銅のマイグレーシ
ョンを観察したところ、マイグレーションの発生が一個
も確認されなかった。
【００１１】実施例３ 実施例１と同様にして外部接続電極を形成した図３に示
すチップ状積層セラミ０クコンデンサを得た。これにつ
いても実施例１と同様に電子顕微鏡写真により調べたと
ころ、ほぼ同様の結果が得られた。また、このチップ状
積層セラミックコンデンサを図３に示すようにはんだ付
けを行なって得た実施例１と同様な試験用回路基板につ
いて、はんだ付けランド３ａ、３ａ間に実施例１と同様
な条件で電圧を印加し、銅のマイグレーションを観察し
たところ、マイグレーションの発生が一個も確認されな
かった。
すチップ状積層セラミ０クコンデンサを得た。これにつ
いても実施例１と同様に電子顕微鏡写真により調べたと
ころ、ほぼ同様の結果が得られた。また、このチップ状
積層セラミックコンデンサを図３に示すようにはんだ付
けを行なって得た実施例１と同様な試験用回路基板につ
いて、はんだ付けランド３ａ、３ａ間に実施例１と同様
な条件で電圧を印加し、銅のマイグレーションを観察し
たところ、マイグレーションの発生が一個も確認されな
かった。
【００１２】比較例２ 比較例１において、チップ状のフェライトビーズの代わ
りに実施例３で得たチップ状積層セラミックコンデンサ
を使用した以外は同様にして外部接続電極を形成したチ
ップ状積層セラミックコンデンサを得た。これについて
も、実施例１と同様に電子顕微鏡写真を撮って調べたと
ころ、比較例１とほぼ同様の結果が得られた。また、実
施例１と同様に試験用回路基板を作成し、これについて
も同様に銅のマイグレーションを観察したところ、１０
個についてマイグレーションの発生が確認された。
りに実施例３で得たチップ状積層セラミックコンデンサ
を使用した以外は同様にして外部接続電極を形成したチ
ップ状積層セラミックコンデンサを得た。これについて
も、実施例１と同様に電子顕微鏡写真を撮って調べたと
ころ、比較例１とほぼ同様の結果が得られた。また、実
施例１と同様に試験用回路基板を作成し、これについて
も同様に銅のマイグレーションを観察したところ、１０
個についてマイグレーションの発生が確認された。
【００１３】
【発明の効果】本発明によれば、例えば銅含有の下地層
を例えはニッケルメッキ層の中間層に埋設したので、銅
含有の下地層は外気と遮断され、その湿分や酸素の影響
を受けることがなく、したがって高温高湿度の大気下に
おいて長期間その構造を有する外部接続電極に電圧が印
加された状態でも銅はイオン化することを避けられ、マ
イグレーションすることを避けることができる。これに
より、その外部接続電極を有する電子部品を用いた回路
モジュールの信頼性と寿命を長くすることができる。
を例えはニッケルメッキ層の中間層に埋設したので、銅
含有の下地層は外気と遮断され、その湿分や酸素の影響
を受けることがなく、したがって高温高湿度の大気下に
おいて長期間その構造を有する外部接続電極に電圧が印
加された状態でも銅はイオン化することを避けられ、マ
イグレーションすることを避けることができる。これに
より、その外部接続電極を有する電子部品を用いた回路
モジュールの信頼性と寿命を長くすることができる。
【図１】本発明の電子部品の外部接続電極の構造を説明
する部分断面説明図である。
する部分断面説明図である。
【図２】本発明の一実施例の電子部品であるフェライト
ビーズの製造工程を示す断面説明図である。
ビーズの製造工程を示す断面説明図である。
【図３】チップ状積層セラミックコンデンサの使用状態
の部分断面図である。
の部分断面図である。
【図４】チップ状フェライトビーズの使用状態の部分平
面図である。
面図である。
【図５】バレル電解メッキ装置の断面説明図である。
【符号の説明】 ａ、１１ セラミック素体 ｂ、１２ 下地層 ｃ、１４ 中間メッキ層 ｄ 表面層 １５ メッキの表面層 １６ 外部接続電極
Claims (19)
- 【請求項１】 セラミック素体に外部接続電極を有する
電子部品において、該外部接続電極は下地層と、該下地
層を被覆する中間メッキ層と、該中間メッキ層を被覆す
るメッキの表面層を有し、かつ該中間メッキ層は該下地
層の縁部周辺先端より該セラミック素体表面上まで延設
され、該下地層は該中間メッキ層により埋設されている
外部接続電極付電子部品。 - 【請求項２】 中間メッキ層がセラミック素体表面上ま
で延設されるその延長幅は３μｍ以上である請求項１記
載の外部接続電極付電子部品。 - 【請求項３】 中間メッキ層がセラミック素体表面上ま
で延設されるその延長幅は５μｍ以上である請求項１記
載の外部接続電極付電子部品。 - 【請求項４】 中間メッキ層がセラミック素体表面上ま
で延設されるその延長幅の寸法は下地層の縁部周辺先端
位置における該中間メッキ層の膜厚の寸法より大きい請
求項１ないし３のいずかに記載の外部接続電極付電子部
品。 - 【請求項５】 中間メッキ層の延長幅の寸法は下地層の
縁部周辺先端位置における該中間メッキ層の膜厚の寸法
の１．１倍以上である請求項４記載の外部接続電極付電
子部品。 - 【請求項６】 中間メッキ層の延長幅の寸法は下地層の
縁部周辺先端位置における該中間メッキ層の膜厚の寸法
の１．５倍以上である請求項５記載の外部接続電極付電
子部品。 - 【請求項７】 下地層の縁部周辺先端位置におけるセラ
ミック素体に対する垂線の中間メッキ層及びメッキの表
面層の接触面までの距離が該縁部周辺先端位置から該中
間メッキ層の延長幅分基端側におけるセラミック素体に
対する垂線の該下地層及び中間メッキ層の接触面までの
距離より小さい請求項１ないし６のいずれかに記載の外
部接続電極付電子部品。 - 【請求項８】 下地層の縁部周辺先端位置におけるセラ
ミック素体に対する垂線の中間メッキ層及び表面層の接
触面までの距離が該縁部周辺先端位置から該中間メッキ
層の延長幅分基端側におけるセラミック素体に対する垂
線の該下地層及び中間メッキ層の接触面までの距離の
０．９倍以下である請求項７記載の外部接続電極付電子
部品。 - 【請求項９】 下地層は銅含有層であり、中間メッキ層
はニッケル層であり、メッキの表面層は錫含有層である
請求項１ないし８のいずれかに記載の外部接続電極付電
子部品。 - 【請求項１０】 電子部品実装ランドにはんだ接続され
た電子部品を有する回路モジュールにおいて、該電子部
品はセラミック素体に外部接続電極を有し、該外部接続
電極は下地層と、該下地層を被覆する中間メッキ層と、
該中間メッキ層を被覆する表面層を有し、かつ該中間メ
ッキ層は該下地層の縁部周辺先端より該セラミック素体
表面上まで延設され、該下地層は該中間メッキ層により
埋設されている回路モジュール。 - 【請求項１１】 中間メッキ層がセラミック素体表面上
まで延設されるその延長幅は３μｍ以上である請求項１
０記載の回路モジュール。 - 【請求項１２】 中間メッキ層がセラミック素体表面上
まで延設されるその延長幅は５μｍ以上である請求項１
０記載の回路モジュール。 - 【請求項１３】 中間メッキ層がセラミック素体表面上
まで延設されるその延長幅の寸法は下地層の縁部周辺先
端位置における該中間メッキ層の膜厚の寸法より大きい
請求項１０ないし１２のいずかに記載の回路モジュー
ル。 - 【請求項１４】 中間メッキ層の延長幅の寸法は下地層
の縁部周辺先端位置における該中間メッキ層の膜厚の寸
法の１．１倍以上である請求項１３記載の回路モジュー
ル。 - 【請求項１５】 中間メッキ層の延長幅の寸法は下地層
の縁部周辺先端位置における該中間メッキ層の膜厚の寸
法の１．５倍以上である請求項１３記載の回路モジュー
ル。 - 【請求項１６】 下地層の縁部周辺先端位置におけるセ
ラミック素体に対する垂線の中間メッキ層及び表面層の
接触面までの距離が該縁部周辺先端位置から該中間メッ
キ層の延長幅分基端側におけるセラミック素体に対する
垂線の該下地層及び中間メッキ層の接触面までの距離よ
り小さい請求項１０ないし１５のいずれかに記載の回路
モジュール。 - 【請求項１７】 下地層の縁部周辺先端位置におけるセ
ラミック素体に対する垂線の中間メッキ層及び表面層の
接触面までの距離が該縁部周辺先端位置から該中間メッ
キ層の延長幅分基端側におけるセラミック素体に対する
垂線の該下地層及び中間メッキ層の接触面まげの距離の
０．９倍以下である請求項１０ないし１５のいずれかに
記載の回路モジュール。 - 【請求項１８】 電子部品実装ランド近傍に電源ライン
を有する請求項１０ないし１７のいずれかに記載の回路
モジュール。 - 【請求項１９】 下地層は銅含有層であり、中間メッキ
層はニッケル層であり、表面層は該中間メッキ層上の錫
含有メッキ層とはんだ付け時のはんだと一体の層である
請求項１０ないし１８のいずれかに記載の回路モジュー
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131164A JPH08306585A (ja) | 1995-05-02 | 1995-05-02 | 外部接続電極付電子部品及び回路モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7131164A JPH08306585A (ja) | 1995-05-02 | 1995-05-02 | 外部接続電極付電子部品及び回路モジュール |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005170364A Division JP2005277444A (ja) | 2005-06-10 | 2005-06-10 | 外部接続電極付電子部品及び回路モジュール |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08306585A true JPH08306585A (ja) | 1996-11-22 |
Family
ID=15051509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7131164A Pending JPH08306585A (ja) | 1995-05-02 | 1995-05-02 | 外部接続電極付電子部品及び回路モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08306585A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019028304A (ja) * | 2017-07-31 | 2019-02-21 | 京セラ株式会社 | 配線基板および発光装置 |
-
1995
- 1995-05-02 JP JP7131164A patent/JPH08306585A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019028304A (ja) * | 2017-07-31 | 2019-02-21 | 京セラ株式会社 | 配線基板および発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3904024B1 (ja) | 積層電子部品 | |
| US5963416A (en) | Electronic device with outer electrodes and a circuit module having the electronic device | |
| US3612963A (en) | Multilayer ceramic capacitor and process | |
| US8163331B2 (en) | Multilayer ceramic capacitor with terminal formed by electroless plating | |
| US5426560A (en) | Electronic component | |
| JPH08306584A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JPH08306585A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JP4182489B2 (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JP2005277444A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| KR100418602B1 (ko) | 칩형 어레이 전자 부품 | |
| JP2009283986A (ja) | 外部接続電極付電子部品及び回路モジュール | |
| JP4715000B2 (ja) | チップ型電子部品の製造方法 | |
| JP2001155955A (ja) | 外部端子電極具備電子部品及びその搭載電子用品 | |
| JP2000299243A (ja) | 積層チップ型電子部品 | |
| JPH08203769A (ja) | セラミック電子部品 | |
| JP4295202B2 (ja) | チップ部品及びチップ部品の製造方法 | |
| JPH09260106A (ja) | 電子部品の製造方法 | |
| JPH0729625Y2 (ja) | 積層型ｌｃ複合部品 | |
| JPH0135492Y2 (ja) | ||
| JP3458701B2 (ja) | 電子部品及びその製造方法 | |
| JPH08236387A (ja) | 面実装電子部品とその製造方法 | |
| JPS6231190A (ja) | 電子回路基板及びその製造方法 | |
| EP2458604A2 (en) | Multilayer ceramic device without structure of nickel plating and tin plating | |
| JPS63244801A (ja) | 印刷配線板 | |
| JPH05343256A (ja) | セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021224 |