JP2009283986A - 外部接続電極付電子部品及び回路モジュール - Google Patents
外部接続電極付電子部品及び回路モジュール Download PDFInfo
- Publication number
- JP2009283986A JP2009283986A JP2009203751A JP2009203751A JP2009283986A JP 2009283986 A JP2009283986 A JP 2009283986A JP 2009203751 A JP2009203751 A JP 2009203751A JP 2009203751 A JP2009203751 A JP 2009203751A JP 2009283986 A JP2009283986 A JP 2009283986A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating layer
- intermediate plating
- electronic component
- ceramic body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】銅含有下地層を有する外部接続電極を備える電子部品をプリント回路基板にはんだ付け接続した回路モジュールは、高温高湿度下に電圧を引加された状態で長時間保持されると銅がイオンマイグレーションを起こし、回路の信頼性を損なう。
【解決手段】 Cu焼付導電体膜の下地層bと中間メッキ層cと錫含有の表面層dを有する外部接続電極の中間メッキ層を下地層縁部先端より延設し、その中間メッキ層で下地層を埋設し、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離h1 が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離h2 の0.9倍以下にする。その外部接続電極を有する電子部品をはんだ付け接続した回路モジュール。
【選択図】 図1
【解決手段】 Cu焼付導電体膜の下地層bと中間メッキ層cと錫含有の表面層dを有する外部接続電極の中間メッキ層を下地層縁部先端より延設し、その中間メッキ層で下地層を埋設し、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離h1 が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離h2 の0.9倍以下にする。その外部接続電極を有する電子部品をはんだ付け接続した回路モジュール。
【選択図】 図1
Description
本発明は、チップ状積層コンデンサ等の電子部品の外部接続電極の構造及びその電子部品を用いた回路モジュールに関するものである。
積層型磁器コンデンサ、チップ状インダクタ、チップ状サーミスタ、チップ状LC複合部品、各種アレイ等のセラミック電子部品をプリント回路基板に搭載して使用することが行われている。
例えば積層型磁器コンデンサは、図3に示すように、誘電体と内部電極を順次積層したセラミック素体1の両端に外部接続電極2、2を形成したものであるが、プリント回路基板3のはんだ付けランド3a、3aにはんだ付け接続されて使用される。その動作は回路の電圧がはんだ付けランド3a、3aから外部接続電極2、2間に印加されることにより行なわれる、いわゆる電圧印加により動作する電圧動作モードであり、これに属する他の部品としては、トランス部品、LC複合部品、CR複合部品等の各種単品及びアレイがある。
また、チップ状インダクタとしては例えばフェライトビーズは、図4に示すように、角柱状フェライト磁性層の中心に内部導体を設けたセラミック素体4の両端に外部接続電極5、5を形成したものであるが、プリント回路基板6の例えば電源ライン6aの近傍のはんだ付けランド6b、6bにはんだ付け接続されて使用される。その動作は回路の電流がはんだ付けランド6b、6bにより外部接続電極5、5間に流れて動作される、いわゆる電流を流すことにより動作する電流動作モードであり、これに属する他の部品としては抵抗体、バリスタ、サーミスタ、インダクタ等の各種単品及びアレイがある。
例えば積層型磁器コンデンサは、図3に示すように、誘電体と内部電極を順次積層したセラミック素体1の両端に外部接続電極2、2を形成したものであるが、プリント回路基板3のはんだ付けランド3a、3aにはんだ付け接続されて使用される。その動作は回路の電圧がはんだ付けランド3a、3aから外部接続電極2、2間に印加されることにより行なわれる、いわゆる電圧印加により動作する電圧動作モードであり、これに属する他の部品としては、トランス部品、LC複合部品、CR複合部品等の各種単品及びアレイがある。
また、チップ状インダクタとしては例えばフェライトビーズは、図4に示すように、角柱状フェライト磁性層の中心に内部導体を設けたセラミック素体4の両端に外部接続電極5、5を形成したものであるが、プリント回路基板6の例えば電源ライン6aの近傍のはんだ付けランド6b、6bにはんだ付け接続されて使用される。その動作は回路の電流がはんだ付けランド6b、6bにより外部接続電極5、5間に流れて動作される、いわゆる電流を流すことにより動作する電流動作モードであり、これに属する他の部品としては抵抗体、バリスタ、サーミスタ、インダクタ等の各種単品及びアレイがある。
このような電子部品の外部接続電極は、図3に示すように、Cuを含む導電材料ペーストをセラミック素体1の両端に塗布し、焼付け処理をして焼付け導電体膜の下地層2aを形成し、その上にNiメッキの中間層2bを形成し、さらにSnあるいはSn−PbのSn含有メッキの表面層2cを形成することにより作成されることが行われている。
該当文献見当たらず
しかしながら、上記外部接続電極を有するセラミック電子部品においては、例えば図3に示すように、両外部接続電極間2、2に電圧が印加された状態、あるいは図4に示すように、電源ライン6aと電流の流れているフェライトビーズの間に電圧差がある状態で、高温、高湿度下の過酷な環境下に長期間使用された場合には、外部接続電極の下地層に含まれているCuがはんだ付け接続部を通してプリント回路基板3、6のはんだ付けランド側に逐次拡散する、いわゆる銅のイオンマイグレーション現象が起こり、対向するはんだ付けランド3a、3a間、6b、6b間あるいは図示省略した隣接する他の回路配線との間において耐電圧の低下、さらには短絡するという問題が生じ易い。
本発明の第1の目的は、外気等の接触から下地層を保護した外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。
本発明の第2の目的は、プリント回路基板に実装されて電圧印加され長時間使用されても下地層の金属のイオンマイグレーションの生じ難い外部接続電極を有する外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。
本発明の第1の目的は、外気等の接触から下地層を保護した外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。
本発明の第2の目的は、プリント回路基板に実装されて電圧印加され長時間使用されても下地層の金属のイオンマイグレーションの生じ難い外部接続電極を有する外部接続電極付電子部品及びこれを用いた回路モジュールを提供することにある。
本発明は、上記課題を解決するために、(1)、セラミック素体に外部接続電極を有する電子部品において、該外部接続電極はCu焼付導電体膜の下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である外部接続電極付電子部品を提供するものである。
また、本発明は、(2)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である上記(1)の外部接続電極付電子部品、(3)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(1)又は(2)の外部接続電極付電子部品、(4)、下地層は銅含有層であり、中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、メッキの表面層は錫含有層である上記(1)ないし(3)のいずれかに記載の外部接続電極付電子部品、(5)、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極はCu焼付導電体膜の下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である回路モジュール、(6)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である上記(5)の回路モジュール、(7)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(5)又は(6)の回路モジュール、(8)、中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、メッキの表面層は錫含有層である上記(5)ないし(7)のいずれかに記載の回路モジュール、(9)電子部品実装ランド近傍に電源ラインを有する上記(5)ないし(8)のいずれかの回路モジュール、(10)中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記(5)ないし(9)のいずれかの回路モジュールを提供するものである。
なお、「(6)、セラミック素体に外部接続電極を有する電子部品において、該外部接続電極は下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である外部接続電極付電子部品、(7)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は5μm以上である上記(6)の外部接続電極付電子部品、(8)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(6)の外部接続電極付電子部品、(9)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.5倍以上である上記(6)の外部接続電極付電子部品、(10)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及びメッキの表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記(6)ないし(9)のいずれかの外部接続電極付電子部品、(11)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面まげの距離の0.9倍以下である上記(10)の外部接続電極付電子部品、(12)、下地層は銅含有層であり、中間メッキ層はニッケル層であり、メッキの表面層は錫含有層である上記(6)ないし(11)のいずれかの外部接続電極付電子部品、(13)、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極は下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である回路モジュール、(14)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は5μm以上である上記(13)の回路モジュール、(15)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(13)の回路モジュール、(16)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.5倍以上である上記(13)の回路モジュール、(17)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記(13)ないし(16)のいずれかの回路モジュール、(18)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である上記(13)ないし(16)のいずれかの回路モジュール、(19)、電子部品実装ランド近傍に電源ラインを有する上記(13)ないし(18)のいずれかの回路モジュール、(20)、下地層は銅含有層であり、中間メッキ層はニッケル層であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記(13)ないし(19)のいずれかの回路モジュール。」を提供することもできる。
また、本発明は、(2)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である上記(1)の外部接続電極付電子部品、(3)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(1)又は(2)の外部接続電極付電子部品、(4)、下地層は銅含有層であり、中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、メッキの表面層は錫含有層である上記(1)ないし(3)のいずれかに記載の外部接続電極付電子部品、(5)、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極はCu焼付導電体膜の下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である回路モジュール、(6)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である上記(5)の回路モジュール、(7)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(5)又は(6)の回路モジュール、(8)、中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、メッキの表面層は錫含有層である上記(5)ないし(7)のいずれかに記載の回路モジュール、(9)電子部品実装ランド近傍に電源ラインを有する上記(5)ないし(8)のいずれかの回路モジュール、(10)中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記(5)ないし(9)のいずれかの回路モジュールを提供するものである。
なお、「(6)、セラミック素体に外部接続電極を有する電子部品において、該外部接続電極は下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である外部接続電極付電子部品、(7)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は5μm以上である上記(6)の外部接続電極付電子部品、(8)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(6)の外部接続電極付電子部品、(9)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.5倍以上である上記(6)の外部接続電極付電子部品、(10)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及びメッキの表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記(6)ないし(9)のいずれかの外部接続電極付電子部品、(11)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面まげの距離の0.9倍以下である上記(10)の外部接続電極付電子部品、(12)、下地層は銅含有層であり、中間メッキ層はニッケル層であり、メッキの表面層は錫含有層である上記(6)ないし(11)のいずれかの外部接続電極付電子部品、(13)、電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極は下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、上記中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である回路モジュール、(14)、中間メッキ層がセラミック素体表面上まで延設されるその延長幅は5μm以上である上記(13)の回路モジュール、(15)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である上記(13)の回路モジュール、(16)、中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.5倍以上である上記(13)の回路モジュール、(17)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離より小さい上記(13)ないし(16)のいずれかの回路モジュール、(18)、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である上記(13)ないし(16)のいずれかの回路モジュール、(19)、電子部品実装ランド近傍に電源ラインを有する上記(13)ないし(18)のいずれかの回路モジュール、(20)、下地層は銅含有層であり、中間メッキ層はニッケル層であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である上記(13)ないし(19)のいずれかの回路モジュール。」を提供することもできる。
本発明によれば、例えば銅含有の下地層を例えばニッケルメッキ層の中間層に埋設し、下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下にしたので、銅含有の下地層は外気と遮断され、その湿分や酸素の影響を受けることがなく、したがって高温高湿度の大気下において長期間その構造を有する外部接続電極に電圧が印加された状態でも銅はイオン化することを避けられ、マイグレーションすることを避けることができる。これにより、その外部接続電極を有する電子部品を用いた回路モジュールの信頼性と寿命を長くすることができる。
本発明において、「下地層を被覆する中間メッキ層」とは、例えばニッケル含有層からなる中間メッキ層である。
また、本発明において、「下地層」としては銅含有層が挙げられ、「メッキの表面層」としてはSn含有層、例えばSn単独層、Sn−Pbのはんだ層が挙げられ、「メッキ」とは電解メッキ、無電解メッキのいずれでも良く、両者を併用しても良い。
本発明において、例えば銅含有の下地層から銅がイオンマイグレーションを起こさないためには、図1に示すように、中間メッキ層cがセラミック素体a表面上まで延設されるその延長幅Lは、3μm以上、好ましくは5μm以上であり、また、その延長幅Lの寸法は下地層の縁部周辺先端位置の該中間メッキ層cの膜厚Dの寸法より大きく、1.1倍、好ましくは1.5倍以上が良く、また、下地層bの縁部周辺先端位置におけるセラミック素体aに対する垂線の中間メッキ層c及び表面層dの接触面までの距離h1 がその縁部周辺先端位置から上記延長幅L寸法分基端側におけるセラミック素体aの垂線の下地層b及び中間メッキ層cとの接触面までの距離h2 より小さく、0.9倍以下であることが好ましい。
電子部品としては、上記の「従来の技術」の項で挙げた電圧動作モードのもの、電流動作モードのもののいずれも使用できる。
また、本発明においては、電子部品を実装した回路モジュールを提供するが、この回路モジュールにおける電子部品の外部接続電極はプリント回路基板のはんだ付けランドにはんた付けされているので、上記電子部品における外部接続電極のメッキの表面層ははんだ付け時のはんだにより溶融されこれと一体になっているので、これを「表面層」と言い、電子部品の外部接続電極の「メッキの表面層」と区別する。回路モジュールには、上記「従来の技術」の項で説明した図3、図4に示されたもの等が含まれ、電源ラインが設けられているものも含む。
また、本発明において、「下地層」としては銅含有層が挙げられ、「メッキの表面層」としてはSn含有層、例えばSn単独層、Sn−Pbのはんだ層が挙げられ、「メッキ」とは電解メッキ、無電解メッキのいずれでも良く、両者を併用しても良い。
本発明において、例えば銅含有の下地層から銅がイオンマイグレーションを起こさないためには、図1に示すように、中間メッキ層cがセラミック素体a表面上まで延設されるその延長幅Lは、3μm以上、好ましくは5μm以上であり、また、その延長幅Lの寸法は下地層の縁部周辺先端位置の該中間メッキ層cの膜厚Dの寸法より大きく、1.1倍、好ましくは1.5倍以上が良く、また、下地層bの縁部周辺先端位置におけるセラミック素体aに対する垂線の中間メッキ層c及び表面層dの接触面までの距離h1 がその縁部周辺先端位置から上記延長幅L寸法分基端側におけるセラミック素体aの垂線の下地層b及び中間メッキ層cとの接触面までの距離h2 より小さく、0.9倍以下であることが好ましい。
電子部品としては、上記の「従来の技術」の項で挙げた電圧動作モードのもの、電流動作モードのもののいずれも使用できる。
また、本発明においては、電子部品を実装した回路モジュールを提供するが、この回路モジュールにおける電子部品の外部接続電極はプリント回路基板のはんだ付けランドにはんた付けされているので、上記電子部品における外部接続電極のメッキの表面層ははんだ付け時のはんだにより溶融されこれと一体になっているので、これを「表面層」と言い、電子部品の外部接続電極の「メッキの表面層」と区別する。回路モジュールには、上記「従来の技術」の項で説明した図3、図4に示されたもの等が含まれ、電源ラインが設けられているものも含む。
〔作用〕
下地層は中間メッキ層に埋設されたので、外気等の接触から遮断され、大気中の湿気や酸素による影響を受けることがなく、外部接続電極に電圧が印加された状態で長期保持されても、例えば下地層に銅含有層を用いても銅のイオンマイグレーションをないようにできる。
下地層は中間メッキ層に埋設されたので、外気等の接触から遮断され、大気中の湿気や酸素による影響を受けることがなく、外部接続電極に電圧が印加された状態で長期保持されても、例えば下地層に銅含有層を用いても銅のイオンマイグレーションをないようにできる。
次に本発明の実施例を説明する。
実施例1
図2(イ)に示すように、銀導体を中心軸として有するチップ型のフェライトビーズのセラミック素体11を作成し、同図(ロ)に示すようにその両端に導電体材料ペースト(Cu粉末78重量部、エチルセルロース5重量部、テルピネオール17重量部)をスクリーン印刷により塗布し、700℃、10分間焼付けてCu焼付導電体膜12を形成し、Cu焼付導電体膜付セラミック素体13を作成する。
ついで、図5に示すように、メッシュのバレル21の中に陰極22を設け、これに対応してバレルの外部に設けた陽極23との間にニッケルのメッキ浴24を介在させたバレル電解メッキ装置を用い、バレル21中に上記Cu焼付導電体膜付セラミック素体13、13・・・、あるいはこれらが少ない場合には粒状の導体のダミー(メディアボール)25、25・・・を入れ、これらを一緒にして撹拌しながら電解ニッケルメッキを行なう。その際のメッキ条件は、液温50℃、電流密度0.3A/cm2 、通電時間60分にする。26は直流電源である。
この電解ニッケルメッキにより、図2(ハ)に示すように上記Cu焼付導電体膜付セラミック素体13のCu焼付導電体膜12の全体を被覆し、さらにその縁部周辺の先端側のセラミック素体11上に延設したNiメッキ膜14を形成した。
そして、上記と同様な別のバレル電解メッキ装置を用い、メッキ液にはんだメッキ液を使用し、液温40℃、電流密度0.3A/cm2 ではんだの電解メッキを行い、図2(ニ)に示すようにはんだメッキ膜15を形成した。
このようにして、セラミック素体11の両端にCu焼付導電体膜12の下地層、Niメッキ膜14の中間層、はんだメッキ膜15の表面層からなる外部接続電極16、16を有する大きさが3.2mm×1.6mm×1.1mmのチップ型のフェライトビーズを作成した。
このチップ型のフェライトビーズの一方の外部電極について、研磨を行ない、図2(ニ)に図示の○で囲った部分の断面を3500倍の電子顕微鏡写真を撮ったところ、Cu焼付導電体膜12の膜厚は35μm(一定部分)、その先端位置のNiメッキ膜14の膜厚(図1のDに相当)は2.8μm、はんだメッキ膜15の膜厚(一定部分)は3.3μmであり、また、Niメッキ膜14のCu焼付導電体膜12の縁部周辺先端よりの延長幅(図1のLに相当)は3.8μmであり、また、Cu焼付導電体膜12の縁部周辺先端におけるセラミック素体11における垂線のNiメッキ膜14とはんだメッキ膜15との接触面までに到る距離(図1のh1 に相当)は3.1μmであり、上記Cu焼付導電体膜12位置から上記延長幅寸法分基端側のセラミック素体11の垂線のCu焼付導電体膜12とNiメッキ膜14との接触面までに到る距離(図1のh2 に相当)は3.5μmであり、両者の比(図1のh1 /h2 に相当)は0.89であった。
上記と同様にして作成したフェライトビーズを10個、図4に示すようにプリント回路基板6にはんだ付けを行ない、試験用回路基板を作成した。この回路基板を85℃、85%RH(相対湿度)条件下におき、電源ライン6aと、はんだ付けランド6b、6b間に直流10Vの電圧を300時間印加し、銅のマイグレーションの有無を拡大鏡により観察を行った結果、マイグレーションの発生が一個も確認されなかった。
実施例1
図2(イ)に示すように、銀導体を中心軸として有するチップ型のフェライトビーズのセラミック素体11を作成し、同図(ロ)に示すようにその両端に導電体材料ペースト(Cu粉末78重量部、エチルセルロース5重量部、テルピネオール17重量部)をスクリーン印刷により塗布し、700℃、10分間焼付けてCu焼付導電体膜12を形成し、Cu焼付導電体膜付セラミック素体13を作成する。
ついで、図5に示すように、メッシュのバレル21の中に陰極22を設け、これに対応してバレルの外部に設けた陽極23との間にニッケルのメッキ浴24を介在させたバレル電解メッキ装置を用い、バレル21中に上記Cu焼付導電体膜付セラミック素体13、13・・・、あるいはこれらが少ない場合には粒状の導体のダミー(メディアボール)25、25・・・を入れ、これらを一緒にして撹拌しながら電解ニッケルメッキを行なう。その際のメッキ条件は、液温50℃、電流密度0.3A/cm2 、通電時間60分にする。26は直流電源である。
この電解ニッケルメッキにより、図2(ハ)に示すように上記Cu焼付導電体膜付セラミック素体13のCu焼付導電体膜12の全体を被覆し、さらにその縁部周辺の先端側のセラミック素体11上に延設したNiメッキ膜14を形成した。
そして、上記と同様な別のバレル電解メッキ装置を用い、メッキ液にはんだメッキ液を使用し、液温40℃、電流密度0.3A/cm2 ではんだの電解メッキを行い、図2(ニ)に示すようにはんだメッキ膜15を形成した。
このようにして、セラミック素体11の両端にCu焼付導電体膜12の下地層、Niメッキ膜14の中間層、はんだメッキ膜15の表面層からなる外部接続電極16、16を有する大きさが3.2mm×1.6mm×1.1mmのチップ型のフェライトビーズを作成した。
このチップ型のフェライトビーズの一方の外部電極について、研磨を行ない、図2(ニ)に図示の○で囲った部分の断面を3500倍の電子顕微鏡写真を撮ったところ、Cu焼付導電体膜12の膜厚は35μm(一定部分)、その先端位置のNiメッキ膜14の膜厚(図1のDに相当)は2.8μm、はんだメッキ膜15の膜厚(一定部分)は3.3μmであり、また、Niメッキ膜14のCu焼付導電体膜12の縁部周辺先端よりの延長幅(図1のLに相当)は3.8μmであり、また、Cu焼付導電体膜12の縁部周辺先端におけるセラミック素体11における垂線のNiメッキ膜14とはんだメッキ膜15との接触面までに到る距離(図1のh1 に相当)は3.1μmであり、上記Cu焼付導電体膜12位置から上記延長幅寸法分基端側のセラミック素体11の垂線のCu焼付導電体膜12とNiメッキ膜14との接触面までに到る距離(図1のh2 に相当)は3.5μmであり、両者の比(図1のh1 /h2 に相当)は0.89であった。
上記と同様にして作成したフェライトビーズを10個、図4に示すようにプリント回路基板6にはんだ付けを行ない、試験用回路基板を作成した。この回路基板を85℃、85%RH(相対湿度)条件下におき、電源ライン6aと、はんだ付けランド6b、6b間に直流10Vの電圧を300時間印加し、銅のマイグレーションの有無を拡大鏡により観察を行った結果、マイグレーションの発生が一個も確認されなかった。
比較例1
実施例1において、ニッケル電解メッキ条件を電流密度0.15A/cm2 、通電時間60分とした以外は同様にしてチップ状のフェライトビーズを作成し、実施例1と同様に電子顕微鏡写真を撮って調べたところ、図1のDに相当する膜厚は1.5μm、図1のLに相当する延長幅は1.9μm、図1のh1 に相当する距離は1.6μm、図1のh2 に相当する距離は1.7μm、図1のh1 /h2 に相当する比は0.94であった。
また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、7個についてマイグレーションの発生が確認された。
実施例1において、ニッケル電解メッキ条件を電流密度0.15A/cm2 、通電時間60分とした以外は同様にしてチップ状のフェライトビーズを作成し、実施例1と同様に電子顕微鏡写真を撮って調べたところ、図1のDに相当する膜厚は1.5μm、図1のLに相当する延長幅は1.9μm、図1のh1 に相当する距離は1.6μm、図1のh2 に相当する距離は1.7μm、図1のh1 /h2 に相当する比は0.94であった。
また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、7個についてマイグレーションの発生が確認された。
実施例2
実施例1において、電解メッキ条件の電流密度を比較例1と同じ電流密度0.15A/cm2 とし、通電時間を120分にした以外は同様にしてチップ状のフェライトビーズを作成し、実施例1と同様に電子顕微鏡写真を撮って調べたところ、図1のDに相当する膜厚は3.0μm、図1のLに相当する延長幅は5.5μm、図1のh1 に相当する距離は3.3μm、図1のh2 に相当する距離は4.2μm、図1のh1 /h2 に相当する比は0.79であった。
また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
実施例1において、電解メッキ条件の電流密度を比較例1と同じ電流密度0.15A/cm2 とし、通電時間を120分にした以外は同様にしてチップ状のフェライトビーズを作成し、実施例1と同様に電子顕微鏡写真を撮って調べたところ、図1のDに相当する膜厚は3.0μm、図1のLに相当する延長幅は5.5μm、図1のh1 に相当する距離は3.3μm、図1のh2 に相当する距離は4.2μm、図1のh1 /h2 に相当する比は0.79であった。
また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
実施例3
実施例1と同様にして外部接続電極を形成するが、図3に示すチップ状積層セラミックコンデンサの外部接続電極の代わりにその外部接続電極を形成したチップ状積層セラミックコンデンサを得た。これについても実施例1と同様に電子顕微鏡写真により調べたところ、ほぼ同様の結果が得られた。
また、このチップ状積層セラミックコンデンサを図3に示すようにはんだ付けを行って得た実施例1と同様な試験用回路基板について、はんだ付けランド3a、3a間に実施例1と同様な条件で電圧を印加し、銅のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
実施例1と同様にして外部接続電極を形成するが、図3に示すチップ状積層セラミックコンデンサの外部接続電極の代わりにその外部接続電極を形成したチップ状積層セラミックコンデンサを得た。これについても実施例1と同様に電子顕微鏡写真により調べたところ、ほぼ同様の結果が得られた。
また、このチップ状積層セラミックコンデンサを図3に示すようにはんだ付けを行って得た実施例1と同様な試験用回路基板について、はんだ付けランド3a、3a間に実施例1と同様な条件で電圧を印加し、銅のマイグレーションを観察したところ、マイグレーションの発生が一個も確認されなかった。
比較例2
比較例1において、チップ状のフェライトビーズの代わりに実施例3で使用した外部接続電極を形成する前のチップ状積層セラミックコンデンサを使用した以外は同様にして外部接続電極を形成したチップ状積層セラミックコンデンサを得た。これについても実施例1と同様に電子顕微鏡写真により調べたところ、比較例1とほぼ同様の結果が得られた。 また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、10個についてマイグレーションの発生が確認された。
比較例1において、チップ状のフェライトビーズの代わりに実施例3で使用した外部接続電極を形成する前のチップ状積層セラミックコンデンサを使用した以外は同様にして外部接続電極を形成したチップ状積層セラミックコンデンサを得た。これについても実施例1と同様に電子顕微鏡写真により調べたところ、比較例1とほぼ同様の結果が得られた。 また、実施例1と同様に試験用回路基板を作成し、これについても同様に銅のマイグレーションを観察したところ、10個についてマイグレーションの発生が確認された。
a、11 セラミック素体
b、12 下地層
c、14 中間メッキ層
d 表面層
15 メッキの表面層
16 外部接続電極
b、12 下地層
c、14 中間メッキ層
d 表面層
15 メッキの表面層
16 外部接続電極
Claims (10)
- セラミック素体に外部接続電極を有する電子部品において、該外部接続電極はCu焼付導電体膜の下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆するメッキの表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている外部接続電極付電子部品であって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である外部接続電極付電子部品。
- 中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である請求項1に記載の外部接続電極付電子部品。
- 中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である請求項1又は2に記載の外部接続電極付電子部品。
- 下地層は銅含有層であり、中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、メッキの表面層は錫含有層である請求項1ないし3のいずれかに記載の外部接続電極付電子部品。
- 電子部品実装ランドにはんだ接続された電子部品を有する回路モジュールにおいて、該電子部品はセラミック素体に外部接続電極を有し、該外部接続電極はCu焼付導電体膜の下地層と、該下地層を被覆する中間メッキ層と、該中間メッキ層を被覆する表面層を有し、かつ該中間メッキ層は該下地層の縁部周辺先端より該セラミック素体表面上まで延設され、該下地層は該中間メッキ層により埋設されている回路モジュールであって、該下地層の縁部周辺先端位置におけるセラミック素体に対する垂線の中間メッキ層及び表面層の接触面までの距離が該縁部周辺先端位置から該中間メッキ層の延長幅分基端側におけるセラミック素体に対する垂線の該下地層及び中間メッキ層の接触面までの距離の0.9倍以下である回路モジュール。
- 中間メッキ層がセラミック素体表面上まで延設されるその延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法より大きく、該延長幅は3μm以上である請求項5に記載の回路モジュール。
- 中間メッキ層の延長幅の寸法は下地層の縁部周辺先端位置における該中間メッキ層の膜厚の寸法の1.1倍以上である請求項5又は6に記載の回路モジュール。
- 中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、メッキの表面層は錫含有層である請求項5ないし7のいずれかに記載の回路モジュール。
- 電子部品実装ランド近傍に電源ラインを有する請求項5ないし8のいずれかに記載の回路モジュール。
- 中間メッキ層はCu焼付導電体膜付きセラミック素体にバレル電解メッキ装置を用い電解ニッケルメッキにより形成されたNiメッキ膜であり、表面層は該中間メッキ層上の錫含有メッキ層とはんだ付け時のはんだと一体の層である請求項5ないし9のいずれかに記載の回路モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203751A JP2009283986A (ja) | 2009-09-03 | 2009-09-03 | 外部接続電極付電子部品及び回路モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009203751A JP2009283986A (ja) | 2009-09-03 | 2009-09-03 | 外部接続電極付電子部品及び回路モジュール |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005170364A Division JP2005277444A (ja) | 2005-06-10 | 2005-06-10 | 外部接続電極付電子部品及び回路モジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009283986A true JP2009283986A (ja) | 2009-12-03 |
Family
ID=41454027
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009203751A Pending JP2009283986A (ja) | 2009-09-03 | 2009-09-03 | 外部接続電極付電子部品及び回路モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009283986A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8319594B2 (en) | 2011-01-21 | 2012-11-27 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS605111U (ja) * | 1983-06-23 | 1985-01-14 | 富士通株式会社 | バイパスコンデンサ |
JPS6192778A (ja) * | 1984-10-09 | 1986-05-10 | C Uyemura & Co Ltd | 被ハンダ付け部品 |
JPH01102990A (ja) * | 1987-10-16 | 1989-04-20 | Matsushita Electric Ind Co Ltd | 小形電子部品実装回路 |
JPH01273382A (ja) * | 1988-04-25 | 1989-11-01 | Hitachi Chem Co Ltd | 配線板及びその製造法 |
JPH02248021A (ja) * | 1989-03-22 | 1990-10-03 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサ |
JPH04171912A (ja) * | 1990-11-06 | 1992-06-19 | Mitsubishi Materials Corp | セラミックコンデンサ |
JPH04334007A (ja) * | 1991-05-09 | 1992-11-20 | Mitsubishi Materials Corp | セラミックコンデンサ |
JPH05326273A (ja) * | 1992-05-20 | 1993-12-10 | Murata Mfg Co Ltd | コイル部品 |
-
2009
- 2009-09-03 JP JP2009203751A patent/JP2009283986A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS605111U (ja) * | 1983-06-23 | 1985-01-14 | 富士通株式会社 | バイパスコンデンサ |
JPS6192778A (ja) * | 1984-10-09 | 1986-05-10 | C Uyemura & Co Ltd | 被ハンダ付け部品 |
JPH01102990A (ja) * | 1987-10-16 | 1989-04-20 | Matsushita Electric Ind Co Ltd | 小形電子部品実装回路 |
JPH01273382A (ja) * | 1988-04-25 | 1989-11-01 | Hitachi Chem Co Ltd | 配線板及びその製造法 |
JPH02248021A (ja) * | 1989-03-22 | 1990-10-03 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサ |
JPH04171912A (ja) * | 1990-11-06 | 1992-06-19 | Mitsubishi Materials Corp | セラミックコンデンサ |
JPH04334007A (ja) * | 1991-05-09 | 1992-11-20 | Mitsubishi Materials Corp | セラミックコンデンサ |
JPH05326273A (ja) * | 1992-05-20 | 1993-12-10 | Murata Mfg Co Ltd | コイル部品 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8319594B2 (en) | 2011-01-21 | 2012-11-27 | Murata Manufacturing Co., Ltd. | Ceramic electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904024B1 (ja) | 積層電子部品 | |
US9773611B2 (en) | Chip electronic component and manufacturing method thereof | |
KR101565703B1 (ko) | 칩 전자부품 및 그 제조방법 | |
US9779867B2 (en) | Electronic component and board having the same | |
US5963416A (en) | Electronic device with outer electrodes and a circuit module having the electronic device | |
JP2016134616A (ja) | 積層セラミック電子部品、その製造方法及び電子部品が実装された回路基板 | |
JP2007281400A (ja) | 表面実装型セラミック電子部品 | |
KR20160019266A (ko) | 칩 전자부품 및 그 실장기판 | |
US8363382B2 (en) | Structure of multilayer ceramic device | |
US8895869B2 (en) | Mounting structure of electronic component | |
KR20130037485A (ko) | 적층 세라믹 커패시터 및 이의 제조방법 | |
JPWO2007148556A1 (ja) | 積層型セラミック電子部品 | |
JP2009224802A (ja) | 無電解めっきターミネーションを形成する方法 | |
KR20180064349A (ko) | 적층 세라믹 커패시터 및 이의 제조방법 | |
US20200118761A1 (en) | Multilayer ceramic electronic component, and mounting structure for multilayer ceramic electronic component | |
CN105702432B (zh) | 电子组件以及具有该电子组件的板 | |
JP4548471B2 (ja) | コンデンサアレイおよびその製造方法 | |
JP2010040701A (ja) | 平面磁気素子 | |
JP2005277444A (ja) | 外部接続電極付電子部品及び回路モジュール | |
JP4182489B2 (ja) | 外部接続電極付電子部品及び回路モジュール | |
JP2009283986A (ja) | 外部接続電極付電子部品及び回路モジュール | |
JP2009272424A (ja) | プリント回路基板及びその製造方法 | |
JPH08306584A (ja) | 外部接続電極付電子部品及び回路モジュール | |
KR100418602B1 (ko) | 칩형 어레이 전자 부품 | |
JPH08306585A (ja) | 外部接続電極付電子部品及び回路モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090903 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Effective date: 20100907 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20101026 Free format text: JAPANESE INTERMEDIATE CODE: A02 |