JPH0829563A - 電子式時計の時刻設定装置 - Google Patents

Abstract

(57)【要約】 【目的】 時刻設定スイッチを押し続けてから特定のカ
ウントまで時刻変化速度が遅くでき時刻設定が容易で操
作性を改善する手段を提供する。 【構成】 時刻設定スイッチ１を押圧すると発振器２お
よびその発振周波数を分周する１／１０分周器３が起動
し、同時にバイナリカウンタ９はＯＲゲート７より入る
１／１０分周器３の出力パルスを計数し、所定のカウン
ト数、この場合１０カウントになれば分周器３からのパ
ルス入力を禁止しＡＮＤゲート５を介して発振器２の出
力パルスを時刻設定スイッチ１が押圧されている間だけ
時計１１へ出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電子式時計の時刻設定装
置に関する。

【０００２】

【従来の技術】近年、スイッチを用いて時刻を設定でき
る電子式時計が主流となっている。従来この種の電子式
時計の時刻設定装置は図３に示すような構成が一般的で
あった。以下図面を参照しながら、上述した従来の電子
式時計の時刻設定装置の一例について説明する。

【０００３】図３は従来例の電子式時計の時刻設定装置
のブロック図で、図４はそのタイミングチャートを示
す。図３において、時刻設定用のスイッチ１が押されて
いる間、発振器２は４０Ｈｚで発振を行う。１／１０の
分周器３は時刻設定スイッチ１がオンになっている間だ
け発振器２の出力を４Ｈｚに分周する。単安定マルチバ
イブレータ１２は時刻設定スイッチ１が押された後５０
０ｍｓの間Ｈレベルを出力する。インバータ４はＡＮＤ
ゲート５，６とＯＲゲート７とにより単安定マルチバイ
ブレータ１２の出力がＨレベルの間だけ発振器２の出力
を１／１０に分周した分周器３の出力をＡＮＤゲートを
開いてＯＲゲート７から出力し、単安定マルチバイブレ
ータ１２の出力がＬレベルになると発振器２の出力をＡ
ＮＤゲート５を開いてＯＲゲート７から出力するように
切り替わる。時計の本体１１は時刻設定スイッチ１がオ
ンしている間ＯＲゲート７からいずれかのパルス出力が
印加され、パルスの数だけ時刻の設定が進むように構成
されている。

【０００４】上記のように構成され、つぎにその動作を
説明すると、時刻を調整、設定する場合は、まず時刻設
定スイッチ１を押す（図４（ａ））。すると発振器２の
発振が４０Ｈｚで開始され（図４（ｂ））、１／１０分
周器３も分周を開始する（図４（ｃ））。同時に単安定
マルチバイブレータ１２から５００ｍｓの間Ｈレベルが
出力されるため（図４（ｄ））、ＯＲゲート７からはＡ
ＮＤゲート６を介した１／１０分周器３からの４Ｈｚが
出力されこのパルスにより時計１１はゆっくりとした周
期で時刻の設定が進む。その後５００ｍｓ経過すると単
安定マルチバイブレータの出力はＬレベルにもどるため
ＯＲゲート７の出力は開かれたＡＮＤゲート５を介して
発振器２からの４０Ｈｚが出力され（図４（ｅ））、一
方ＡＮＤゲート６は閉じられるため、時計１１は１０倍
の速さで時刻の設定を進めることとなる。所望の時刻に
到達したときに時刻設定スイッチ１を押すのを止めれば
そのときまでに印加されたパルスの数だけ時刻の設定が
進む。

【０００５】このように従来例では最初ある一定時間の
間は時計の設定速度を遅くしてわずか進めるときの設定
をしやすくし、ある一定時間が経過すると時計の設定速
度を速くするようにして設定時間の短縮を行なってい
る。

【０００６】

【発明が解決しようとする課題】しかしながら上記のよ
うな従来例の電子式時計の時刻設定装置は、一定時間後
に設定速度を変化するためいつ速度が変化するのかがわ
かりにくく、誤って時計の設定が進みすぎるという問題
点を有していた。

【０００７】本発明は上記従来の問題点を改善するため
のもので、時刻設定速度の変化点を明確にし、時計の設
定をより容易にする時刻設定装置を提供することを目的
とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に本発明の電子式時計の時刻設定装置は、第１のパルス
を発生する第１のパルス発生手段と、第１のパルスより
周期の長い第２のパルスを発生する第２のパルス発生手
段と、第１および第２のパルス発生手段を駆動する時刻
設定手段と、第２のパルス発生手段の発生する第２のパ
ルスの数をカウントし所定数に達したときに第２のパル
スから第１のパルスに切り換えて出力する周期切り換え
手段とを備えた構成となっている。

【０００９】

【作用】本発明は上記した構成によって、時刻設定手段
を操作したとき最初は周期の長い第２のパルスで時刻合
わせを行い、周期切り換え手段が第２のパルスの数をカ
ウントし所定数に達したときに第２のパルスから第１の
パルスに切り換えて出力することにより時刻の設定速度
が速くなるまでのカウント数を一定にすることにより時
刻設定を容易に行えるように作用する。

【００１０】

【実施例】以下本発明の電子式時計の時刻設定装置の一
実施例について、図面を参照しながら詳細に説明する。
図１に本発明の一実施例の電子式時計のブロック図を、
図２にその動作タイミングチャートを示す。従来例の図
３と同一機能の構成要素には同一符号を付けて説明を省
略する。

【００１１】図１において、ＮＡＮＤゲート８にはバイ
ナリカウンタ９のＨＥＸ出力のＬＳＢを１ｂｉｔ目とし
たときの２ｂｉｔ目と４ｂｉｔ目が接続されており、バ
イナリカウンタ９がＯＲゲート７の出力を１０カウント
した時点でＬレベルを出力する。バイナリカウンタ９は
時刻設定スイッチ１が押されるとＯＲゲート７から出力
される時計の時刻設定用のパルス出力をカウントする。
ＡＮＤゲート１０はバイナリカウンタ９が１０カウント
するとバイナリカウンタ９へのパルス入力を禁止する。

【００１２】このような構成においてつぎにその動作を
説明すると、時刻設定手段である時刻設定スイッチ１を
押すと（図２（ａ））、従来例と同様に第１のパルス発
生手段である発振器２が発振し、４０Ｈｚの第１のパル
スを発生する（図２（ｂ））。同時に第２のパルス発生
手段である分周器３が動作し４Ｈｚの第２のパルスを発
生する（図２（ｃ））。

【００１３】バイナリカウンタ９は時刻設定スイッチ１
が押されるとＯＲゲート７から出力される時計１１の設
定用のパルス出力をカウントする。最初は１／１０分周
器３の出力である第２のパルス数をＡＮＤゲート６、Ｏ
Ｒゲート７を介してカウントしている。ＮＡＮＤゲート
８はバイナリカウンタ９がＯＲゲート７の出力を１０カ
ウントした時点でＬレベルを出力する（図２（ｄ））。
そのためＡＮＤ回路６は閉じて分周器の第二のパルスを
出力しなくなり、また一方インバータ４によってＡＮＤ
ゲート６を開き発振器２の第１のパルスをＯＲゲート７
に送り時計１１に送り込む。一方ＡＮＤゲート１０はバ
イナリカウンタ９が所定数の１０をカウントするとＮＡ
ＮＤゲート８のＬ出力を受けてバイナリカウンタ９への
パルス入力を禁止する。これによって以後はインバータ
４のＨ出力により開かれたＡＮＤ回路５を介した発振器
２の第１のパルスに切り換えられ、ＯＲ回路７を介して
時計１１に送られ、時刻設定スイッチ１を押さなくなる
まで継続される。

【００１４】このようにパルス周期切り換え手段により
時刻設定スイッチ１が押されてから１０カウントは１／
１０分周器３のゆっくりした周期の第２のパルスにより
時刻を設定でき、１０カウントを超えると周期切り換え
手段により発振器２の発生する短い周期の第１のパルス
による速い設定に切り換わる（図２（ｅ））。

【００１５】時刻設定スイッチ１を押さなくなると発振
器２、分周器３およびバイナリカウンタ９の電源はオフ
となり、発振器２からの第１のパルスは停止し、分周器
３からの分周された第２のパルスも停止し、時刻設定は
その点で停止する。バイナリカウンタ９はリセットさ
れ、つぎに時刻設定スイッチ１が押されるのを待つ。

【００１６】以上のように本実施例によれば、”分”
の”１”の位を１０カウントして設定開始時点と同じ数
字になるまで設定速度を遅くして行き過ぎないようにで
きるので時刻の調整、設定が容易にできる。

【００１７】なお実施例では”分”の”１”の位を設定
する場合の方法について述べたが”時”の桁を設定する
場合には１２時間制の場合は時の位を１２カウント、２
４時制の場合は２４カウントするまで設定速度を遅くす
ることにより分の場合と同様に操作性を向上することが
できる。このカウント数は必要により自由に設定しても
よく、また”分”の”１”の位を設定する場合と時の位
を設定する場合との切り換えに連動してカウント数を自
動的に切り換えるようにしておけば非常に使いやすくな
る。

【００１８】また実施例ではロジックＩＣを組み合わせ
て実現したため従来例より構成部品が多くなっている
が、マイクロコンピュータを使用して、そのソフトウエ
アにより上記動作を実行することにより部品点数を増や
すことなく実現することが可能である。

【００１９】また実施例におけるパルス周期、分周比お
よびパルスカウント数その他の数値は一例であり、この
値に限定されるものではなく、回路構成もこの目的を達
成できる範囲で変更しても差し支えない。たとえば分周
器３に代えて発振器２より周期の長い他の発振器を設け
てもよい。周期切り換え手段の構成についても同様であ
る。

【００２０】

【発明の効果】以上説明したように本発明の時刻設定装
置は、第１のパルスを発生する第１のパルス発生手段
と、第１のパルスより周期の長い第２のパルスを発生す
る第２のパルス発生手段と、第１および第２のパルス発
生手段を駆動する時刻設定手段と、第２のパルス発生手
段の発生する第２のパルスの数をカウントし所定数に達
したときに第２のパルスから第１のパルスに切り換えて
出力する周期切り換え手段とを備えたことにより、時刻
を設定する速度の変化するポイントが明確で、たとえば
設定を開始した時刻と同じ数字になるまでは数字の変化
速度を遅くできるため、より操作性の高い電子式時計の
時刻設定装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施例の電子式時計の時刻設定装置
のブロック図

【図２】同じくその動作タイミングチャート

【図３】従来例の電子式時計の時刻設定装置のブロック
図

【図４】同じくその動作タイミングチャート

【符号の説明】

１ 時刻設定スイッチ ２ 発振器 ３ １／１０分周器 ４ インバータ ５，６，１０ ＡＮＤゲート ７ ＯＲゲート ８ ＮＡＮＤゲート ９ バイナリカウンタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１のパルスを発生する第１のパルス発
   生手段と、 前記第１のパルスより周期の長い第２のパルスを発生す
   る第２のパルス発生手段と、 前記第１および第２のパルス発生手段を駆動する時刻設
   定手段と、 前記第２のパルス発生手段の発生する第２のパルスの数
   をカウントし所定数に達したときに前記第２のパルスか
   ら前記第１のパルスに切り換えて出力する周期切り換え
   手段とを備えた電子式時計の時刻設定装置。