JPS6361631B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は電気的に駆動される時計、換言するな
らば、時刻合せが簡単な回路で且つ容易にできる
電子時計に関するものである。

〔従来の技術〕

電子時計は一般に高周波パルス発振器の出力を
分周して単位表示パルス（秒表示をおこなう場合
には１秒周期のパルス）を発生し、これによつて
秒表示を歩進させている。そしてこの時刻表示に
はアナログ式とデジタル式いづれかの表示を採用
する。また、電子時計は古来の純機械的時計に比
較して正確であるとの認識から、自分の電子時計
の表示と時報とが食い違つていることに、使用者
ががまんできなくなつている。それ故、電子時計
には時刻合せが容易におこなえる機構を設けるこ
とが望ましい。この種の機構の代表的従来技術と
して英国特許第1399024号および同第1434443号を
挙げることができる。しかし、いづれもが一長一
短の時刻合せ機構であり、特に前者の従来技術に
よれば、全体的な時刻合せには機械的な手段のみ
しか用いられていない。

〔発明の概要〕

本発明は単一のスイツチを用い、このスイツチ
の所定の操作サイクルに応じて秒表示更には分表
示を電子的に修正できるようにしたものであり、
この単一のスイツチは腕時計等の通常の位置に設
けられている竜頭によつて形成される。したがつ
て、この竜頭の形成をとるスイツチは、本発明の
課題である秒・分の修正に使用されるばかりでな
く、通常の時計と同様機械的な時針を修正するた
めに、更にはカレンダを有する場合には、このカ
レンダの修正のためにも併用することが出来るも
のである。

本発明の第１の目的によれば、上記スイツチを
中立位置から動作装置にしたのち再び中立位置に
戻す操作をするごとに、換言するならば該スイツ
チを一回押すごとに、表示器に１個のパルスが挿
入され、これによつて秒表示の一歩進を行う。こ
れによつて、時計が例えば５秒の遅れを示してい
るときは、上記スイツチを５回押すことにより正
しい秒表示に修正することが出来る。

また、本発明の第２の目的によれば、上記スイ
ツチを中立位置から動作位置に操作し、この動作
位置を所定時間以上保持した場合、換言するなら
ば、該スイツチを所定時間以上押したままの状態
にすると、表示器への分周器からの単位表示パル
ス（１秒周期パルス）の供給を阻止し、表示器歩
進の停止を行う。これによつて時計が進んでいる
時、表示器の表示された分あるいは秒の表示値か
ら減算を行うことなしに、正しい時刻に修正する
ことが可能となる。

更に本発明の第３の目的によれば、上記スイツ
チの動作位置に保持する時間、換言するならば該
スイツチを押したままの状態が、所定時間を越え
たのち、該スイツチを中立位置に戻し再び速かに
動作位置にすると、単位表示パルスより周波数の
高いパルス列を表示器に供給し、これにより表示
器の表示を早く歩進させることが出来る。これに
よつて、大巾な秒表示遅れ或は分表示遅れを単時
間に修正することができる。

本発明によれば、上記の３つの目的を達成する
ため、高周波パルス発振器と；該高周波パルス発
振器の出力を単位表示パルスの周波数まで分周す
る分周器と；該分周器の出力端に接続したゲート
回路と；該ゲート回路の出力端に接続した少くと
も分と秒を表示する表示器と；使用者の操作によ
つて中立位置から動作位置の少くとも２つの位置
をとることができる１個のスイツチと；該スイツ
チの各位置状態を示す信号を発生するフリツプフ
ロツプ回路と；フリツプフロツプ回路と上記分周
器と上記ゲート回路とに接続し、上記スイツチの
位置状態に応じて動作するシーケンス制御回路と
を設け；前記スイツチの中立位置から動作位置へ
切替わり再び中立位置に戻る毎に上記フリツプフ
ロツプ回路は１個のパルスを前記分周器の出力端
に挿入して前記表示器の秒表示を１つ歩進させ；
上記シーケンス制御回路は、上記スイツチが動作
位置に所定時間保持されたままの状態にあること
を検出して、前記分周器からの単位表示パルスの
供給を阻止し、これによつて上記表示器の秒表示
の歩進を停止させ；且つ上記シーケンス制御回路
は、上記スイツチが所定時間以上に亘つて動作位
置に保持されたのち、中立位置に切替わり再度速
やかに動作位置に戻つたことを検出して上記ゲー
ト回路を制御し、上記単位表示パルスより周波数
の高いパルスを前記分周器から前記表示器に供給
し、これにより通常の速度より速い速度で該表示
器の秒表示を歩進させるようにしたものである。

以下、本発明を実施例を用いて説明する。

〔実施例〕

第１図は本発明の概念を示すブロツク図であ
る。同図において、水晶振動子１で駆動される高
周波パルス発振器２は一般に32768Hzのパルス列
を分周器３に供給する。該分周器は公知の多段分
周２進回路網構成で、時計に表示単位が秒である
場合には、その最終段に接続した第１端子３１に
１秒周期のパルス列を単位表示パルスとして送出
する。また、分周器３は上記単位表示パルスより
周波数の高い第２出力信号（８Hz）を送出する第
２端子３２、該第２出力信号より周波数の高い第
３出力信号（16Hz）を送出する第３端子３３、該
第３出力信号より周波数の高い第４出力信号（32
Hz）を送出する第４端子３４、および分周器３の
動作をリセツトする信号を受けるリセツト用入力
端子３５とを有する。図中、６は通常の竜頭をス
イツチに併用したもので、該スイツチ６は中立位
置と動作位置のすくなくとも２つの位置状態をと
りうるもので、この位置変化を示す位置信号は例
えばＤ形フリツプフロツプ回路７の入力端子７１
に供給される。該フリツプフロツプ回路７のクロ
ツク信号入力端子７２は前記分周器３の第３端子
３３から16Hzのクロツク信号を受け、前記スイツ
チ６が動作位置状態のときのみＱ信号（「１」信
号）を送出するＱ信号出力端子７３と、該スイツ
チ６が中立位置状態のときのみ信号（「１」信
号）を送出する信号出力端子７４とを有する。

第１図の５で示されるシーケンス制御回路は、
第２図および第３図を使用してその構成と動作を
後述するが、前記フリツプフロツプ回路７からの
Ｑ信号出力および信号出力のそれぞれを受ける
第１入力端子５１と第２入力端子５２を有すると
共に前記分周器３の第２端子３２からの８Hzのパ
ルス信号を受ける第３入力端子５３とを有する。
また、シーケンス制御回路５は前記第１入力端子
５１にＱ信号が到来している間（スイツチ６の動
作位置状態）に前記第３入力端子５３に分周器の
第２端子からの第２出力信号が所定数入力された
ことを検出した時に、分周器３をリセツトするリ
セツト信号を送出するリセツト信号出力端子５４
と、このリセツト信号の送出と同時に、後述する
加算回路８の出力を禁止する禁止信号を送出する
禁止信号出力端子５５を有する。また、シーケン
ス制御回路５は前記Ｑ信号が第１入力端子５１に
入力されている間に第３入力端子５３への分周器
３からの第２出力信号が前記所定数より十分に多
い数だけ入力されたのち、スイツチ６が中立位置
に戻つてＱ信号がなくなり、その直後に更に該ス
イツチ６が再び動作位置状態となつてＱ信号が入
力端子５１に入力したことを検出した時に後述す
るゲート回路９を制御する選択制御信号を送出す
る選択制御信号出力端子５６を有する。

前記加算回路８は前記分周器３の第１端子３１
に接続した第１入力端子８１、前記フリツプフロ
ツプ７のＱ信号出力端子７３および信号出力端
子７４のそれぞれに接続した第２入力端子８２お
よび第３入力端子８３を有すると共に、前記禁止
信号出力端子５５に接続する禁止信号入力端子８
５を有する。加算回路８の出力端子８４はゲート
回路９の第１入力端子９１に接続している。該ゲ
ート回路９は分周器３の第４端子３４からの高い
周波数（32Hz）を受ける第２入力端子９２と前記
シーケンス制御回路５の選択制御信号（端子５６
から）を受ける選択制御信号用入力端子９４とを
有し、また秒歩進表示を行う表示器４への歩進信
号を出力する出力端子９３を有する。

第２図は第１図のシーケンス制御回路５および
ゲート回路９の実施例を示すもので、該回路５は
フリツプフロツプ７のＱ信号出力すなわち「１」
信号で動作する第２分周器１０を構成する５個の
直列２進段タイミング列を有する。このタイミン
グ列は前記分周器３の第２端子３２から８Hzの出
力を受け、これを上段から下段にかけてそれぞれ
４、２、１、0.5、0.25Hzと分周する。分周され
た４Hzと１Hzはナンドゲート１１へ、また0.5Hz
を0.25Hzはナンドゲート１２に送出される。ナン
ドゲート１１および１２の出力はそれぞれメモリ
Ｍ３およびＭ１をセツトする。また、メモリＭ１
はナンドゲート１３を介してメモリＭ２をセツト
し、該メモリリＭ２の出力はナンドゲート１６に
加えられる。該ナンドゲート１６の出力は第１図
の選択制御信号出力端子５６からの出力であり、
これがゲート回路９を制御する。なお、ゲート回
路９は第２図の実施例によればナンドゲート１
５，１７，１８およびインバータ１９とで構成さ
れる。また、上記メモリＭ３の出力の１つは第１
図シーケンス制御回路５のリセツト信号出力端子
５４を介して分周器３のリセツト信号入力端子３
５に供給され、メモリＭ３の他の出力はシーケン
ス制御回路５の禁止信号出力端子５５を介して加
算回路８に供給され、該回路８からの出力送出を
禁止する。

次に第１図および第２図を使用して、本発明の
動作を説明する。時計が正常に動作している時に
は分周器３からの１Hzのパルスは分周器３の第１
出力端子３１からの加算器８、ゲート回路９を介
して表示器４に供給され、該表示器４は秒表示の
歩進をおこなう。今、スイツチ６を例えば指で押
して閉じると、今まで信号（「１」信号）出力
を送出していたＤ形フリツプフロツプ回路７はＱ
信号（「１」信号）を送出するため、該スイツチ
６を１回押すことにより、信号とＱ信号とによ
つて１個のパルスが形成される。フリツプフロツ
プ回路７の出力端子７３，７４は、前述したよう
に、それぞれ加算器８の入力端子８２，８３に接
続しているため、スイツチのこの操作（中立→動
作→中立）は加算器８に１個のパルスを挿入した
ことになる。したがつて、加算器８の出力端子８
４には第１入力端子８１へのパルス数にこの挿入
された１個のパルスが加算された数の出力パルス
が得られる。この結果、この出力パルスはゲート
回路９を介して表示器４に供給され、これによつ
て秒表示を挿入された１個のパルス分だけ多く歩
進する。この結果、前述した本発明の第１の目的
が達成される。

スイツチ６が動作位置状態になると、フリツプ
フロツプ回路７からのＱ信号出力によつてシーケ
ンス制御回路５内のタイミング列を構成している
第２分周器１０が分周動作を開始する。そして、
このスイツチの動作位置状態を保持（押したまま
に）すると、分周器３の第２端子３２からのシー
ケンス制御回路の第３入力端子５３へのパルス数
が所定数に達すると、第２分周器１０の第３段目
から１Hzの出力がナンドゲート１１に送出され
る。メモリＭ３は上記ナンドゲート１１からの出
力と前記Ｑ信号出力によつて、そのメモリ状態を
変える。このため、メモリＭ３は、前述したよう
に、シーケンス制御回路５のリセツト信号出力端
子５４と禁止信号出力端子５５のそれぞれに信号
を送出する。該出力端子５４からの出力は分周器
３のリセツト信号となつてリセツト用入力端子３
５に供給され、また出力端子５５からの出力は前
記加算器８の禁止信号用入力端子８５に該加算器
８の出力端子８４からの出力送出を禁止する信号
として供給される。このため、加算器８からの出
力は無くなり、また後述するようにゲート回路９
の選択制御信号用入力端子９４に入力がないた
め、該ゲート回路９からの出力も無い。したがつ
て表示器４の秒歩進は行なわれない。第２図の実
施例において、第２分周器１０が動作を開始し、
その第３段目から１Hzの出力が得られるまでの時
間、換言するならば、前記加算器８の出力送出阻
止までの時間は600ミリ秒である。また、この時
間が得られるまでにシーケンス制御回路５の第３
入力端子５３に入力したパルス数は４である。本
発明では、この600ミリ秒、あるいはパルス４を
所定時間あるいは所定数と呼ぶ。本実施例におい
て、スイツチ６を上記所定時間より十分に長い間
に亘つて押し続けると、換言するなら、第３入力
端子５３へ上記所定数より十分に多いパルスが到
来すると、第２分周器１０の最終段から0.25Hzの
出力がナンドゲート１２に供給される。この結
果、該ゲート１２はメモリＭ１の状態を変えてナ
ンドゲート１３に出力を与える。しかし、信号
が無いので、メモリＭ２は初めの状態を維持して
いる。このように、スイツチ６が動作位置状態に
なつてから所定時間経過し、すなわち第３入力端
子５３へ所定数のパルスが到来すれば、その動作
位置状態を保持する限り、表示器４の秒歩進は停
止し、前述した本発明の第２の目的が達成され
る。なお、スイツチ６を中立位置に戻すと、フリ
ツプフロツプ回路７からの信号はナンドゲート
１３と１４、加算器８および第２分周器１０に再
び供給されるので、メモリＭ２は最初にその状態
を変えるが、その後でメモリＭ２はメモリＭ１と
共に直ぐに元の状態に戻る。また、第２分周器１
０のすべての段がリセツトされると共にメモリＭ
３も元の状態に戻る。

スイツチ６を動作位置状態として、分周器３の
第２端子３２から第２分周器１０が前記所定数よ
り十分に多い数のパルスを入力し、換言するなら
ばスイツチ６を前記所定時間より十分長い間動作
位置に保持することにより、メモリＭ１がセツト
されることは前述した通りである。このように、
メモリＭ１がセツトされたのち、上記スイツチ６
を中立位置に戻してから再び直ちに動作位置状態
とした場合について検討する。前述したように、
スイツチが動作位置から中立位置に戻ると、メモ
リＭ２はセツトされた状態となる。この状態が得
られたのち、スイツチ６を再度迅速にスイツチ６
を動作位置状態にすると、第２分周器１０の４段
目から0.5Hzの時間間隔で送られてくる信号をナ
ンドゲート１２が受けるのに十分な時間がないか
ら、メモリＭ１またはＭ２にはリセツト信号は加
えられない。それと同時に、フリツプフロツプ回
路７のＱ信号出力はメモリＭ２の出力と共にナン
ドゲート１６に加えられ、該ナンドゲート１６は
その出力として選択制御信号を第１図に示すシー
ケンス制御回路５の選択制御信号出力端子５６に
送出する。このナンドゲート１６の出力はナンド
ゲート１８に加えられ、該ゲート１８の出力送出
を禁止すると同時にインバータ１９を介してナン
ドゲート１５に加えられる。この結果、分周器３
の第４端子３４からの32Hzの信号がナンドゲート
１５から送出され、これがナンドゲート１７を介
して表示器４に供給される。この一連の動作は前
述した本発明の第３の目的である速い速度で秒表
示を歩進させる時刻修正動作である。

上記の秒表示の高速度歩進中にスイツチ６を中
立位置に戻すと、フリツプフロツプ７からの信
号出力によつて、シーケンス制御回路５内のメモ
リと第２の分周器１０がリセツトされる。またメ
モリＭ３からの分周器３をリセツトし且つ加算回
路８からの出力を阻止する制御信号が停止する。
また、メモリＭ２がリセツトされると、ナンドゲ
ート１６を閉じ、その出力はナンドゲート１８と
インバータ１９に供給されなくなるため、インバ
ータ１９の出力がナンドゲート１５に加えられて
該ゲートは閉止する。この結果ナンドゲート１７
は開かれて、分周器３からの秒表示パルスが表示
器４に再び供給されることになる。

第３図は第２図の実施例を発展させたもので、
特にステツピングモータと時針を用いる時計に本
発明を適用した実施例回路図である。第３図にお
いて、ナンドゲート１７の出力は分周器２０に加
えられる。この分周器２０はゲート１７から加え
られる入力に従つて、周波数を0.5Hzまたは16Hz
に分周する。分周器２０の出力はパルス整形器２
１を介してナンドゲート２２に加えられ、そして
このゲートの出力はインバータ２３を介してステ
ツピングモータの巻線２４に加えられる。なお、
パルス整形器２１は公知のもので、ステツピング
モータに加えられるパルスの持続時間を決定する
もので、そのために分周器３からの中間出力を受
けることができる。

〔本発明の効果〕

以上説明したように、単一のスイツチの位置状
態の変化、そして変化した状態の持続時間との関
連で、前述した３つの目的を有する時刻修正が可
能となり、しかもこれらの目的を達成する回路が
従来に比して簡単かつ容易に形成されるなど優れ
た効果が得られる。

【図面の簡単な説明】

第１図は本発明の基本構成を示すブロツク図、
第２図は第１図のブロツク図に詳細に示す一実施
例図、第３図は本発明の他の実施例を示す図であ
る。 ２……高周波パルス発振器、３，１０，２０…
…分周器、４……時刻表示器、５……シーケンス
制御回路、７……フリツプフロツプ回路、Ｍ１，
Ｍ２，Ｍ３……メモリ。

Claims (1)

1. 【特許請求の範囲】 １ 高周波発振器２と； 該高周波発振器２の出力を多段分周して、単位
   表示パルスを送出する第１端子３１と、該単位表
   示パルスより周波数の高い第２出力信号を送出す
   る第２端子３２と、該第２出力信号より周波数の
   高い第３出力信号を送出する第３端子３３と、該
   第３出力信号より周波数の高い第４出力信号を送
   出する第４端子３４と、リセツト用入力端子３５
   とを有する分周器３と； 使用者の操作で中立位置と動作位置の少くとも
   ２つの位置をとることのできる１個のスイツチ６
   と； 該スイツチ６の位置変化を示す位置信号を受け
   る入力端子７１と、前記分周器３の第３端子３３
   からの第３出力信号を受けるクロツク信号入力端
   子７２と、前記入力端子７１に前記位置信号を受
   けて、前記スイツチ６が動作位置状態のときのみ
   Ｑ信号を送出するＱ信号出力端子７３と、前記ス
   イツチ６が中立位置状態のときのみ信号を送出
   する信号出力端子７４とを有するフリツプフロ
   ツプ回路７と； 前記分周器３の第１端子３１に接続する第１入
   力端子８１と、前記フリツプフロツプ回路７のＱ
   信号出力端子７３および信号出力端子７４のそ
   れぞれに接続する第２入力端子８２および第３入
   力端子８３と、上記第１入力端子８１からの単位
   表示パルスと上記第２入力端子８２または第３入
   力端子８３からのＱ信号または信号で形成され
   るパルスとを加算して信号を出力する出力端子８
   ４と、該出力端子への出力の送出を禁止する禁止
   信号を受ける禁止信号用入力端子８５とを有する
   加算回路８と； 該加算回路８の出力端子８４に接続する第１入
   力端子９１と、前記分周器３の第４端子３４に接
   続する第２入力端子９２と、これら第１および第
   ２入力端子に供給される２つの入力信号のうちい
   づれか一方の入力信号のみを送出する出力端子９
   ３と、選択制御信号を受ける選択制御信号用入力
   端子９４とを有し、該選択制御信号用入力端子９
   ４に、該選択制御信号を受けないときは上記第１
   入力端子９１への入力信号を上記出力端子９３に
   送出し、該選択制御信号を受けたときは上記第２
   入力端子９２への入力信号を上記出力端子９３に
   送出するゲート回路９と； 該ゲート回路９の出力端子９３に接続し、該回
   路の出力信号で秒歩進表示をおこなう表示器４
   と； 前記フリツプフロツプ回路７のＱ信号出力端子
   ７３および信号出力端子７４のそれぞれに接続
   する第１入力端子５１および第２入力端子５２
   と、前記分周器３の第２端子３２に接続した第３
   入力端子５３と、前記Ｑ信号が上記第１入力端子
   ５１に入力されている間に前記分周器３の第２端
   子３２からの第２出力信号が上記第３入力端子５
   ３へ所定数入力されたことを検出した時、前記分
   周器３のリセツト用入力端子３５にリセツト信号
   を送出するリセツト信号出力端子５４と、該リセ
   ツト信号の送出と同時に前記加算回路８の禁止信
   号用入力端子８５に禁止信号を送出する禁止信号
   出力端子５５と、前記Ｑ信号が第１入力端子５１
   に入力されている間に前記分周器３の第２端子３
   ２からの第２出力信号が第３入力端子５３へ前記
   所定数より十分に多い数だけ入力されたのち、Ｑ
   信号がなくなり、その直後に更にＱ信号が入力さ
   れたことを検出した時、前記ゲート回路９の選択
   制御信号用入力端子９４に選択制御信号を送出す
   る選択制御信号出力端子５６とを有するシーケン
   ス制御回路５と； から構成されることを特徴とする電気的に駆動さ
   れる時計。