JPH0829501A - 半導体集積回路及び出力端子電圧測定方法 - Google Patents
半導体集積回路及び出力端子電圧測定方法Info
- Publication number
- JPH0829501A JPH0829501A JP6187707A JP18770794A JPH0829501A JP H0829501 A JPH0829501 A JP H0829501A JP 6187707 A JP6187707 A JP 6187707A JP 18770794 A JP18770794 A JP 18770794A JP H0829501 A JPH0829501 A JP H0829501A
- Authority
- JP
- Japan
- Prior art keywords
- output
- terminal
- current
- voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明は半導体集積回路において、駆動素子の
出力端子電圧を高精度で測定できるようにする。 【構成】出力回路の電流経路にダイオードを挿入して駆
動素子に対する出力電流印加経路と出力電圧測定経路と
を互いに分離する。これにより出力端子電圧の測定時に
は駆動素子の出力端子電圧を高精度に測定することがで
きる。
出力端子電圧を高精度で測定できるようにする。 【構成】出力回路の電流経路にダイオードを挿入して駆
動素子に対する出力電流印加経路と出力電圧測定経路と
を互いに分離する。これにより出力端子電圧の測定時に
は駆動素子の出力端子電圧を高精度に測定することがで
きる。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術（図１０及び図１１） 発明が解決しようとする課題 課題を解決するための手段 作用 実施例（図１〜図９） 発明の効果
【０００２】
【産業上の利用分野】本発明は半導体集積回路及び出力
端子電圧測定方法に関し、特に電流出力型の出力回路を
有する半導体集積回路及びその出力端子電圧測定方法に
適用して好適なものである。
端子電圧測定方法に関し、特に電流出力型の出力回路を
有する半導体集積回路及びその出力端子電圧測定方法に
適用して好適なものである。
【０００３】
【従来の技術】一般に半導体集積回路の生産工程におい
ては、ウエハソートといわれる測定工程が製品の組立て
又は出荷前に設けられている。この測定工程では半導体
集積回路の入出力端子に微細な針を機械的に接触させて
入出力特性を測定することにより製品の良否を選別して
いる。従つて測定器と入出力端子との間には測定用の針
と入出力端子との接触による１〔Ω〕〜２０〔Ω〕の不
確定な接触抵抗が存在する。
ては、ウエハソートといわれる測定工程が製品の組立て
又は出荷前に設けられている。この測定工程では半導体
集積回路の入出力端子に微細な針を機械的に接触させて
入出力特性を測定することにより製品の良否を選別して
いる。従つて測定器と入出力端子との間には測定用の針
と入出力端子との接触による１〔Ω〕〜２０〔Ω〕の不
確定な接触抵抗が存在する。
【０００４】このため大きな電流を駆動する出力端子に
ついては、接触抵抗に生じる電圧分が大きくなるため半
導体集積回路の駆動能力が誤判定されるおそれがあつ
た。例えば図１０に示す従来型のＥＣＬ出力回路の場
合、測定用の針による接触抵抗ＲC が１〔Ω〕〜20
〔Ω〕であるとすると、２４〔ｍＡ〕の電流印加時に電
圧計が示す値は４８〜９６０〔ｍＶ〕も実際のグランド
−出力端子間電圧より大きくなつてしまう。このため半
導体集積回路の良否を正確に判定することができなかつ
た。
ついては、接触抵抗に生じる電圧分が大きくなるため半
導体集積回路の駆動能力が誤判定されるおそれがあつ
た。例えば図１０に示す従来型のＥＣＬ出力回路の場
合、測定用の針による接触抵抗ＲC が１〔Ω〕〜20
〔Ω〕であるとすると、２４〔ｍＡ〕の電流印加時に電
圧計が示す値は４８〜９６０〔ｍＶ〕も実際のグランド
−出力端子間電圧より大きくなつてしまう。このため半
導体集積回路の良否を正確に判定することができなかつ
た。
【０００５】
【発明が解決しようとする課題】そこで図１１に示すよ
うに電流印加経路と電圧測定経路とを分離するいわゆる
４端子測定法があるが、この方法の場合、測定対象とす
る１個の出力トランジスタ１に対して出力端子が２個づ
つ必要となるので半導体集積回路自体が大型化し、また
寄生容量によつて性能が劣化するおそれも避け得なかつ
た。因に図１０及び図１１に示されているダイオードは
いずれも静電保護ダイオードである。
うに電流印加経路と電圧測定経路とを分離するいわゆる
４端子測定法があるが、この方法の場合、測定対象とす
る１個の出力トランジスタ１に対して出力端子が２個づ
つ必要となるので半導体集積回路自体が大型化し、また
寄生容量によつて性能が劣化するおそれも避け得なかつ
た。因に図１０及び図１１に示されているダイオードは
いずれも静電保護ダイオードである。
【０００６】本発明は以上の点を考慮してなされたもの
で、従来に比して一段と高い精度で出力端子電圧を測定
することができ、かつ出力端子数の少なくて済む出力回
路を有する半導体集積回路及び出力端子電圧の測定方法
を提案しようとするものである。
で、従来に比して一段と高い精度で出力端子電圧を測定
することができ、かつ出力端子数の少なくて済む出力回
路を有する半導体集積回路及び出力端子電圧の測定方法
を提案しようとするものである。
【０００７】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、端子を介して電流を引き込むこと
により又は端子から電流を流し出すことにより外部素子
を電流駆動する駆動素子（１）を出力段に有する半導体
集積回路において、駆動素子（１）に端子からダイオー
ド（Ｄ１）を介して電流を流し込み、又は駆動素子
（１）からダイオード（Ｄ１）を介して端子に電流を出
力することにより、駆動素子（１）に対する出力電流印
加経路と出力電圧測定経路とを互いに分離した。
め本発明においては、端子を介して電流を引き込むこと
により又は端子から電流を流し出すことにより外部素子
を電流駆動する駆動素子（１）を出力段に有する半導体
集積回路において、駆動素子（１）に端子からダイオー
ド（Ｄ１）を介して電流を流し込み、又は駆動素子
（１）からダイオード（Ｄ１）を介して端子に電流を出
力することにより、駆動素子（１）に対する出力電流印
加経路と出力電圧測定経路とを互いに分離した。
【０００８】また本発明においては、出力端子から電流
を引き込むことにより又は出力端子から電流を流し出す
ことにより外部素子を電流駆動する駆動素子（１）の出
力端子電圧を測定する際に用いられる出力端子電圧測定
方法において、電流を第１の電源端子にダイオード（Ｄ
１）を介して駆動素子（１）から流し込み、このとき第
２の電源端子と出力端子との間に生じる電圧を出力端子
電圧として測定する又は、第１の電源端子から駆動素子
（１）を介してダイオード（Ｄ１）に電流を流し込み、
このとき第２の電源端子とダイオード（Ｄ１）の一端が
接続される出力端子との間に生じる電圧を出力端子電圧
として測定するようにする。
を引き込むことにより又は出力端子から電流を流し出す
ことにより外部素子を電流駆動する駆動素子（１）の出
力端子電圧を測定する際に用いられる出力端子電圧測定
方法において、電流を第１の電源端子にダイオード（Ｄ
１）を介して駆動素子（１）から流し込み、このとき第
２の電源端子と出力端子との間に生じる電圧を出力端子
電圧として測定する又は、第１の電源端子から駆動素子
（１）を介してダイオード（Ｄ１）に電流を流し込み、
このとき第２の電源端子とダイオード（Ｄ１）の一端が
接続される出力端子との間に生じる電圧を出力端子電圧
として測定するようにする。
【０００９】
【作用】出力回路の回路構成を、電流経路にダイオード
（Ｄ１）を挿入して駆動素子（１）に対する出力電流印
加経路と出力電圧測定経路とを互いに分離する構成にし
たことにより出力端子電圧の測定時における駆動素子の
電流駆動能力の測定精度を一段と向上させることができ
る。さらに駆動素子が複数存在する場合にはダイオード
（Ｄ１）に接続される端子を複数の駆動素子（１）と共
用できるため端子数を増大させることなく精度の良く出
力端子電圧を測定することができる。
（Ｄ１）を挿入して駆動素子（１）に対する出力電流印
加経路と出力電圧測定経路とを互いに分離する構成にし
たことにより出力端子電圧の測定時における駆動素子の
電流駆動能力の測定精度を一段と向上させることができ
る。さらに駆動素子が複数存在する場合にはダイオード
（Ｄ１）に接続される端子を複数の駆動素子（１）と共
用できるため端子数を増大させることなく精度の良く出
力端子電圧を測定することができる。
【００１０】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１１】図１及び図２はそれぞれ本発明による半導
体集積回路に用いられる出力回路の測定時に用いられる
接続例と実装時に用いられる接続例を示している。図は
ＥＣＬ出力回路の出力端子電圧を測定する際に用いられ
る接続例を示しており、出力トランジスタ１に電流を印
加するのに用いられる出力電流印加経路（グランド−グ
ランド端子Ｐ１−出力トランジスタ１−ダイオードＤ１
−出力端子Ｐ３−電流源）と、出力トランジスタ１の出
力端子電圧を測定するのに用いられる出力電圧測定経路
（グランド電圧計ＶG −電源端子Ｐ２−出力トランジス
タ１−出力端子Ｐ４−出力電圧計Ｖ0 ）とをダイオード
Ｄ１を介して分離したことを特徴としている。
体集積回路に用いられる出力回路の測定時に用いられる
接続例と実装時に用いられる接続例を示している。図は
ＥＣＬ出力回路の出力端子電圧を測定する際に用いられ
る接続例を示しており、出力トランジスタ１に電流を印
加するのに用いられる出力電流印加経路（グランド−グ
ランド端子Ｐ１−出力トランジスタ１−ダイオードＤ１
−出力端子Ｐ３−電流源）と、出力トランジスタ１の出
力端子電圧を測定するのに用いられる出力電圧測定経路
（グランド電圧計ＶG −電源端子Ｐ２−出力トランジス
タ１−出力端子Ｐ４−出力電圧計Ｖ0 ）とをダイオード
Ｄ１を介して分離したことを特徴としている。
【００１２】以上の構成において、出力端子電圧の測定
方法と、実装時における接続例とをそれぞれ説明する。
まず測定時には（図１）、ダイオードＤ１を介して出力
トランジスタ１に電流を流し込み、この際における出力
電圧Ｖ0 及びグランド電圧ＶG のインピーダンスを十分
高い条件で測定すれば、接触抵抗ＲC に影響されること
なく真の端子間電圧（＝Ｖ0 −ＶG ）を測定できる。ま
た集積回路を封止する時又は基板に実装する時には（図
２）、端子Ｐ１、Ｐ２及びＰ３をそれぞれグランドに接
続すれば良い。この接続により出力トランジスタ１の出
力端子Ｐ４とグランド端子Ｐ３とはダイオードＤ１を介
して接続され、ダイオードＤ１は静電保護ダイオードと
して機能するようになる。
方法と、実装時における接続例とをそれぞれ説明する。
まず測定時には（図１）、ダイオードＤ１を介して出力
トランジスタ１に電流を流し込み、この際における出力
電圧Ｖ0 及びグランド電圧ＶG のインピーダンスを十分
高い条件で測定すれば、接触抵抗ＲC に影響されること
なく真の端子間電圧（＝Ｖ0 −ＶG ）を測定できる。ま
た集積回路を封止する時又は基板に実装する時には（図
２）、端子Ｐ１、Ｐ２及びＰ３をそれぞれグランドに接
続すれば良い。この接続により出力トランジスタ１の出
力端子Ｐ４とグランド端子Ｐ３とはダイオードＤ１を介
して接続され、ダイオードＤ１は静電保護ダイオードと
して機能するようになる。
【００１３】このようにＥＣＬ出力回路を構成する出力
トランジスタ１への出力電流印加経路と出力電圧測定経
路とをダイオードＤ１を介して分離することにより、Ｅ
ＣＬ出力回路が複数ある場合にも出力端子を一部共通す
ることができる。また従来の４端子測定法を用いる場合
ほど端子数を増やさずに済ませることができる。これを
図３を用いて説明する。ここでは集積回路内に５個のＥ
ＣＬ出力回路が内蔵されているものとする。
トランジスタ１への出力電流印加経路と出力電圧測定経
路とをダイオードＤ１を介して分離することにより、Ｅ
ＣＬ出力回路が複数ある場合にも出力端子を一部共通す
ることができる。また従来の４端子測定法を用いる場合
ほど端子数を増やさずに済ませることができる。これを
図３を用いて説明する。ここでは集積回路内に５個のＥ
ＣＬ出力回路が内蔵されているものとする。
【００１４】この場合、各ダイオードＤ１Ａ、Ｄ１Ｂ、
……Ｄ１Ｅのカソードは共通の端子Ｐ３に接続され、ア
ノードは各出力端子Ｐ４Ａ、Ｐ４Ｂ、……Ｐ４Ｅに接続
されている。この回路構成の場合、端子数を８個で済ま
せることができる。これによりグランド端子を共用する
回路構成とする場合でも１２個は必要であつた従来回路
よりも少ない端子数で高精度の測定結果を得ることがで
きる回路を実現できる。この様子を説明する。因に任意
の出力トランジスタ１Ａ、１Ｂ、……１Ｅはそれぞれ独
立に駆動制御できるものとする。
……Ｄ１Ｅのカソードは共通の端子Ｐ３に接続され、ア
ノードは各出力端子Ｐ４Ａ、Ｐ４Ｂ、……Ｐ４Ｅに接続
されている。この回路構成の場合、端子数を８個で済ま
せることができる。これによりグランド端子を共用する
回路構成とする場合でも１２個は必要であつた従来回路
よりも少ない端子数で高精度の測定結果を得ることがで
きる回路を実現できる。この様子を説明する。因に任意
の出力トランジスタ１Ａ、１Ｂ、……１Ｅはそれぞれ独
立に駆動制御できるものとする。
【００１５】例えば出力トランジスタ１Ａのみに駆動電
圧を与え、他の出力トランジスタ１Ｂ、……１Ｅには駆
動電圧を与えない場合、印加電流はベースに「Ｈ」電圧
が与えられている出力トランジスタ１Ａにのみ流れ込
む。従つて共通端子Ｐ３に電流を印加した状態で出力ト
ランジスタ１Ｂ、１Ｃ……１Ｅのベースに順に「Ｈ」電
圧を印加すれば各出力トランジスタ１Ａ、１Ｂ、……１
Ｅについての「Ｈ」出力電圧を測定することができる。
圧を与え、他の出力トランジスタ１Ｂ、……１Ｅには駆
動電圧を与えない場合、印加電流はベースに「Ｈ」電圧
が与えられている出力トランジスタ１Ａにのみ流れ込
む。従つて共通端子Ｐ３に電流を印加した状態で出力ト
ランジスタ１Ｂ、１Ｃ……１Ｅのベースに順に「Ｈ」電
圧を印加すれば各出力トランジスタ１Ａ、１Ｂ、……１
Ｅについての「Ｈ」出力電圧を測定することができる。
【００１６】一方「Ｌ」出力電圧は直接測ることはでき
ないが、次のようにすれば間接的に測定することができ
る。すなわち出力端子Ｐ４（図３の場合はＰ４Ａ）に電
流ΔＩを印加し、このとき共通端子Ｐ３に現れる電圧Ｖ
M 変化と出力端子Ｐ４（図３の場合はＰ４Ａ）の出力電
圧Ｖ0 に現れる変化との差分が接触抵抗ＲC と電流ΔＩ
との積に等しくなることを利用する。これを用いれば各
出力端子Ｐ４Ａ、Ｐ４Ｂ、……Ｐ４Ｅの接触抵抗ＲC を
求めることができる。この値を用いれば共通端子Ｐ３か
らではなく各出力端子Ｐ４Ａ、Ｐ４Ｂ、……Ｐ４Ｅに直
接電流を印加して測定した「Ｌ」出力電圧を接触抵抗Ｒ
C による電圧降下によつて補正することにより求めるこ
とができる。
ないが、次のようにすれば間接的に測定することができ
る。すなわち出力端子Ｐ４（図３の場合はＰ４Ａ）に電
流ΔＩを印加し、このとき共通端子Ｐ３に現れる電圧Ｖ
M 変化と出力端子Ｐ４（図３の場合はＰ４Ａ）の出力電
圧Ｖ0 に現れる変化との差分が接触抵抗ＲC と電流ΔＩ
との積に等しくなることを利用する。これを用いれば各
出力端子Ｐ４Ａ、Ｐ４Ｂ、……Ｐ４Ｅの接触抵抗ＲC を
求めることができる。この値を用いれば共通端子Ｐ３か
らではなく各出力端子Ｐ４Ａ、Ｐ４Ｂ、……Ｐ４Ｅに直
接電流を印加して測定した「Ｌ」出力電圧を接触抵抗Ｒ
C による電圧降下によつて補正することにより求めるこ
とができる。
【００１７】以上の構成によれば、半導体集積回路に用
いられる電流出力型の出力段の大電流駆動能力をウエハ
ソート時に高い精度で測定することができる。このよう
にウエハソート時、測定値に対してマージンをもたせる
必要がないので封止後の出荷検査で不良となる率を低下
させることができ、生産性を向上させることができる。
一方、半導体集積回路を直接基板に実装する場合には、
ウエハソート時の測定が出荷検査となるが、測定誤差分
を出力段における大電流駆動能力のマージンとしてもた
せる必要がなくなるので回路の設計が容易となる。
いられる電流出力型の出力段の大電流駆動能力をウエハ
ソート時に高い精度で測定することができる。このよう
にウエハソート時、測定値に対してマージンをもたせる
必要がないので封止後の出荷検査で不良となる率を低下
させることができ、生産性を向上させることができる。
一方、半導体集積回路を直接基板に実装する場合には、
ウエハソート時の測定が出荷検査となるが、測定誤差分
を出力段における大電流駆動能力のマージンとしてもた
せる必要がなくなるので回路の設計が容易となる。
【００１８】なお上述の実施例においてはダイオードＤ
１（又はＤ１Ａ、Ｄ１Ｂ、……Ｄ１Ｅ）を出力端子Ｐ４
（Ｐ４Ａ、Ｐ４Ｂ、……Ｐ４Ｅ）と出力側の共通端子Ｐ
３との間にのみ接続する場合について述べたが、これに
加えてグランド端子側の端子Ｐ１及びＰ２と出力端子側
の端子Ｐ３間もダイオードによつて接続しても良い（図
１〜図３において括弧で囲んで示す）。
１（又はＤ１Ａ、Ｄ１Ｂ、……Ｄ１Ｅ）を出力端子Ｐ４
（Ｐ４Ａ、Ｐ４Ｂ、……Ｐ４Ｅ）と出力側の共通端子Ｐ
３との間にのみ接続する場合について述べたが、これに
加えてグランド端子側の端子Ｐ１及びＰ２と出力端子側
の端子Ｐ３間もダイオードによつて接続しても良い（図
１〜図３において括弧で囲んで示す）。
【００１９】このように接続すれば出力端子側の端子と
グランド端子側の端子が２つのダイオードの直列回路で
結ばれるため実装時に端子Ｐ１〜Ｐ３間を直結しなくて
も静電気から出力トランジスタを保護することができ
る。
グランド端子側の端子が２つのダイオードの直列回路で
結ばれるため実装時に端子Ｐ１〜Ｐ３間を直結しなくて
も静電気から出力トランジスタを保護することができ
る。
【００２０】また上述の実施例においては、ＥＣＬ出力
回路の場合について述べたが、プルアツプ形の出力回路
に全て応用することができる。さらに上述の実施例にお
いては、ＥＣＬ出力回路の場合について述べたが、本発
明はこれに限らず、図４及び図５に示すようにオープン
コレクタ出力回路の場合にも適用し得る。
回路の場合について述べたが、プルアツプ形の出力回路
に全て応用することができる。さらに上述の実施例にお
いては、ＥＣＬ出力回路の場合について述べたが、本発
明はこれに限らず、図４及び図５に示すようにオープン
コレクタ出力回路の場合にも適用し得る。
【００２１】このオープンコレクタ出力回路の場合に用
いられる測定時の接続を図４に示し、封止又は実装時の
接続を図５に示す。オープンコレクタ出力回路の場合、
出力電流印加経路は電流源−端子Ｐ２−ダイオードＤ１
−出力トランジスタ１−端子Ｐ３−グランドであり、電
圧測定経路は出力電圧Ｖ0 −端子Ｐ１−出力トランジス
タ１−端子Ｐ４−グランド電圧ＶG である。すなわちダ
イオードＤ１を介して電流を流し込む電流印加経路と電
圧測定経路とダイオードＤ１によつてが分離されるよう
になされている。またここではオープンコレクタ出力回
路の場合について述べたが、プルダウン形の出力回路の
場合にも応用することができる。
いられる測定時の接続を図４に示し、封止又は実装時の
接続を図５に示す。オープンコレクタ出力回路の場合、
出力電流印加経路は電流源−端子Ｐ２−ダイオードＤ１
−出力トランジスタ１−端子Ｐ３−グランドであり、電
圧測定経路は出力電圧Ｖ0 −端子Ｐ１−出力トランジス
タ１−端子Ｐ４−グランド電圧ＶG である。すなわちダ
イオードＤ１を介して電流を流し込む電流印加経路と電
圧測定経路とダイオードＤ１によつてが分離されるよう
になされている。またここではオープンコレクタ出力回
路の場合について述べたが、プルダウン形の出力回路の
場合にも応用することができる。
【００２２】さらに上述の実施例においては、出力端を
１つの出力トランジスタ１によつて駆動する場合につい
て述べたが、本発明はこれに限らず、プツシユプル駆動
する場合にも適用し得る。ここではＣＭＯＳトランジス
タを駆動素子とするプツシユプル出力回路を図６及び図
７に示す。図６は「Ｌ」出力電圧を測定する場合の接続
例を示し、図７は「Ｈ」出力電圧を測定する場合の接続
例を示している。
１つの出力トランジスタ１によつて駆動する場合につい
て述べたが、本発明はこれに限らず、プツシユプル駆動
する場合にも適用し得る。ここではＣＭＯＳトランジス
タを駆動素子とするプツシユプル出力回路を図６及び図
７に示す。図６は「Ｌ」出力電圧を測定する場合の接続
例を示し、図７は「Ｈ」出力電圧を測定する場合の接続
例を示している。
【００２３】因にプツシユプル出力回路が１個のみの場
合にはこのような回路構成とすると、従来型の４端子測
定法の場合に比して１個端子数が多くなる。すなわち従
来型の場合には電源端子や出力端子にそれぞれ１個の端
子が付加されるため６個の端子が必要であるが図６及び
図７に示す本実施例の回路構成の場合には１個多い７個
である。
合にはこのような回路構成とすると、従来型の４端子測
定法の場合に比して１個端子数が多くなる。すなわち従
来型の場合には電源端子や出力端子にそれぞれ１個の端
子が付加されるため６個の端子が必要であるが図６及び
図７に示す本実施例の回路構成の場合には１個多い７個
である。
【００２４】しかしながらプツシユプル出力回路が２個
以上内蔵される場合には、実施例で説明した回路構成の
方の端子数を少なくすることができる。これを図８を用
いて説明する。図８はプツシユプル出力回路が３個内蔵
される場合の例である。
以上内蔵される場合には、実施例で説明した回路構成の
方の端子数を少なくすることができる。これを図８を用
いて説明する。図８はプツシユプル出力回路が３個内蔵
される場合の例である。
【００２５】このような接続構成とすると端子Ｐ１１、
Ｐ１３、Ｐ１５、Ｐ１７の４つの端子は３個のプツシユ
プル出力回路に対して共用できるためプツシユプル出力
回路を１個の場合に比して端子数は２個増えるだけで済
む。すなわち９個の端子で済む。これに対して従来型の
回路構成の場合にはグランド端子を共用したとしても１
０個の端子が必要となる。本回路構成の端子数の削減効
果はプツシユプル出力回路の数が多ければ多いほど大き
い。
Ｐ１３、Ｐ１５、Ｐ１７の４つの端子は３個のプツシユ
プル出力回路に対して共用できるためプツシユプル出力
回路を１個の場合に比して端子数は２個増えるだけで済
む。すなわち９個の端子で済む。これに対して従来型の
回路構成の場合にはグランド端子を共用したとしても１
０個の端子が必要となる。本回路構成の端子数の削減効
果はプツシユプル出力回路の数が多ければ多いほど大き
い。
【００２６】さらに上述の実施例においては、測定時に
電流印加経路と電圧測定経路の分離に用いたダイオード
Ｄ１を測定終了後は端子間の接続により静電保護ダイオ
ードとして用いる場合について述べたが、本発明はこれ
に限らず、図９に示すように出力トランジスタ１の入出
力電極間を常に静電保護ダイオードＤ１１によつて接続
しておくようにしても良い。このようにすれば封止又は
実装する以前の段階で静電気が端子に印加されても出力
トランジスタを保護することができる。
電流印加経路と電圧測定経路の分離に用いたダイオード
Ｄ１を測定終了後は端子間の接続により静電保護ダイオ
ードとして用いる場合について述べたが、本発明はこれ
に限らず、図９に示すように出力トランジスタ１の入出
力電極間を常に静電保護ダイオードＤ１１によつて接続
しておくようにしても良い。このようにすれば封止又は
実装する以前の段階で静電気が端子に印加されても出力
トランジスタを保護することができる。
【００２７】しかもここで用いる測定用ダイオードＤ１
の面積は非常に小さくて良いので集積回路全体の面積が
大きくなる心配もなく、また性能が劣化するおそれもな
い。因に図９ではＥＣＬ出力回路の場合について述べた
が、他の例の場合と同様、いかなる種類の出力回路に対
しても応用することができる。
の面積は非常に小さくて良いので集積回路全体の面積が
大きくなる心配もなく、また性能が劣化するおそれもな
い。因に図９ではＥＣＬ出力回路の場合について述べた
が、他の例の場合と同様、いかなる種類の出力回路に対
しても応用することができる。
【００２８】
【発明の効果】上述のように本発明によれば、電流印加
経路にダイオードを挿入して駆動素子に対する出力電流
印加経路と出力電圧測定経路とを互いに分離できるよう
にしたことにより出力端子電圧を高精度に測定すること
ができる半導体集積回路を実現することができる。さら
に駆動素子が複数存在する場合にもダイオードに接続さ
れている端子を複数の駆動素子と共用できるため端子数
を増大させることなく精度の高い測定を実現することが
できる。
経路にダイオードを挿入して駆動素子に対する出力電流
印加経路と出力電圧測定経路とを互いに分離できるよう
にしたことにより出力端子電圧を高精度に測定すること
ができる半導体集積回路を実現することができる。さら
に駆動素子が複数存在する場合にもダイオードに接続さ
れている端子を複数の駆動素子と共用できるため端子数
を増大させることなく精度の高い測定を実現することが
できる。
【図１】ＥＣＬ出力回路を内蔵する半導体集積回路の一
実施例を示す接続図である。
実施例を示す接続図である。
【図２】ＥＣＬ出力回路を内蔵する半導体集積回路の一
実施例を示す接続図である。
実施例を示す接続図である。
【図３】ＥＣＬ出力回路を３個以上用いる場合の回路構
成を示す接続図である。
成を示す接続図である。
【図４】オープンコレクタ出力回路を内蔵する半導体集
積回路の一実施例を示す接続図である。
積回路の一実施例を示す接続図である。
【図５】オープンコレクタ出力回路を内蔵する半導体集
積回路の一実施例を示す接続図である。
積回路の一実施例を示す接続図である。
【図６】プツシユプル出力回路を内蔵する半導体集積回
路の一実施例を示す接続図である。
路の一実施例を示す接続図である。
【図７】プツシユプル出力回路を内蔵する半導体集積回
路の一実施例を示す接続図である。
路の一実施例を示す接続図である。
【図８】プツシユプル出力回路を２個用いる場合の半導
体集積回路の構成を示す接続図である。
体集積回路の構成を示す接続図である。
【図９】封止又は実装前についても出力トランジスタに
対する静電保護対策がとられている半導体集積回路の一
実施例を示す接続図である。
対する静電保護対策がとられている半導体集積回路の一
実施例を示す接続図である。
【図１０】従来用いられている出力回路の回路構成を示
す接続図である。
す接続図である。
【図１１】従来用いられている出力回路の回路構成を示
す接続図である。
す接続図である。
１……出力トランジスタ、ＲC ……接触抵抗、Ｐ１〜Ｐ
５、Ｐ１１〜Ｐ１７……端子、Ｖ0 ……出力電圧、ＶG
……グランド電圧。
５、Ｐ１１〜Ｐ１７……端子、Ｖ0 ……出力電圧、ＶG
……グランド電圧。
Claims (4)
- 【請求項１】端子を介して電流を引き込むことにより又
は端子から電流を流し出すことにより外部素子を電流駆
動する駆動素子を出力段に有する半導体集積回路におい
て、 上記駆動素子に端子からダイオードを介して電流を流し
込み、又は上記駆動素子からダイオードを介して端子に
電流を出力することにより、上記駆動素子に対する出力
電流印加経路と出力電圧測定経路とを互いに分離したこ
とを特徴とする半導体集積回路。 - 【請求項２】上記駆動素子に接続される電源端子を複数
有することを特徴とする請求項１に記載の半導体集積回
路。 - 【請求項３】上記駆動素子を複数有する場合、 各駆動素子の出力電流印加経路内にあるダイオードの一
端は上記駆動素子の出力端子に接続されており、かつ他
端は上記複数の駆動素子に共通の端子に接続されている
ことを特徴とする請求項１に記載の半導体集積回路。 - 【請求項４】出力端子から電流を引き込むことにより又
は出力端子から電流を流し出すことにより外部素子を電
流駆動する駆動素子の出力端子電圧を測定する際に用い
られる出力端子電圧測定方法において、 電流を第１の電源端子にダイオードを介して上記駆動素
子から流し込み、このとき第２の電源端子と上記出力端
子との間に生じる電圧を上記出力端子電圧として測定す
る又は、 第１の電源端子から上記駆動素子を介してダイオードに
電流を流し込み、このとき第２の電源端子と上記ダイオ
ードの一端が接続される上記出力端子との間に生じる電
圧を上記出力端子電圧として測定することを特徴とする
出力端子電圧測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6187707A JPH0829501A (ja) | 1994-07-18 | 1994-07-18 | 半導体集積回路及び出力端子電圧測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6187707A JPH0829501A (ja) | 1994-07-18 | 1994-07-18 | 半導体集積回路及び出力端子電圧測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0829501A true JPH0829501A (ja) | 1996-02-02 |
Family
ID=16210766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6187707A Pending JPH0829501A (ja) | 1994-07-18 | 1994-07-18 | 半導体集積回路及び出力端子電圧測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0829501A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000121706A (ja) * | 1998-10-09 | 2000-04-28 | Agilent Technol Inc | 回路テスト中に測定システムによって誘発されるエラ―を除去するための方法及び装置 |
-
1994
- 1994-07-18 JP JP6187707A patent/JPH0829501A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000121706A (ja) * | 1998-10-09 | 2000-04-28 | Agilent Technol Inc | 回路テスト中に測定システムによって誘発されるエラ―を除去するための方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20100327904A1 (en) | Semiconductor integrated circuit | |
| US3760200A (en) | Semiconductor integrated circuit | |
| US5144518A (en) | Semiconductor integrated circuit | |
| JP2776549B2 (ja) | 半導体集積回路 | |
| EP0565156A2 (en) | Voltage burn-in scheme for BICMOS circuits | |
| JP2003066107A (ja) | 半導体集積回路 | |
| JPH0829501A (ja) | 半導体集積回路及び出力端子電圧測定方法 | |
| US7397288B2 (en) | Fan out buffer and method therefor | |
| US6498508B2 (en) | Semiconductor integrated circuit device and testing method therefor | |
| US7436052B2 (en) | Repatterned integrated circuit chip package | |
| US20040140817A1 (en) | Current measuring circuit for measuring drive current to load | |
| US5144169A (en) | Operational amplifier circuit | |
| KR100296840B1 (ko) | 수정 발진 회로 및 수정 발진용 집적 회로 장치 | |
| US4628249A (en) | Power supply having a predetermined value of input impedance | |
| US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JP2661528B2 (ja) | 半導体集積回路装置 | |
| JPH11108986A (ja) | トランジスタ測定装置、トランジスタ測定治具およびトランジスタ測定方法 | |
| KR100352113B1 (ko) | 트랜지스터 테스트용 캘리브레이션 키트 | |
| JP2880714B2 (ja) | 集積回路 | |
| JP3075135B2 (ja) | Ｌｓｉテスタ | |
| JP3147486B2 (ja) | 半導体素子測定回路 | |
| JPS6281119A (ja) | 半導体集積回路装置 | |
| KR900001322Y1 (ko) | 윈도우 컴 패래터 회로 | |
| JP2778067B2 (ja) | 電流切換型論理回路 | |
| JPH0255973B2 (ja) |