JP2778067B2 - 電流切換型論理回路 - Google Patents
電流切換型論理回路Info
- Publication number
- JP2778067B2 JP2778067B2 JP63308207A JP30820788A JP2778067B2 JP 2778067 B2 JP2778067 B2 JP 2778067B2 JP 63308207 A JP63308207 A JP 63308207A JP 30820788 A JP30820788 A JP 30820788A JP 2778067 B2 JP2778067 B2 JP 2778067B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- output
- current switching
- logic circuit
- switching type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電流切換型論理回路に関し、特に出力にエミ
ッタホロワのバイポーラトランジスタ対を有する電流切
換型論理回路に関する。
ッタホロワのバイポーラトランジスタ対を有する電流切
換型論理回路に関する。
電流切換型論理回路はバイポーラ基本論理回路の代表
的な回路として広く使用され、特に高速論理LSIの基本
回路として普及している。
的な回路として広く使用され、特に高速論理LSIの基本
回路として普及している。
回路形式は、集積度の増加に伴う負荷配線長の増大に
対応した高駆動能力を得るため、出力には通常インピー
ダンス変換としてエミッタホロワ出力部が付加されるこ
とが多い。
対応した高駆動能力を得るため、出力には通常インピー
ダンス変換としてエミッタホロワ出力部が付加されるこ
とが多い。
第２図は従来の電流切換型論理回路の一例の回路図で
ある。
ある。
電流切換型論理回路1aは、ベースが入力電圧v1をまた
他方のベースが基準電圧VREFを入力し、共通エミッタＥ
が定電流電源３を介してエミッタ電源端子TEに接続し、
それぞれのコレクタが負荷抵抗R1及びR2を介してコレク
タ電源端TCに接続する入力トランジスタQ1及びQ2の対を
有する差動入力電流切換部２と、それぞれのベースがコ
レクタ電圧vC1及びvC1を入力して対応する出力端子T01
及びT02にエミッタホロワの出力電圧v01及びv02を供給
する出力トランジスタQ01及びQ02の対のエミッタホロワ
出力部4aとを有して構成されている。
他方のベースが基準電圧VREFを入力し、共通エミッタＥ
が定電流電源３を介してエミッタ電源端子TEに接続し、
それぞれのコレクタが負荷抵抗R1及びR2を介してコレク
タ電源端TCに接続する入力トランジスタQ1及びQ2の対を
有する差動入力電流切換部２と、それぞれのベースがコ
レクタ電圧vC1及びvC1を入力して対応する出力端子T01
及びT02にエミッタホロワの出力電圧v01及びv02を供給
する出力トランジスタQ01及びQ02の対のエミッタホロワ
出力部4aとを有して構成されている。
入力端子T1に印加された入力電圧v1に対し正論理によ
るNORの出力電圧v01が出力端子T01に、OR出力電圧v02が
出力端子T02に得られる。
るNORの出力電圧v01が出力端子T01に、OR出力電圧v02が
出力端子T02に得られる。
出力電圧v02に得られる論理レベルは入力電圧v1の論
理レベルに等しく同相で出力電圧v01の論理レベルとは
逆相である。
理レベルに等しく同相で出力電圧v01の論理レベルとは
逆相である。
スイッチング動作を得るために入力トランジスタQ2に
は“H"及び“L"の論理レベルの中間レベルの基準電圧V
REFが印加される。
は“H"及び“L"の論理レベルの中間レベルの基準電圧V
REFが印加される。
エミッタホロワ出力部４のトランジスタQ01及びQ02の
それぞれのエミッタE1及びE2は、エミッタ電源端子TEと
の間にエミッタ抵抗R4及びR5を有している。
それぞれのエミッタE1及びE2は、エミッタ電源端子TEと
の間にエミッタ抵抗R4及びR5を有している。
上述した従来のエミッタホロワ出力を有する電流切換
型論理回路は、何らかの理由によりエミッタ抵抗R4及び
R5への接続がオープンまたは異常な場合でも出力トラン
ジスタQ01及びQ02には次段に接続する回路部のゲートへ
のリーク電流によって0.6V程度の順方向電圧が得られる
ため、動作速度としては正規の規格を満足しないものの
機能的には動作するので、一般的な低速度の論理試験装
置を用いてはその不具合を検出できず、速度不良品を出
荷してしまう可能性があるという欠点を有していた。
型論理回路は、何らかの理由によりエミッタ抵抗R4及び
R5への接続がオープンまたは異常な場合でも出力トラン
ジスタQ01及びQ02には次段に接続する回路部のゲートへ
のリーク電流によって0.6V程度の順方向電圧が得られる
ため、動作速度としては正規の規格を満足しないものの
機能的には動作するので、一般的な低速度の論理試験装
置を用いてはその不具合を検出できず、速度不良品を出
荷してしまう可能性があるという欠点を有していた。
特にLSIの場合に、半導体集積回路の性質から抵抗配
線および接続上のプロセス的な異常はある確立で必ず存
在するため、速度不良品の選別が通常の方法によっては
困難であり、実際の装置に実装してはじめて動作不良と
なる市場不良となる可能性が高く、品質上の問題を有し
ていた。
線および接続上のプロセス的な異常はある確立で必ず存
在するため、速度不良品の選別が通常の方法によっては
困難であり、実際の装置に実装してはじめて動作不良と
なる市場不良となる可能性が高く、品質上の問題を有し
ていた。
本発明の目的は、エミッタ抵抗の異常が容易に検出で
きる電流切換型論理回路を提供することにある。
きる電流切換型論理回路を提供することにある。
本発明の電流切換型論理回路は、一方のベースが入力
電圧をまた他方のベースが基準電圧を入力し共通エミッ
タが定電流電源に接続しそれぞれのコレクタが負荷抵抗
を介して共通電源に接続するトランジスタ対の差動入力
電流切換部と、それぞれのベースが前記コレクタの電圧
を入力しそれぞれのエミッタが出力端に接続するトラン
ジスタ対を有するエミッタホロワ出力部を含む電流切換
型論理回路において、前記エミッタホロワ出力部が前記
出力端間に連結抵抗を設けて構成されている。
電圧をまた他方のベースが基準電圧を入力し共通エミッ
タが定電流電源に接続しそれぞれのコレクタが負荷抵抗
を介して共通電源に接続するトランジスタ対の差動入力
電流切換部と、それぞれのベースが前記コレクタの電圧
を入力しそれぞれのエミッタが出力端に接続するトラン
ジスタ対を有するエミッタホロワ出力部を含む電流切換
型論理回路において、前記エミッタホロワ出力部が前記
出力端間に連結抵抗を設けて構成されている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図である。
電流切換型論理回路１は、第２図のエミッタホロワ出
力部4aのエミッタE1及びE2間に連絡抵抗R6を設けたこと
が異る点以外は従来の電流切換型論理回路1aと同一であ
る。
力部4aのエミッタE1及びE2間に連絡抵抗R6を設けたこと
が異る点以外は従来の電流切換型論理回路1aと同一であ
る。
抵抗R6はエミッタ抵抗R4及びR5に比較して充分大きな
値に設定されている。
値に設定されている。
従って通常の動作に於ては抵抗R6を流れる電流はエミ
ッタ抵抗R4及びR5によって決定されるエミッタホロワの
バイアス電流に比べて十分に小さくその論理動作にほと
んど影響を与えない。
ッタ抵抗R4及びR5によって決定されるエミッタホロワの
バイアス電流に比べて十分に小さくその論理動作にほと
んど影響を与えない。
次に何らかの原因によって例えば同相の出力側の出力
トランジスタQ02のエミッタ抵抗R5への接続点Ｐに異常
がありトランジスタQ02からのバイアス電流がほとんど
流れなくなった場合に、エミッタ電圧である出力電圧v
02は連結抵抗R6とエミッタ抵抗R5で分圧された電圧とな
り、連結抵抗R6はエミッタ抵抗R5に比べて十分大きな値
に設定されているので出力論理は“L"固定となり異常を
確実に検出できる。他方、第１図に記載する接続点Ｑに
異常があった場合に、たとえば出力電圧V02の期待出力
論理が“L"の場合、エミッタ電圧である出力電圧V02は
連結抵抗R6を介して出力電圧v01と同一となり、正常な
場合に本来得られるべき論理と全く逆の論理出力が前記
の異常時には確実に得られることになる。
トランジスタQ02のエミッタ抵抗R5への接続点Ｐに異常
がありトランジスタQ02からのバイアス電流がほとんど
流れなくなった場合に、エミッタ電圧である出力電圧v
02は連結抵抗R6とエミッタ抵抗R5で分圧された電圧とな
り、連結抵抗R6はエミッタ抵抗R5に比べて十分大きな値
に設定されているので出力論理は“L"固定となり異常を
確実に検出できる。他方、第１図に記載する接続点Ｑに
異常があった場合に、たとえば出力電圧V02の期待出力
論理が“L"の場合、エミッタ電圧である出力電圧V02は
連結抵抗R6を介して出力電圧v01と同一となり、正常な
場合に本来得られるべき論理と全く逆の論理出力が前記
の異常時には確実に得られることになる。
このため抵抗R5への接続点Ｐに異常があった場合にそ
の出力電圧v02は次段に接続する回路部のゲートの動作
を確実に誤動作ならしめる論理出力が得られる。
の出力電圧v02は次段に接続する回路部のゲートの動作
を確実に誤動作ならしめる論理出力が得られる。
以上の説明は抵抗R5への接続に異常がある場合を想定
しているが、抵抗R4への接続に異常があった場合でも同
様の動作及び効果が得られることは出力回路の対称性を
考えれば自明である。
しているが、抵抗R4への接続に異常があった場合でも同
様の動作及び効果が得られることは出力回路の対称性を
考えれば自明である。
以上説明したように本発明は、エミッタホロワによる
相補出力を有する電流切換型論理回路に於て該相補出力
端子間を高抵抗で接続するという簡単な構成により、正
常動作時にはその機能，性能に何ら影響を与えず、前記
エミッタホロワのエミッタ抵抗への接続が異常である場
合にこれを検出し、本来得られるべき論理とは逆の論理
を出力することによりその動作を確実に異常ならしめ、
これに起因する速度不良を容易に検出できる。
相補出力を有する電流切換型論理回路に於て該相補出力
端子間を高抵抗で接続するという簡単な構成により、正
常動作時にはその機能，性能に何ら影響を与えず、前記
エミッタホロワのエミッタ抵抗への接続が異常である場
合にこれを検出し、本来得られるべき論理とは逆の論理
を出力することによりその動作を確実に異常ならしめ、
これに起因する速度不良を容易に検出できる。
その結果、一般的は低速機能試験にてエミッタホロワ
出力部のバイアス電流異常に起因する速度不良を確実に
除くことが可能となり、本質的に上記の不良要因がある
確率でプロセス的に存在する集積回路に於いて特にその
効果は大きい。
出力部のバイアス電流異常に起因する速度不良を確実に
除くことが可能となり、本質的に上記の不良要因がある
確率でプロセス的に存在する集積回路に於いて特にその
効果は大きい。
第１図は本発明の一実施例の回路図、第２図は従来の電
流切換型論理回路の一例の回路図である。 １……電流切換型論理回路、２……差動入力電流切換
部、３……定電流電源、４……エミッタホロワ出力部、
Q1〜Q2……入力トランジスタ、Q01〜Q02……出力トラン
ジスタ、R1,R2……負荷抵抗、R4,R5……エミッタ抵抗、
R6……連結抵抗、T01,T02……出力端子、v1……入力電
圧、VREF……基準電圧。
流切換型論理回路の一例の回路図である。 １……電流切換型論理回路、２……差動入力電流切換
部、３……定電流電源、４……エミッタホロワ出力部、
Q1〜Q2……入力トランジスタ、Q01〜Q02……出力トラン
ジスタ、R1,R2……負荷抵抗、R4,R5……エミッタ抵抗、
R6……連結抵抗、T01,T02……出力端子、v1……入力電
圧、VREF……基準電圧。
Claims (1)
- 【請求項１】一方のベースが入力電圧をまた他方のベー
スが基準電圧を入力し共通エミッタが定電流電源に接続
しそれぞれのコレクタが負荷抵抗を介して共通電源に接
続するトランジスタ対の差動入力電流切換部と、それぞ
れのベースが前記コレクタの電圧を入力しそれぞれのエ
ミッタが出力端に接続するトランジスタ対を有するエミ
ッタホロワ出力部を含む電流切換型論理回路において、
前記エミッタホロワ出力部が前記出力端間に連結抵抗を
設けたことを特徴とする電流切換型論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308207A JP2778067B2 (ja) | 1988-12-05 | 1988-12-05 | 電流切換型論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63308207A JP2778067B2 (ja) | 1988-12-05 | 1988-12-05 | 電流切換型論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02154175A JPH02154175A (ja) | 1990-06-13 |
| JP2778067B2 true JP2778067B2 (ja) | 1998-07-23 |
Family
ID=17978207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63308207A Expired - Lifetime JP2778067B2 (ja) | 1988-12-05 | 1988-12-05 | 電流切換型論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778067B2 (ja) |
-
1988
- 1988-12-05 JP JP63308207A patent/JP2778067B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02154175A (ja) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517476A (en) | ECL Gate having emitter bias current switched by input signal | |
| US4045690A (en) | High speed differential to ttl converter | |
| JP2778067B2 (ja) | 電流切換型論理回路 | |
| KR910009809B1 (ko) | 버퍼와 샘플 및 홀드회로 | |
| JPH05315931A (ja) | レベルシフト回路 | |
| JPS6260851B2 (ja) | ||
| EP0250752B1 (en) | A high switching speed low power logic circuit | |
| JP2760017B2 (ja) | 論理回路 | |
| EP0479515B1 (en) | Logic circuit including a fault detection circuit | |
| JP2508488B2 (ja) | バッファ回路 | |
| US4924117A (en) | Logic circuit having an error detection function | |
| JPH0529911A (ja) | Ｅｃｌ範囲外の信号検知用ｂｉｃｍｏｓ入力回路 | |
| US5396182A (en) | Low signal margin detect circuit | |
| EP0133215B1 (en) | Circuit for dc testing of logic circuits | |
| US4980581A (en) | Differential ECL bus tri-state detection receiver | |
| JPH0247921A (ja) | 電流切換型論理回路 | |
| US5418484A (en) | Line fault detection system with a differential driver | |
| US4546271A (en) | Integrated logic element in E2 CL technology | |
| US4054803A (en) | Matcher circuit | |
| JPH0642627B2 (ja) | 論理回路 | |
| JP3079582B2 (ja) | 出力回路 | |
| JPH0422313Y2 (ja) | ||
| JPH0349474Y2 (ja) | ||
| JPH05259255A (ja) | 半導体集積回路 | |
| JPH10253710A (ja) | 半導体装置及びその測定方法 |