JPH08293576A - Lead frame and manufacture thereof - Google Patents

Lead frame and manufacture thereof

Info

Publication number
JPH08293576A
JPH08293576A JP10142095A JP10142095A JPH08293576A JP H08293576 A JPH08293576 A JP H08293576A JP 10142095 A JP10142095 A JP 10142095A JP 10142095 A JP10142095 A JP 10142095A JP H08293576 A JPH08293576 A JP H08293576A
Authority
JP
Japan
Prior art keywords
lead frame
lead
chip
tip
frame material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10142095A
Other languages
Japanese (ja)
Inventor
Toshio Ofusa
俊雄 大房
Taketo Tsukamoto
健人 塚本
Sotaro Toki
荘太郎 土岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP10142095A priority Critical patent/JPH08293576A/en
Publication of JPH08293576A publication Critical patent/JPH08293576A/en
Pending legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE: To enable a chip electrode and the tip of an inner lead to be electrically connected together in a shorter time by a method wherein a fine lead directly connected to the electrode of a semiconductor is provided in the tip of the inner lead. CONSTITUTION: A dry film resist pattern functioning as a plating resist 2 is formed on the one side of a lead frame material 1 so as to enable a part where a fine lead is formed to be exposed. Then, the lead frame material 1 is dipped into electrolytic gold plating solution and plated with gold while the plating resist 2 is left unremoved. Gold plating solution is removed out of a lead frame 10, the lead frame material 1 is dipped into aqueous sodium hydroxide for peeling off the plating resist 2, rinsed, and dried up, and a fine lead 3 of gold is formed on the one side of the lead frame 10. By this setup, the electrode of a chip 20 and the tip of an inner lead can be electrically connected together in a shorter time.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子機器などに使用さ
れる半導体集積回路素子(以下、チップと称する)搭載
用のリードフレームに関し、特に、ワイヤボンディング
によらずに、直接的にチップ電極とインナーリードとを
接続することが可能な構成のリードフレームに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for mounting a semiconductor integrated circuit element (hereinafter referred to as a chip) used in electronic equipment and the like, and particularly to a chip electrode directly without wire bonding. The present invention relates to a lead frame having a structure capable of connecting the inner lead to the inner lead.

【0002】[0002]

【従来の技術】[Prior art]

(1) リードフレームを用いた半導体装置 リードフレームを用いた半導体装置(チップを搭載・接
続し、外部回路に接続するためのパッケージの形態とし
たもの)は、数多く使用されており、前記装置では、一
般に下記の手順でチップの搭載・接続が行われている。
(1) Semiconductor device using a lead frame Semiconductor devices using a lead frame (in the form of a package for mounting / connecting a chip and connecting to an external circuit) are widely used. Generally, chips are mounted and connected according to the following procedure.

【0003】リードフレームのチップ搭載部(アイラン
ド)にAgペーストを塗布し、チップを乗せて固定した
後、チップ表面の電極とインナーリードとの電気的な接
続は、直径約30μmのAuワイヤを接合する(ワイヤ
ボンディング)ことによって行っている。
After the Ag paste is applied to the chip mounting portion (island) of the lead frame and the chip is mounted and fixed, the electrodes on the chip surface are electrically connected to the inner leads by joining an Au wire having a diameter of about 30 μm. (Wire bonding).

【0004】ワイヤボンディング方式では、接合箇所
(チップ電極とインナーリード先端)を予めプログラミ
ングされて認識しているワイヤボンディング装置が用い
られ、個々の接合箇所で、Auワイヤの加熱・加圧(超
音波振動)・切断の一連の処理が行われる。
In the wire bonding method, a wire bonding apparatus is used in which the bonding points (chip electrode and inner lead tip) are pre-programmed and recognized, and heating / pressurizing (ultrasonic wave) of the Au wire is performed at each bonding point. A series of vibration / cutting processes are performed.

【0005】また、ワイヤの接合強度を向上させるため
に、インナーリード先端に貴金属(AgやAu)めっき
を施すことも行われ、ワイヤボンディング装置によって
は、インナーリード先端の接合箇所の光沢(反射率)や
形状を認識して、上記処理を行うものもある。
Further, in order to improve the bonding strength of the wire, the tip of the inner lead may be plated with a noble metal (Ag or Au). ) Or a shape is recognized and the above process is performed.

【0006】ワイヤボンディング方式では、下記の2つ
に代表される解決課題がある。 1箇所ずつ接続するために、接続箇所の増加(高集積
チップをリード本数の多いリードフレームに接続する場
合)に応じて、接続に要する時間が長くなる。 接続箇所のピッチを狭めるにあたっては、使用するワ
イヤの直径の約3倍のピッチ(100μm程度)とする
のが限界であり、さらなる狭ピッチ化に対応できない。
[0006] The wire bonding method has problems to be typified by the following two. Since the connections are made one by one, the time required for the connection becomes longer as the number of connection points increases (when a highly integrated chip is connected to a lead frame having a large number of leads). In narrowing the pitch of the connection points, the pitch is about 3 times the diameter of the wire to be used (about 100 μm), which is the limit, and it is not possible to cope with further narrowing of the pitch.

【0007】(2) テープキャリアを用いた半導体装置 上記課題を解決する手法として、テープキャリア(また
は、フィルムキャリアとも言う)を介してチップをリー
ドフレームに接続する方法がある。テープキャリアは、
絶縁性基板(フィルム)の表面に配線パターンが形成さ
れた、チップの搭載・接続用素子である。
(2) Semiconductor Device Using Tape Carrier As a method of solving the above problems, there is a method of connecting a chip to a lead frame via a tape carrier (or film carrier). Tape carrier
A chip mounting / connecting element in which a wiring pattern is formed on the surface of an insulating substrate (film).

【0008】テープキャリアの配線パターンは、箔のパ
ターニングやめっきのパターニングなどによって形成さ
れるため、リードフレームのリードよりも厚さが薄い。
そのため、リードフレームよりも狭ピッチ化が可能であ
り、チップ電極のピッチと同程度の配線パターンが形成
できる。
The wiring pattern of the tape carrier is formed by patterning the foil, patterning the plating, etc., and is therefore thinner than the leads of the lead frame.
Therefore, the pitch can be made narrower than that of the lead frame, and a wiring pattern having the same pitch as the chip electrodes can be formed.

【0009】また、配線パターンの材質を接合性の良好
なものとするか、接合箇所の配線パターンに接合性の良
好なめっき(または、バンプを形成)を施すと、チップ
電極(およびリードフレームのインナーリード先端)と
配線パターンとを、ワイヤボンディングによらないで加
熱・加圧のみによって直接的に接続することが可能であ
る。
Further, if the wiring pattern is made of a material having good bondability, or if the wiring pattern at the bonding portion is plated (or bumps are formed) having good bondability, the chip electrode (and the lead frame The inner lead tip) and the wiring pattern can be directly connected only by heating and pressurization without using wire bonding.

【0010】[0010]

【発明が解決しようとする課題】上記(2) の方法では、
チップとリードフレームとを接続するために、新たな接
合用部材としてテープキャリアを用いなければならず、
テープキャリアの作製工程および材料が余分に必要とな
り、半導体装置のコスト上昇を招くことになる。
[Problems to be Solved by the Invention] In the above method (2),
In order to connect the chip and the lead frame, a tape carrier must be used as a new joining member,
An additional manufacturing process and materials for the tape carrier are required, which leads to an increase in the cost of the semiconductor device.

【0011】本発明は、ワイヤボンディング方式に起因
する課題(接続時間の増大と狭ピッチ化が困難であるこ
と)とテープキャリア方式に起因する課題(接続用の別
デバイスとしてテープキャリアを要し、装置のコストが
上昇する)を解決できる構成の半導体装置を提供するこ
とを目的とする。
The present invention has problems due to the wire bonding method (difficulty in increasing the connection time and narrowing the pitch) and problems due to the tape carrier method (requires a tape carrier as a separate device for connection, It is an object of the present invention to provide a semiconductor device having a configuration capable of solving the problem (device cost increases).

【0012】[0012]

【課題を解決するための手段】上記目的を達成するた
め、本発明では、リードフレームのインナーリード先端
に、従来のワイヤの役割を果たす微小リードを有する構
成とする。前記微小リードは、チップ電極に位置合わせ
を行った上、加熱・加圧することによって接続すること
ができるものである。
In order to achieve the above-mentioned object, the present invention has a structure in which the tip of the inner lead of the lead frame has a minute lead which plays the role of a conventional wire. The minute leads can be connected by aligning the chip electrodes and then applying heat and pressure.

【0013】微小リードの材質として、従来のワイヤ同
様、ボンディング性の良好な貴金属であるAuまたはA
uを主成分とする合金が好適である。また、微小リード
のサイズは、幅20〜50μm,厚さ10〜50μm
で、インナーリード先端から突出している部分の長さ
が、0.5〜5mm程度が好適である。
As the material of the minute lead, Au or A which is a noble metal having good bonding property as in the conventional wire is used.
An alloy containing u as a main component is preferable. The size of the micro lead is 20 to 50 μm in width and 10 to 50 μm in thickness.
Then, the length of the portion protruding from the tip of the inner lead is preferably about 0.5 to 5 mm.

【0014】上記構成のリードフレームの製造にあたっ
ては、成形前のリードフレーム材の片面に、微小リード
を形成する部分が露出するように、めっきレジストとし
て機能するレジストパターンを形成する工程と、リード
フレーム材の露出部に、金属めっきを施す工程と、リー
ドフレーム材の他面(または、両面)から、所定形状に
リードフレームを成形する工程、とを含む一連の工程に
よることが好適である。
In manufacturing the lead frame having the above-described structure, a step of forming a resist pattern functioning as a plating resist on one surface of the lead frame material before molding so that a portion for forming minute leads is exposed, and a lead frame. It is preferable that a series of steps including a step of plating the exposed portion of the material with a metal and a step of forming the lead frame into a predetermined shape from the other surface (or both surfaces) of the lead frame material.

【0015】この場合、リードの多ピン化・狭ピッチ化
を図るには、サイドエッチングによる影響があるので、
両面からのエッチング成形が有効である。
In this case, in order to increase the number of pins and the pitch of the leads, the side etching has an influence.
Etching molding from both sides is effective.

【0016】[0016]

【作用】微細リードの材質を接合性の良好なものとし、
接合性に好適なサイズとすることにより、ワイヤボンデ
ィングによらずにチップ電極と接続することができる。
[Function] The material of the fine lead has good bondability,
By making the size suitable for the bondability, it is possible to connect to the chip electrode without using wire bonding.

【0017】チップ電極とリードフレームとを位置合わ
せした後、一括して加熱・加圧することにより、全ての
接合箇所で一斉に接合が完了するため、ワイヤボンディ
ング方式に比較して、接続に要する時間が減少する。
After the chip electrodes and the lead frame are aligned, heating and pressurization are collectively performed, so that the bonding is completed at all the bonding points at the same time. Is reduced.

【0018】狭ピッチ化については、ワイヤボンディン
グ方式のように、ワイヤ径の3倍までという制約を受け
ることがない。
Regarding the pitch reduction, unlike the wire bonding method, there is no restriction of up to 3 times the wire diameter.

【0019】ワイヤボンディング方式では、Auワイヤ
がチップ電極からインナーリード先端までループ状とな
るが、本方式はそれに比べて、リードのインダクダンス
が低下するため、高周波数の電気信号を使用する場合の
電送特性が向上する。
In the wire bonding method, the Au wire has a loop shape from the chip electrode to the tip of the inner lead. However, in this method, the inductance of the lead is lower than that of the Au wire, so that when a high frequency electric signal is used. The transfer characteristics are improved.

【0020】微小リードの形成部に、ハーフエッチング
などにより、溝部を設けることで、インナーリードへの
微小リードの固定が一層強固になる。
By providing the groove portion in the portion where the minute lead is formed by half etching or the like, the fixing of the minute lead to the inner lead is further strengthened.

【0021】[0021]

【実施例】以下、図面を参照して実施例を説明する。 (1) リードフレーム材 厚さ約150μmの鉄−ニッケル合金の板をリードフレ
ーム材1とし、70℃のアルカリ脱脂液に約10分間浸
漬した後、約50℃の湯で洗浄し、水洗を数回行ってか
ら5%塩酸に30〜60秒間浸漬する。再び水洗を行
い、最後に乾燥空気を吹きつけて表面の水滴を完全に除
去し、約90℃のオーブンに10分間入れて表面を乾燥
させる。(図示せず)
Embodiments Embodiments will be described below with reference to the drawings. (1) Lead frame material An iron-nickel alloy plate having a thickness of about 150 μm is used as the lead frame material 1, immersed in an alkaline degreasing solution at 70 ° C. for about 10 minutes, then washed with hot water at about 50 ° C. After repeating the operation, it is immersed in 5% hydrochloric acid for 30 to 60 seconds. It is again washed with water, and finally, dry air is blown to completely remove water drops on the surface, and the surface is dried by placing it in an oven at about 90 ° C. for 10 minutes. (Not shown)

【0022】(2) めっきレジストの形成 リードフレーム材1に、シート状のドライフィルムレジ
ストを約100℃に加熱したローラーで両面同時に貼合
せ、温度が冷えるまでそのまま放置する。次いで、微小
リードの形成箇所に相当する部分が遮光部分となるパタ
ーンマスクを重ね合わせ、両面露光機にセットし、紫外
線を照射して、被照射部(微小リードの非形成箇所)の
レジストを現像液に不溶な状態に変化させる。次いで、
リードフレーム材1に炭酸ナトリウム溶液をスプレーで
吹きつけ、紫外線を照射しなかった部分のドライフィル
ムレジストを溶解除去する。以上の工程により、リード
フレーム材1の片面に、微小リードを形成する部分が露
出するように、めっきレジスト2として機能するドライ
フィルムレジストパターンを形成する。(図1参照)
(2) Formation of Plating Resist A sheet-shaped dry film resist is laminated on the lead frame material 1 at the same time on both sides by rollers heated to about 100 ° C., and left as it is until the temperature cools. Next, the pattern masks where the portions corresponding to the formation of the micro leads become the light-shielding portions are overlapped, set on a double-sided exposure machine, irradiated with ultraviolet rays, and the resist of the irradiated portion (the portion where the micro leads are not formed) is developed. Change to insoluble state. Then
A sodium carbonate solution is sprayed onto the lead frame material 1 to dissolve and remove the dry film resist in a portion not irradiated with ultraviolet rays. Through the above steps, a dry film resist pattern functioning as the plating resist 2 is formed on one surface of the lead frame material 1 so that the portions where the fine leads are formed are exposed. (See Fig. 1)

【0023】(3) 微小リードの形成 リードフレーム材1に、塩化第2鉄溶液をスプレーで吹
きつけ、めっきレジスト2で覆われていない部分(微小
リードの形成箇所)の鉄−ニッケル合金を深さ約10μ
mになるようにエッチング(溝部を形成)した。水で数
分間洗浄し、リードフレーム材1から塩化第2鉄溶液を
完全に除去する。次いで、めっきレジスト2がそのまま
残っている状態で、リードフレーム材1を電解金めっき
液に浸漬し、2〜5A/dm2 の電流密度で約30分め
っきし、約30μmの厚さで前記部分に金めっき(微小
リード3)を行う。良く水洗して金めっき液を完全に除
去した後、リードフレーム材1を5%水酸化ナトリウム
溶液に浸漬することにより、めっきレジスト2を剥離
し、水洗・乾燥させる。以上により、リードフレーム材
1の片面に、厚さ約30μmの金からなる微小リード3
を形成する。
(3) Formation of Micro Leads The ferric chloride solution is sprayed onto the lead frame material 1 to deeply remove the iron-nickel alloy in the portions not covered with the plating resist 2 (locations where the micro leads are formed). About 10μ
Etching (forming a groove portion) was performed so as to be m. The leadframe material 1 is washed with water for several minutes to completely remove the ferric chloride solution. Then, while leaving the plating resist 2 as it is, the lead frame material 1 is dipped in an electrolytic gold plating solution, plated at a current density of 2 to 5 A / dm 2 for about 30 minutes, and the thickness of the portion is about 30 μm. Then, gold plating (micro lead 3) is performed. After thoroughly washing with water to completely remove the gold plating solution, the lead frame material 1 is dipped in a 5% sodium hydroxide solution to remove the plating resist 2 and then rinsed and dried. As described above, the minute lead 3 made of gold and having a thickness of about 30 μm is provided on one surface of the lead frame material 1.
To form.

【0024】(4) エッチングレジストの形成 リードフレーム材1を、70℃のアルカリ脱脂液に約1
0分間浸漬した後、約50℃の湯で洗浄し、水洗を数回
行ってから、5%塩酸に30〜60秒間浸漬した。再び
水洗を行い、最後に乾燥空気を吹きつけて表面の水滴を
完全に除去し、約90℃のオーブンに10分間入れて表
面を乾燥させる。次いで、リードフレーム材1を、感光
性の液状レジストにゆっくりと浸漬し、約10秒間その
まま静置した後、1秒間に5〜10mm程度の速度でゆ
っくり引き上げ、表面に約10μmの液状レジスト膜を
形成する。その後、しばらく室温で放置してから、70
℃のオーブンに約30分間入れて良く乾燥させる。次い
で、リードフレーム材1の表面に、成形するリードフレ
ームの形状以外の部分に遮光パターンを形成したガラス
マスクを重ね、紫外線を照射する。スプレーによって現
像液を吹きつけ、紫外線の当たらなかった部分を溶解さ
せて除去し、リードフレーム材1の表面がリードフレー
ム形状に露出したエッチングレジストのパターンを形成
する。水洗・乾燥を行い、110℃のオーブンに約30
分間入れ、エッチングレジストを硬化させる。
(4) Formation of etching resist The lead frame material 1 was immersed in an alkaline degreasing solution at 70 ° C.
After soaking for 0 minute, it was washed with hot water at about 50 ° C., washed with water several times, and then soaked in 5% hydrochloric acid for 30 to 60 seconds. It is again washed with water, and finally, dry air is blown to completely remove water drops on the surface, and the surface is dried by placing it in an oven at about 90 ° C. for 10 minutes. Next, the lead frame material 1 is slowly dipped in a photosensitive liquid resist, left standing for about 10 seconds, and then slowly pulled up at a speed of about 5 to 10 mm per second to form a liquid resist film of about 10 μm on the surface. Form. Then, after leaving it at room temperature for a while, 70
Place in an oven at ℃ for about 30 minutes to dry well. Next, on the surface of the lead frame material 1, a glass mask having a light-shielding pattern formed on a portion other than the shape of the lead frame to be molded is overlaid and irradiated with ultraviolet rays. The developing solution is sprayed by spraying to dissolve and remove the portion not exposed to the ultraviolet rays to form an etching resist pattern in which the surface of the lead frame material 1 is exposed in a lead frame shape. Rinse and dry in an oven at 110 ° C for approx. 30
Allow for a minute to cure the etching resist.

【0025】(5) リードフレームの形成 リードフレーム材1に、塩化第2鉄溶液をスプレーで吹
きつけ、エッチングレジストで覆われていない部分の鉄
−ニッケル合金をエッチングすることにより、所定形状
のリードフレーム10を形成する。リードフレーム10
を水で良く洗浄し、塩化第2鉄溶液を完全に除去した
後、5%水酸化ナトリウム溶液に浸漬してレジストを剥
離し、水洗・乾燥を行う。以上により、インナーリード
先端に微小リードを有する構成のリードフレーム10が
作製される。(図2参照)
(5) Formation of Lead Frame The lead frame material 1 is sprayed with ferric chloride solution to etch the iron-nickel alloy in the portion not covered with the etching resist to form a lead of a predetermined shape. The frame 10 is formed. Lead frame 10
Is thoroughly washed with water to completely remove the ferric chloride solution, then immersed in a 5% sodium hydroxide solution to remove the resist, followed by washing with water and drying. As described above, the lead frame 10 having a structure in which the inner leads have minute leads is manufactured. (See Fig. 2)

【0026】(6) チップの搭載・接続 その後、作製されたリードフレーム10にチップを搭載
・接続する。既存のボンディング装置にリードフレーム
10をセットし、チップ20の電極とリードフレーム1
0の微小リードとを位置合わせして密接させ、チップ2
0の電極の一辺づつ加熱しながら超音波振動を与えるこ
とにより接合する。上記ボンディング装置としては、T
AB(フィルムキャリア)用のギャングボンディング装
置や、超音波振動を与えない方式のものも利用可能であ
る。なお、一辺づつではなく、接合箇所の全面に加熱・
加圧を与えて、一括して接合処理を行っても良い。最後
に、接合部に樹脂を塗布して、チップ20とリードフレ
ーム10とを強固に固定する。(図3参照)
(6) Mounting / Connecting Chip After that, the chip is mounted / connected to the produced lead frame 10. The lead frame 10 is set in the existing bonding device, and the electrodes of the chip 20 and the lead frame 1
0 minute lead is aligned and brought into intimate contact.
Bonding is performed by applying ultrasonic vibration while heating each side of the 0 electrode. As the bonding device, T
A gang bonding device for AB (film carrier) and a system that does not apply ultrasonic vibration can also be used. In addition, do not heat the entire surface of the joint
It is also possible to apply pressure and perform the joining process all at once. Finally, a resin is applied to the joint to firmly fix the chip 20 and the lead frame 10. (See Figure 3)

【0027】尚、本実施例では、リードフレームとして
チップ搭載部(アイランド)のない形状であるが、本発
明はそれに限定されることなく、主旨を逸脱しない範囲
内で適宜変更しても良いことは言うまでもない。すなわ
ち、アイランドを有するリードフレームであって、タブ
下げ(アイランドを下方に変位させる)によって、チッ
プの上面とインナーリードの上面(チップ電極と微小リ
ードの接合面)とを同一高さにした上で、チップの接続
を行っても良い。
In the present embodiment, the lead frame has a shape without a chip mounting portion (island), but the present invention is not limited to this, and may be appropriately changed within a range not departing from the gist. Needless to say. That is, in a lead frame having an island, the upper surface of the chip and the upper surface of the inner lead (bonding surface of the chip electrode and the micro lead) are made flush with each other by lowering the tab (displacement of the island downward). , Chips may be connected.

【0028】[0028]

【発明の効果】本発明による顕著な効果を以下に列挙す
る。 (a)チップ電極とインナーリード先端との電気的接続
に要する時間が、ワイヤボンディング方式に比べて飛躍
的に減少する。 (b)高集積チップをピン数の多いリードフレームに搭
載・接続する場合に要求される狭ピッチ化が、ワイヤボ
ンディング方式に比べて容易である。 (c)テープキャリア方式に比べて半導体装置が低コス
トで済む。
The remarkable effects of the present invention are listed below. (A) The time required for electrical connection between the chip electrode and the tip of the inner lead is dramatically reduced as compared with the wire bonding method. (B) The pitch reduction required when mounting and connecting a highly integrated chip on a lead frame having a large number of pins is easier than the wire bonding method. (C) The cost of the semiconductor device is lower than that of the tape carrier system.

【0029】[0029]

【図面の簡単な説明】[Brief description of drawings]

【図1】めっきレジストが形成されたリードフレーム材
を示す説明図。
FIG. 1 is an explanatory view showing a lead frame material on which a plating resist is formed.

【図2】本発明のリードフレームを示す説明図。FIG. 2 is an explanatory view showing a lead frame of the present invention.

【図3】リードフレームにチップを搭載・接続した状態
を示す説明図。
FIG. 3 is an explanatory diagram showing a state in which a chip is mounted and connected to a lead frame.

【符号の説明】[Explanation of symbols]

1…リードフレーム材 2…めっきレジスト 3…微小リード 10…リードフレーム 20…チップ 1 ... Lead frame material 2 ... Plating resist 3 ... Micro lead 10 ... Lead frame 20 ... Chip

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】インナーリード先端に、半導体集積回路素
子の電極と直接的に接続するための微小リードを有する
構成のリードフレーム。
1. A lead frame having a structure in which minute leads for directly connecting to electrodes of a semiconductor integrated circuit element are provided at the tips of the inner leads.
【請求項2】インナーリード先端に、リード幅より狭い
溝部がリードの長さ方向に形成されており、前記溝部に
微小リードを有する構成の請求項1記載のリードフレー
ム。
2. The lead frame according to claim 1, wherein a groove portion narrower than the lead width is formed at the tip of the inner lead in the length direction of the lead, and the groove portion has a minute lead.
【請求項3】微小リードが、AuまたはAuを主成分と
する合金からなり、 幅20〜50μm,厚さ10〜50μmであり、 インナーリード先端から突出している部分の長さが0.
5〜5mmである、ことを特徴とする請求項1または請
求項2記載のリードフレーム。
3. The fine lead is made of Au or an alloy containing Au as a main component, and has a width of 20 to 50 μm and a thickness of 10 to 50 μm, and the length of the portion protruding from the tip of the inner lead is 0.
It is 5-5 mm, The lead frame of Claim 1 or Claim 2 characterized by the above-mentioned.
【請求項4】成形前のリードフレーム材の片面に、微小
リードを形成する部分が露出するように、めっきレジス
トとして機能するレジストパターンを形成する工程と、 リードフレーム材の露出部に金属めっきを施す工程と、 所定形状にリードフレームを成形する工程、とを含むこ
とを特徴とする請求項1〜請求項3の何れかに記載のリ
ードフレームの製造方法。
4. A step of forming a resist pattern which functions as a plating resist on one surface of a lead frame material before molding so that a portion for forming minute leads is exposed, and metal plating is applied to an exposed portion of the lead frame material. The method of manufacturing a lead frame according to claim 1, further comprising: a step of applying the lead frame and a step of molding the lead frame into a predetermined shape.
JP10142095A 1995-04-25 1995-04-25 Lead frame and manufacture thereof Pending JPH08293576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10142095A JPH08293576A (en) 1995-04-25 1995-04-25 Lead frame and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10142095A JPH08293576A (en) 1995-04-25 1995-04-25 Lead frame and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH08293576A true JPH08293576A (en) 1996-11-05

Family

ID=14300226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10142095A Pending JPH08293576A (en) 1995-04-25 1995-04-25 Lead frame and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH08293576A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110570A (en) * 2000-06-07 2001-12-13 황정숙 a
JP2014516478A (en) * 2011-04-25 2014-07-10 エア プロダクツ アンド ケミカルズ インコーポレイテッド Lead frame cleaning to improve wire bonding.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110570A (en) * 2000-06-07 2001-12-13 황정숙 a
JP2014516478A (en) * 2011-04-25 2014-07-10 エア プロダクツ アンド ケミカルズ インコーポレイテッド Lead frame cleaning to improve wire bonding.

Similar Documents

Publication Publication Date Title
JPH098205A (en) Resin sealed semiconductor device
JPH11238763A (en) Manufacture of wiring board for mounting semiconductor element
JP2000082723A (en) Functional emenet and board for mounting functional element as well as their connection method
JP2000195984A (en) Semiconductor device, its manufacture carrier substrate therefor and its manufacture
JPH09307043A (en) Lead frame member and manufacture thereof, and semiconductor device using lead frame member
JP3983930B2 (en) Circuit member manufacturing method
JP5672652B2 (en) Semiconductor element substrate manufacturing method and semiconductor device
JPH09246427A (en) Surface packaged semiconductor device and its manufacturing method
JP3617072B2 (en) Chip carrier
JP4852802B2 (en) Lead frame
JP2011181964A (en) Lead frame, and manufacturing method therefor
JP3529915B2 (en) Lead frame member and method of manufacturing the same
JPH08293576A (en) Lead frame and manufacture thereof
JPH088293A (en) Structure for connecting electronic parts and connection method therefor
JPH09116045A (en) Resin-sealed semiconductor device of bga type using lead frame and its manufacture
JP3568249B2 (en) Semiconductor device and method for manufacturing chip carrier used therein
JP3585660B2 (en) Method for manufacturing surface mount semiconductor device
JP3884552B2 (en) Semiconductor device, circuit member used therefor, and method for manufacturing semiconductor device
JPH08330462A (en) Chip carrier, and chip package
JPH10223696A (en) Tab tape and manufacture thereof
JPH118335A (en) Circuit board, manufacture thereof, and manufacturing semiconductor package using the same
JPH0521695A (en) Lead frame, manufacture thereof, and manufacture of electronic control device provided with the lead frame
KR100234160B1 (en) Manufacturing method of semiconductor lead frame
JPH05226385A (en) Packaging of semiconductor device
JP3440677B2 (en) Electronic component mounting method