JPH08288800A - 低電力発振器 - Google Patents
低電力発振器Info
- Publication number
- JPH08288800A JPH08288800A JP8001766A JP176696A JPH08288800A JP H08288800 A JPH08288800 A JP H08288800A JP 8001766 A JP8001766 A JP 8001766A JP 176696 A JP176696 A JP 176696A JP H08288800 A JPH08288800 A JP H08288800A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- oscillator
- output signal
- magnitude
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 20
- 230000000295 complement effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000002597 Solanum melongena Nutrition 0.000 description 1
- 244000061458 Solanum melongena Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 150000003278 haem Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Abstract
(57)【要約】
【課題】 ポンプ回路を有する発振器回路において、こ
のポンプ回路の効率を維持し乍ら、発振器回路の電力消
費を低下させる。 【解決手段】 発振器回路（１５０）に、基準回路（１
０２）を設け、この基準回路は、第１電圧に応答して第
２電圧を発生する。この第２電圧に応答して、発振器
（１０８）によって、第１電圧の大きさより小さな大き
さを有する第１出力信号を発生する。この第１出力信号
に応答して、これの大きさより大きな大きさを有する第
２出力信号を発生するレべル変換器（１１４）を設け
る。この発振器によって、第１電圧の大きさより小さな
大きさを有する第１出力信号を発生するので、第１電圧
で動作する発振器に比べて、電力消費が減少する。第１
出力信号の大きさは、レベル変換器によって、第２出力
信号の所望の大きさまで増大される。
のポンプ回路の効率を維持し乍ら、発振器回路の電力消
費を低下させる。 【解決手段】 発振器回路（１５０）に、基準回路（１
０２）を設け、この基準回路は、第１電圧に応答して第
２電圧を発生する。この第２電圧に応答して、発振器
（１０８）によって、第１電圧の大きさより小さな大き
さを有する第１出力信号を発生する。この第１出力信号
に応答して、これの大きさより大きな大きさを有する第
２出力信号を発生するレべル変換器（１１４）を設け
る。この発振器によって、第１電圧の大きさより小さな
大きさを有する第１出力信号を発生するので、第１電圧
で動作する発振器に比べて、電力消費が減少する。第１
出力信号の大きさは、レベル変換器によって、第２出力
信号の所望の大きさまで増大される。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路に関し、特
に、発振器を含んだ集積回路に関する。
に、発振器を含んだ集積回路に関する。
【０００２】
【従来の技術】現在の金属酸化膜半導体（ＣＭＯＳ）ダ
イナミックランダムアクセスメモリ（ＤＲＡＭ）回路
は、デスクトップコンピュータシステムおよびポータブ
ルコンピュータシステムを含む多種のアプリケーション
におけるメインメモリ（主記憶装置）用として、頻繁に
使用されている。低電力アプリケーション用のＤＲＡＭ
回路における広範な利用では、システムのバッテリ寿命
を延ばすためにスタンバイ（準備）の低消費電力が要求
されている。ＤＲＡＭメモリの設計傾向としては、スタ
ンバイモード中に作動する回路、例えば、基準電源およ
びバイアスオッシレータ（発振器）等の回路の消費電力
を最小に設定することである。
イナミックランダムアクセスメモリ（ＤＲＡＭ）回路
は、デスクトップコンピュータシステムおよびポータブ
ルコンピュータシステムを含む多種のアプリケーション
におけるメインメモリ（主記憶装置）用として、頻繁に
使用されている。低電力アプリケーション用のＤＲＡＭ
回路における広範な利用では、システムのバッテリ寿命
を延ばすためにスタンバイ（準備）の低消費電力が要求
されている。ＤＲＡＭメモリの設計傾向としては、スタ
ンバイモード中に作動する回路、例えば、基準電源およ
びバイアスオッシレータ（発振器）等の回路の消費電力
を最小に設定することである。
【０００３】
【発明が解決しようとする課題】前述したメモリ回路で
は、米国特許第５，２０８，７７６号（名称“ＰＵＬＳ
Ｅ ＧＥＮＥＲＡＴＩＯＮ ＣＩＲＣＵＩＴ”、ナス
（那須）等に発行された）の第９０図に開示されたよう
な基準回路を採用して、電力消費を低減している。ま
た、前述の発振器回路では、このナス等によって開示さ
れた電力節約技術が利用されており、この技術は、発振
器（第１１２図）およびブロックダイヤグラム（第１８
２ａ図）に開示されている。これら回路には、スタンバ
イ動作専用の別個の低電力発振器が包含されている。こ
のような発振器回路は、ダイナミックランダムアクセス
（ＤＲＡＭ）メモリ回路で利用でき、これによって、上
述のナス等（第１１３図）に開示されたような基板ポン
プ回路をドライブする。また、このナス等は調整された
内部電源電圧ＶＰＥＲＩ（第８７図）の使用を開示して
おり、この内部電源電圧は、外部電源電圧ＶＥＸＴから
取出される。この発振器（第１１２図）を、この内部電
源電圧ＶＰＥＲＩで動作させて、第１１３図のポンプ回
路をドライブするための出力信号を発生させる。この発
振器によって消費される電力は、この発振器によって消
費される電流と内部電源電圧ＶＰＥＲＩとの積に等しい
ものとなる。従って、この発振器による電力消費は減少
するようになる。その理由は、この内部電源電圧ＶＰＥ
ＲＩの大きさは、外部電源電圧ＶＥＸＴより小さいから
である。しかし乍ら、このような方法による問題として
は、発振器信号の大きさに依存するポンプ回路の効率が
低下することである。
は、米国特許第５，２０８，７７６号（名称“ＰＵＬＳ
Ｅ ＧＥＮＥＲＡＴＩＯＮ ＣＩＲＣＵＩＴ”、ナス
（那須）等に発行された）の第９０図に開示されたよう
な基準回路を採用して、電力消費を低減している。ま
た、前述の発振器回路では、このナス等によって開示さ
れた電力節約技術が利用されており、この技術は、発振
器（第１１２図）およびブロックダイヤグラム（第１８
２ａ図）に開示されている。これら回路には、スタンバ
イ動作専用の別個の低電力発振器が包含されている。こ
のような発振器回路は、ダイナミックランダムアクセス
（ＤＲＡＭ）メモリ回路で利用でき、これによって、上
述のナス等（第１１３図）に開示されたような基板ポン
プ回路をドライブする。また、このナス等は調整された
内部電源電圧ＶＰＥＲＩ（第８７図）の使用を開示して
おり、この内部電源電圧は、外部電源電圧ＶＥＸＴから
取出される。この発振器（第１１２図）を、この内部電
源電圧ＶＰＥＲＩで動作させて、第１１３図のポンプ回
路をドライブするための出力信号を発生させる。この発
振器によって消費される電力は、この発振器によって消
費される電流と内部電源電圧ＶＰＥＲＩとの積に等しい
ものとなる。従って、この発振器による電力消費は減少
するようになる。その理由は、この内部電源電圧ＶＰＥ
ＲＩの大きさは、外部電源電圧ＶＥＸＴより小さいから
である。しかし乍ら、このような方法による問題として
は、発振器信号の大きさに依存するポンプ回路の効率が
低下することである。
【０００４】また、タカシマ（高島）等によって、内部
電圧Ｖint の積による電力消費を低下させるための構成
が、以下の文献に開示されている。即ち、ＶＬＳＩ回路
に関するシンポジウム１９９２年（６月、第１１４〜１
１５頁）“Ｌｏｗ−Ｐｏｗｅｒ Ｏｎ−Ｃｈｉｐ Ｓｕ
ｐｐｌｙ Ｖｏｌｔａｇｅ ＣｏｎｖｅｒｓｉｏｎＳｃ
ｈｅｍｅ ｆｏｒ １Ｇ／４Ｇ ｂｉｔ ＤＲＡＭ
ｓ”、およびＩＥＥＥＪ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃ
ｉｒｃｕｉｔｓ，ｖｏｌ．２８．Ｎｏ．４，１９９３年
４月第５０４〜５０８頁“Ｌｏｗ−Ｐｏｗｅｒ Ｏｎ−
Ｃｈｉｐ Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ Ｃｏｎｖｅ
ｒｓｉｏｎ Ｓｃｈｅｍｅ ｆｏｒ Ｕｌｔｒａｈｉｇ
ｈ−Ｄｅｎｓｉｔｙ ＤＲＡＭ’ｓ”に開示されてい
る。タカシマ等によれば、２個の直列接続されたＤＲＡ
Ｍまたは、外部電圧Ｖext および基準電圧ＶSS間に直列
接続された２個のＤＲＡＭの一方の動作が開示され、こ
れによって、レギレータの電力消費のオーバーヘッドを
生じずに内部電圧Ｖint を発生する。しかし乍ら、発振
器およびこれらのポンプ回路のような内部回路は、外部
電圧Ｖext の半分の大きさで動作するようになる。従っ
て、この方法の問題としては、発振器信号の大きさに依
存するポンプ回路の効率が低下することである。
電圧Ｖint の積による電力消費を低下させるための構成
が、以下の文献に開示されている。即ち、ＶＬＳＩ回路
に関するシンポジウム１９９２年（６月、第１１４〜１
１５頁）“Ｌｏｗ−Ｐｏｗｅｒ Ｏｎ−Ｃｈｉｐ Ｓｕ
ｐｐｌｙ Ｖｏｌｔａｇｅ ＣｏｎｖｅｒｓｉｏｎＳｃ
ｈｅｍｅ ｆｏｒ １Ｇ／４Ｇ ｂｉｔ ＤＲＡＭ
ｓ”、およびＩＥＥＥＪ．Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃ
ｉｒｃｕｉｔｓ，ｖｏｌ．２８．Ｎｏ．４，１９９３年
４月第５０４〜５０８頁“Ｌｏｗ−Ｐｏｗｅｒ Ｏｎ−
Ｃｈｉｐ Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ Ｃｏｎｖｅ
ｒｓｉｏｎ Ｓｃｈｅｍｅ ｆｏｒ Ｕｌｔｒａｈｉｇ
ｈ−Ｄｅｎｓｉｔｙ ＤＲＡＭ’ｓ”に開示されてい
る。タカシマ等によれば、２個の直列接続されたＤＲＡ
Ｍまたは、外部電圧Ｖext および基準電圧ＶSS間に直列
接続された２個のＤＲＡＭの一方の動作が開示され、こ
れによって、レギレータの電力消費のオーバーヘッドを
生じずに内部電圧Ｖint を発生する。しかし乍ら、発振
器およびこれらのポンプ回路のような内部回路は、外部
電圧Ｖext の半分の大きさで動作するようになる。従っ
て、この方法の問題としては、発振器信号の大きさに依
存するポンプ回路の効率が低下することである。
【０００５】
【発明を解決するための手段】ポンプ回路の効率を維持
し乍ら、電力消費を減少させるように、前述した問題点
は、以下の構成を具備した発振器回路によって解決でき
る。即ち、第１電圧に応答して、第２電圧を発生する基
準回路と、この第２電圧に応答して、前記第１電圧の大
きさより小さな大きさを有する第１出力信号を発生する
発振器と、この第１出力信号に応答して、これの大きさ
より大きな大きさを有する第２出力信号を発生するレベ
ル変換器とを包含することを特徴とするものである。
し乍ら、電力消費を減少させるように、前述した問題点
は、以下の構成を具備した発振器回路によって解決でき
る。即ち、第１電圧に応答して、第２電圧を発生する基
準回路と、この第２電圧に応答して、前記第１電圧の大
きさより小さな大きさを有する第１出力信号を発生する
発振器と、この第１出力信号に応答して、これの大きさ
より大きな大きさを有する第２出力信号を発生するレベ
ル変換器とを包含することを特徴とするものである。
【０００６】本発明によれば、電源電圧より低い電圧で
動作する発振器を利用することによって、スタンバイ中
の電力を維持している。また、発振器の出力信号を高い
電圧に変換することによって、ポンプ回路の効率を維持
している。
動作する発振器を利用することによって、スタンバイ中
の電力を維持している。また、発振器の出力信号を高い
電圧に変換することによって、ポンプ回路の効率を維持
している。
【０００７】
【実施例】以下、図１を参照し乍ら、発振器回路１５０
について詳述する。この発振器回路１５０は、ダイナミ
ックランダムアクセス（ＤＲＡＭ）メモリに利用でき
る。基準回路１０２は、分圧器または他のソース（電
源）で構成することができ、これら回路は、当業者によ
れば既知なものである。この基準回路１０２は、電源電
圧ＶDDおよび基準電圧ＶSSを受けて、ターミナル１０４
に中間の電圧ＶI を発生する。この中間電圧ＶI は、電
源電圧ＶDDの大きさより小さな大きさを有している。こ
の代りに、中間電圧ＶI は、例えば、ビットライン基準
またはダミーセル基準電源のような現存する基準電源に
よって発生させることもできる。発振器１０８は、この
中間電圧ＶI と基準電圧ＶSSとを受ける。この発振器１
０８を、ターミナル１０６のイネーブル信号ＥＮによっ
て選択的にイネーブルまたはディスエーブルする。また
この発振器１０８によって、出力信号Ａ（バー）および
Ａをそれぞれ発生する。これら出力信号Ａ（バー）およ
びＡは、相補性を有することが好ましく、また、電源電
圧ＶDDの大きさより小さな大きさを有する。これら大き
さは、中間電圧ＶI の大きさに、ほぼ等しいものであ
る。また、この発振器１０８によって、単一の出力信号
を発生することも可能で、この出力信号の相補性を、レ
ベル変換器１１４内で生じさせることもでき、これにつ
いては、後述する。従って、本発明の利点としては、こ
の発振器１０８によって消費される電力を、中間電圧Ｖ
I の大きさおよび発振器１０８の電流によって決定でき
ることである。発振器１０８の回路容量は、中間電圧Ｖ
I とほぼ無関係なものであるので、発振器１０８を作動
させるのに必要な発振器１０８の電流は、中間電圧ＶI
の減少している大きさと共に、減少するようになる。更
にまた、この中間電圧ＶI の大きさが電源電圧ＶDDの大
きさより小さいために、発振器の電力消費は、電源電圧
ＶDDで作動する発振器に対して低下する利点が存在す
る。
について詳述する。この発振器回路１５０は、ダイナミ
ックランダムアクセス（ＤＲＡＭ）メモリに利用でき
る。基準回路１０２は、分圧器または他のソース（電
源）で構成することができ、これら回路は、当業者によ
れば既知なものである。この基準回路１０２は、電源電
圧ＶDDおよび基準電圧ＶSSを受けて、ターミナル１０４
に中間の電圧ＶI を発生する。この中間電圧ＶI は、電
源電圧ＶDDの大きさより小さな大きさを有している。こ
の代りに、中間電圧ＶI は、例えば、ビットライン基準
またはダミーセル基準電源のような現存する基準電源に
よって発生させることもできる。発振器１０８は、この
中間電圧ＶI と基準電圧ＶSSとを受ける。この発振器１
０８を、ターミナル１０６のイネーブル信号ＥＮによっ
て選択的にイネーブルまたはディスエーブルする。また
この発振器１０８によって、出力信号Ａ（バー）および
Ａをそれぞれ発生する。これら出力信号Ａ（バー）およ
びＡは、相補性を有することが好ましく、また、電源電
圧ＶDDの大きさより小さな大きさを有する。これら大き
さは、中間電圧ＶI の大きさに、ほぼ等しいものであ
る。また、この発振器１０８によって、単一の出力信号
を発生することも可能で、この出力信号の相補性を、レ
ベル変換器１１４内で生じさせることもでき、これにつ
いては、後述する。従って、本発明の利点としては、こ
の発振器１０８によって消費される電力を、中間電圧Ｖ
I の大きさおよび発振器１０８の電流によって決定でき
ることである。発振器１０８の回路容量は、中間電圧Ｖ
I とほぼ無関係なものであるので、発振器１０８を作動
させるのに必要な発振器１０８の電流は、中間電圧ＶI
の減少している大きさと共に、減少するようになる。更
にまた、この中間電圧ＶI の大きさが電源電圧ＶDDの大
きさより小さいために、発振器の電力消費は、電源電圧
ＶDDで作動する発振器に対して低下する利点が存在す
る。
【０００８】レベル変換器１１４は、電源電圧ＶDDおよ
び基準電圧ＶSSを受信する。このレベル変換器１１４に
よって、第１および第２出力信号Ａ（バー）およびＡ
を、ターミナル１１６で出力信号ＯＳＣに変換する。発
振器回路１５０の出力信号ＯＳＣは、上記出力信号Ａ
（バー）およびＡのいずれか一方の大きさより大きな大
きさを有すると共に、この大きさは、電源電圧ＶDDの大
きさにほぼ等しいものである。この発振回路１５０の出
力信号ＯＳＣによってポンプ回路１２０をドライブす
る。この出力信号ＯＳＣの大きさは、この発振器回路の
各サイクル中に、ターミナル１２２において、基板から
ポンプ回路１２０によって除去できる電荷の量に相当し
ている。従って、本発明のもう１つの利点としては、こ
れら発振器出力信号Ａ（バー）およびＡの減少された大
きさによって、図１の発振器回路１５０によってドライ
ブされるポンプ回路１２０の効率を低下させないように
なる。
び基準電圧ＶSSを受信する。このレベル変換器１１４に
よって、第１および第２出力信号Ａ（バー）およびＡ
を、ターミナル１１６で出力信号ＯＳＣに変換する。発
振器回路１５０の出力信号ＯＳＣは、上記出力信号Ａ
（バー）およびＡのいずれか一方の大きさより大きな大
きさを有すると共に、この大きさは、電源電圧ＶDDの大
きさにほぼ等しいものである。この発振回路１５０の出
力信号ＯＳＣによってポンプ回路１２０をドライブす
る。この出力信号ＯＳＣの大きさは、この発振器回路の
各サイクル中に、ターミナル１２２において、基板から
ポンプ回路１２０によって除去できる電荷の量に相当し
ている。従って、本発明のもう１つの利点としては、こ
れら発振器出力信号Ａ（バー）およびＡの減少された大
きさによって、図１の発振器回路１５０によってドライ
ブされるポンプ回路１２０の効率を低下させないように
なる。
【０００９】図２には、別の発振器回路２５０が表わさ
れており、この回路２５０には、基準回路２０２が設け
られており、この基準回路２０２は、電源電圧ＶDDおよ
び基準電圧ＶSSを受けて、ターミナル２０４に中間の電
圧ＶI を発生する。この電圧は、電源電圧ＶDDの大きさ
より小さな大きさを有している。発振器２０８は、電源
電圧ＶDDと、この基準電圧ＶI とを受けるようになって
いる。この発振器２０８は、イネーブル信号ＥＮによっ
て選択的にイネーブルおよびディスエーブルされると共
に、出力信号Ａ（バー）およびＡを発生する。これら出
力信号Ａ（バー）およびＡの各々は、電源電圧ＶDDの大
きさより小さい大きさを有すると共に、この大きさは、
電源電圧ＶDDと中間電圧ＶI との間の差の大きさに、ほ
ぼ等しいものである。従って、本発明による本実施例に
よれば以下のような利益がもたらされる。即ち、発振器
２０８による電力消費が、発振器の電流および、電源電
圧ＶDDおよび中間電圧ＶI 間の差の大きさによって決定
できる利点がある。この差の電圧の大きさが電源電圧Ｖ
DDの大きさより小さいので、発振器の電力消費が、電源
電圧ＶDDで作動する発振器に比べて減少したものとな
る。
れており、この回路２５０には、基準回路２０２が設け
られており、この基準回路２０２は、電源電圧ＶDDおよ
び基準電圧ＶSSを受けて、ターミナル２０４に中間の電
圧ＶI を発生する。この電圧は、電源電圧ＶDDの大きさ
より小さな大きさを有している。発振器２０８は、電源
電圧ＶDDと、この基準電圧ＶI とを受けるようになって
いる。この発振器２０８は、イネーブル信号ＥＮによっ
て選択的にイネーブルおよびディスエーブルされると共
に、出力信号Ａ（バー）およびＡを発生する。これら出
力信号Ａ（バー）およびＡの各々は、電源電圧ＶDDの大
きさより小さい大きさを有すると共に、この大きさは、
電源電圧ＶDDと中間電圧ＶI との間の差の大きさに、ほ
ぼ等しいものである。従って、本発明による本実施例に
よれば以下のような利益がもたらされる。即ち、発振器
２０８による電力消費が、発振器の電流および、電源電
圧ＶDDおよび中間電圧ＶI 間の差の大きさによって決定
できる利点がある。この差の電圧の大きさが電源電圧Ｖ
DDの大きさより小さいので、発振器の電力消費が、電源
電圧ＶDDで作動する発振器に比べて減少したものとな
る。
【００１０】レベル変換器２１４は、電源電圧ＶDDおよ
び中間の電圧ＶI を受ける。このレベル変換器２１４に
よって、出力信号Ａ（バー）およびＡを、それぞれター
ミナル２１６において出力信号ＯＳＣに変換する。発振
器回路１５０の出力信号ＯＳＣは、これら出力信号Ａ
（バー）およびＡのそれぞれの大きさより大きな大きさ
を有すると共に、この大きさは、電源電圧ＶDDの大きさ
にほぼ等しいものである。従って、本発明による本実施
例によれば、これら発振器の出力信号Ａ（バー）および
Ａの減少された大きさによって、図２の発振器回路２５
０によってドライブされるポンプ回路２２０の効率を低
下させることはない。
び中間の電圧ＶI を受ける。このレベル変換器２１４に
よって、出力信号Ａ（バー）およびＡを、それぞれター
ミナル２１６において出力信号ＯＳＣに変換する。発振
器回路１５０の出力信号ＯＳＣは、これら出力信号Ａ
（バー）およびＡのそれぞれの大きさより大きな大きさ
を有すると共に、この大きさは、電源電圧ＶDDの大きさ
にほぼ等しいものである。従って、本発明による本実施
例によれば、これら発振器の出力信号Ａ（バー）および
Ａの減少された大きさによって、図２の発振器回路２５
０によってドライブされるポンプ回路２２０の効率を低
下させることはない。
【００１１】また、図３には、他の発振器回路３５０が
示されており、これには基準回路３０２が設けられてい
る。この基準回路３０２は、電源電圧ＶDDおよび基準電
圧Ｖ SSを受け、ターミナル３０４に中間の電圧ＶI を発
生する。この中間電圧ＶI は、上記電源電圧ＶDDの大き
さより小さな大きさを有している。ＶPP発振器３０８
は、電源電圧ＶDDとこの中間、電圧ＶI とを受け、出力
信号Ａ（バー）およびＡを発生する。従って、この発振
器３０８の動作電圧は、電源電圧ＶDDと中間電圧ＶI と
の間の差である。ＶBB発振器３２０は、中間電圧ＶI と
基準電圧ＶSSとを受けて、出力信号Ｂ（バー）およびＢ
を発生する。従って、この発振器３２０の動作電圧は、
中間電圧ＶI と基準電圧ＶSSとの差である。これら発振
器３０８および３２０の各々は、イネーブル信号ＥＮ１
およびＥＮ２の各々によって選択的に、イネーブルおよ
びディスエーブルされる。この代りに、これら発振器３
０８および３２０の両方を、同一信号によってイネーブ
ルすることもできる。これら発振器３０８および３２０
からの各出力信号は、電源電圧ＶDDの大きさより小さな
大きさを有する。本発明の本実施例による利点として
は、これら発振器３０８および３２０の各々によって消
費される電力は、それ自身の動作電圧および電流の減縮
された大きさによって決定できるので、その結果とし
て、電力消費を減少できることである。また、本実施例
の別の利点としては、発振器３０８の回路容量の放電か
らの電流が、ターミナル３０４における寄生容量３０５
によって一時的にストアされると共に、次のサイクルに
おいて、発振器３２０の回路容量を充電することで消費
されることである。従って、本実施例によれば、電荷が
保存され、これによって基準回路３０２によって消費さ
れる電力を減少させることができる。更に、これら発振
器３０８と３２０の各々の発振器電流が互いに匹敵でき
る場合においては、基準回路３０２によって、ターミナ
ル３０４において中間電圧を生成する必要がない。その
結果として、この基準回路３０２によって消費される電
力を除去できる。
示されており、これには基準回路３０２が設けられてい
る。この基準回路３０２は、電源電圧ＶDDおよび基準電
圧Ｖ SSを受け、ターミナル３０４に中間の電圧ＶI を発
生する。この中間電圧ＶI は、上記電源電圧ＶDDの大き
さより小さな大きさを有している。ＶPP発振器３０８
は、電源電圧ＶDDとこの中間、電圧ＶI とを受け、出力
信号Ａ（バー）およびＡを発生する。従って、この発振
器３０８の動作電圧は、電源電圧ＶDDと中間電圧ＶI と
の間の差である。ＶBB発振器３２０は、中間電圧ＶI と
基準電圧ＶSSとを受けて、出力信号Ｂ（バー）およびＢ
を発生する。従って、この発振器３２０の動作電圧は、
中間電圧ＶI と基準電圧ＶSSとの差である。これら発振
器３０８および３２０の各々は、イネーブル信号ＥＮ１
およびＥＮ２の各々によって選択的に、イネーブルおよ
びディスエーブルされる。この代りに、これら発振器３
０８および３２０の両方を、同一信号によってイネーブ
ルすることもできる。これら発振器３０８および３２０
からの各出力信号は、電源電圧ＶDDの大きさより小さな
大きさを有する。本発明の本実施例による利点として
は、これら発振器３０８および３２０の各々によって消
費される電力は、それ自身の動作電圧および電流の減縮
された大きさによって決定できるので、その結果とし
て、電力消費を減少できることである。また、本実施例
の別の利点としては、発振器３０８の回路容量の放電か
らの電流が、ターミナル３０４における寄生容量３０５
によって一時的にストアされると共に、次のサイクルに
おいて、発振器３２０の回路容量を充電することで消費
されることである。従って、本実施例によれば、電荷が
保存され、これによって基準回路３０２によって消費さ
れる電力を減少させることができる。更に、これら発振
器３０８と３２０の各々の発振器電流が互いに匹敵でき
る場合においては、基準回路３０２によって、ターミナ
ル３０４において中間電圧を生成する必要がない。その
結果として、この基準回路３０２によって消費される電
力を除去できる。
【００１２】レベル変換器３１４および３２６によっ
て、発振器の出力信号を、出力信号ＯＳＣ１およびＯＳ
Ｃ２の各々に変換する。これら出力信号ＯＳＣ１および
ＯＳＣ２の各々は、それ自身の発振器出力信号Ａ（バ
ー）、ＡおよびＢ（バー）、Ｂの大きさより大きな大き
さを有すると共に、この大きさは、電源電圧ＶDDの大き
さとほぼ等しいものである。従って、これら発振器の出
力信号Ａ（バー）、Ａおよび反転Ｂ（バー）、Ｂの減縮
された大きさによって、高電圧ＶPP／基板電圧ＶBBポン
プ回路３３４および３３６の効率を低下させることはな
くなる。これらポンプ回路を、図３の発振器回路３５０
によってドライブすることができる。
て、発振器の出力信号を、出力信号ＯＳＣ１およびＯＳ
Ｃ２の各々に変換する。これら出力信号ＯＳＣ１および
ＯＳＣ２の各々は、それ自身の発振器出力信号Ａ（バ
ー）、ＡおよびＢ（バー）、Ｂの大きさより大きな大き
さを有すると共に、この大きさは、電源電圧ＶDDの大き
さとほぼ等しいものである。従って、これら発振器の出
力信号Ａ（バー）、Ａおよび反転Ｂ（バー）、Ｂの減縮
された大きさによって、高電圧ＶPP／基板電圧ＶBBポン
プ回路３３４および３３６の効率を低下させることはな
くなる。これらポンプ回路を、図３の発振器回路３５０
によってドライブすることができる。
【００１３】図４を参照し乍ら、図１〜３および６の発
振器回路で使用できる発振器４０１について、以下詳述
する。ＮＡＮＤゲート４０４およびインバータ４０８，
４１２，４１６，４２０を、電源電圧ターミナル４００
と基準電圧ターミナル４２４との間に接続する。この電
源電圧ターミナル４００は、図１のターミナル１０４、
図２のターミナル２００、図３のターミナル３００また
は３０４、および図６のターミナル６００または６１７
に相当する。基準電圧ターミナル４２４は、図１のター
ミナル１１８、図２のターミナル２０４、図３のターミ
ナル３０４または３３０、および図６のターミナル６１
７または６３０に相当する。
振器回路で使用できる発振器４０１について、以下詳述
する。ＮＡＮＤゲート４０４およびインバータ４０８，
４１２，４１６，４２０を、電源電圧ターミナル４００
と基準電圧ターミナル４２４との間に接続する。この電
源電圧ターミナル４００は、図１のターミナル１０４、
図２のターミナル２００、図３のターミナル３００また
は３０４、および図６のターミナル６００または６１７
に相当する。基準電圧ターミナル４２４は、図１のター
ミナル１１８、図２のターミナル２０４、図３のターミ
ナル３０４または３３０、および図６のターミナル６１
７または６３０に相当する。
【００１４】ＮＡＮＤゲート４０４およびインバータ４
０８，４１２，４１６，４２０を直列接続して、ＮＡＮ
Ｄゲート４０４の入力とインバータ４２０の出力ターミ
ナル４２２との間で、合計で５回の信号反転が得られ
る。インバータ４２０のターミナル４２２の出力信号Ｏ
を、ＮＡＮＤゲート４０４の一方の入力に供給するの
で、発振器の相補型の出力信号Ｏ（バー）およびＯは、
５つのゲート遅延の後、それらの状態を永久的に変化す
る。各ゲートの入力容量およびドライブ強さを、各ゲー
トの遅延の持続時間が、セットされるように設計すると
共に、この結果として、所望の発振器の周波数をセット
するようになる。イネーブル信号ＥＮによって、発振器
４０１を選択的にイネーブルおよひディスエーブルす
る。この代りに、このイネーブル信号ＥＮを、ターミナ
ル４００の電源、電圧ＶX に与えるか、または、インバ
ータをＮＡＮＤゲート４０４で置換して、この発振器４
０１を永久的にイネーブルすることもできる。
０８，４１２，４１６，４２０を直列接続して、ＮＡＮ
Ｄゲート４０４の入力とインバータ４２０の出力ターミ
ナル４２２との間で、合計で５回の信号反転が得られ
る。インバータ４２０のターミナル４２２の出力信号Ｏ
を、ＮＡＮＤゲート４０４の一方の入力に供給するの
で、発振器の相補型の出力信号Ｏ（バー）およびＯは、
５つのゲート遅延の後、それらの状態を永久的に変化す
る。各ゲートの入力容量およびドライブ強さを、各ゲー
トの遅延の持続時間が、セットされるように設計すると
共に、この結果として、所望の発振器の周波数をセット
するようになる。イネーブル信号ＥＮによって、発振器
４０１を選択的にイネーブルおよひディスエーブルす
る。この代りに、このイネーブル信号ＥＮを、ターミナ
ル４００の電源、電圧ＶX に与えるか、または、インバ
ータをＮＡＮＤゲート４０４で置換して、この発振器４
０１を永久的にイネーブルすることもできる。
【００１５】次に、図５Ａを参照し乍ら、レベル変換器
２１４，３１４または６１４用の発振器回路２５０，３
５０または６５０で利用できるレベル変換器５０１を詳
述する。ｐ−チャネルトランジスタ５０６および５１６
の共通のソースターミナルを、電源電圧ターミナル５０
０に接続する。またｎ−チャネルトランジスタ５１４お
よび５２４の共通のソースターミナルを、基準電圧ター
ミナル５３０に接続する。この電源電圧ターミナル５０
０は、図２のターミナル２００、図３のターミナル３０
０、および図６のターミナル６００に相当する。また、
基準電圧ターミナル５３０は、図２のターミナル２１
８、図３のターミナル３３０、および図６のターミナル
６３０に相当する。
２１４，３１４または６１４用の発振器回路２５０，３
５０または６５０で利用できるレベル変換器５０１を詳
述する。ｐ−チャネルトランジスタ５０６および５１６
の共通のソースターミナルを、電源電圧ターミナル５０
０に接続する。またｎ−チャネルトランジスタ５１４お
よび５２４の共通のソースターミナルを、基準電圧ター
ミナル５３０に接続する。この電源電圧ターミナル５０
０は、図２のターミナル２００、図３のターミナル３０
０、および図６のターミナル６００に相当する。また、
基準電圧ターミナル５３０は、図２のターミナル２１
８、図３のターミナル３３０、および図６のターミナル
６３０に相当する。
【００１６】入力ターミナル５０２および５０４は、相
補型（コンプリメンタリ）入力信号Ｏ（バー）およびＯ
をそれぞれ受信する。この代りに、レベル変換器５０１
は、入力信号Ｏを受信すると共に、信号反転による相補
型信号Ｏ（バー）を発生することもできる。入力信号Ｏ
が入力信号Ｏ（バー）に比べて更に正の場合、例えば、
ｎ−チャネルトランジスタ５１０は、ｎ−チャネルトラ
ンジスタ５２０より更に多く導電性を有すると共に、ｐ
−チャネルトランジスタ５０６は、ｐ−チャネルトラン
ジスタ５１６より少なく導電性を有する場合、ターミナ
ル５１８における電圧は、ターミナル５０８における電
圧より更に正となる。この結果、ｎ−チャネルトランジ
スタ５１４は、ｎ−チャネルトランジスタ５２４より更
に導電性を有するようになり、このため、ターミナル５
１２の電圧が低下すると共に、ターミナル５２２の電圧
が上昇するようになる。このようなフィードバック効果
はターミナル５０８を放電すると共に、ｎ−チャネルト
ランジスタ５２４をオフするようになる。ｐ−チャネル
トランジスタ５１６は、ターミナル５１８における出力
信号ＯＳＣが、ターミナル５００において、電源電圧Ｖ
DDとほぼ同じ電圧レベルまで上昇するまで、導通し続け
るようになる。この代りに、入力信号Ｏ（バー）および
Ｏの極性が反転すると、レベル変換器５０１は相補的な
方法で動作するようになる。入力信号Ｏが入力信号反転
Ｏに比べて正でない場合には、ターミナル５０８はハイ
に向い、その結果として、出力ターミナル５１８を、ｎ
−チャネルトランジスタ５２０および５２４を介して、
ターミナル５３０において、基準電圧ＶSSと実質的に同
じ電圧レベルまで放電するようになる。
補型（コンプリメンタリ）入力信号Ｏ（バー）およびＯ
をそれぞれ受信する。この代りに、レベル変換器５０１
は、入力信号Ｏを受信すると共に、信号反転による相補
型信号Ｏ（バー）を発生することもできる。入力信号Ｏ
が入力信号Ｏ（バー）に比べて更に正の場合、例えば、
ｎ−チャネルトランジスタ５１０は、ｎ−チャネルトラ
ンジスタ５２０より更に多く導電性を有すると共に、ｐ
−チャネルトランジスタ５０６は、ｐ−チャネルトラン
ジスタ５１６より少なく導電性を有する場合、ターミナ
ル５１８における電圧は、ターミナル５０８における電
圧より更に正となる。この結果、ｎ−チャネルトランジ
スタ５１４は、ｎ−チャネルトランジスタ５２４より更
に導電性を有するようになり、このため、ターミナル５
１２の電圧が低下すると共に、ターミナル５２２の電圧
が上昇するようになる。このようなフィードバック効果
はターミナル５０８を放電すると共に、ｎ−チャネルト
ランジスタ５２４をオフするようになる。ｐ−チャネル
トランジスタ５１６は、ターミナル５１８における出力
信号ＯＳＣが、ターミナル５００において、電源電圧Ｖ
DDとほぼ同じ電圧レベルまで上昇するまで、導通し続け
るようになる。この代りに、入力信号Ｏ（バー）および
Ｏの極性が反転すると、レベル変換器５０１は相補的な
方法で動作するようになる。入力信号Ｏが入力信号反転
Ｏに比べて正でない場合には、ターミナル５０８はハイ
に向い、その結果として、出力ターミナル５１８を、ｎ
−チャネルトランジスタ５２０および５２４を介して、
ターミナル５３０において、基準電圧ＶSSと実質的に同
じ電圧レベルまで放電するようになる。
【００１７】次に、図５Ｂを参照し乍ら、レベル変換器
１１４，３２６または６２６用の発振器回路１５０，３
５０または６５０で利用できるレベル変換器５５１を詳
述する。ｐ−チャネルトランジスタ５５６および５６６
の共通のソースターミナルを、電源電圧ターミナル５０
０に接続する。またｎ−チャネルトランジスタ５６４お
よび５７４の共通のソースターミナルを、基準電圧ター
ミナル５３０に接続する。この電源電圧ターミナル５０
０は、図１のターミナル１００、図３のターミナル３０
０、および図６のターミナル６００に相当する。また、
基準電圧ターミナル５３０は、図１のターミナル１１
８、図３のターミナル３３０、および図６のターミナル
６３０に相当する。
１１４，３２６または６２６用の発振器回路１５０，３
５０または６５０で利用できるレベル変換器５５１を詳
述する。ｐ−チャネルトランジスタ５５６および５６６
の共通のソースターミナルを、電源電圧ターミナル５０
０に接続する。またｎ−チャネルトランジスタ５６４お
よび５７４の共通のソースターミナルを、基準電圧ター
ミナル５３０に接続する。この電源電圧ターミナル５０
０は、図１のターミナル１００、図３のターミナル３０
０、および図６のターミナル６００に相当する。また、
基準電圧ターミナル５３０は、図１のターミナル１１
８、図３のターミナル３３０、および図６のターミナル
６３０に相当する。
【００１８】入力ターミナル５５２および５５４は、相
補型入力信号Ｏ（バー）およびＯをそれぞれ受信する。
この代りに、レベル変換器５５１は、入力信号Ｏを受信
すると共に、信号反転による相補型信号Ｏ（バー）を発
生することもできる。入力信号Ｏが入力信号Ｏ（バー）
に比べて更に正の場合、例えば、ｐ−チャネルトランジ
スタ５６０が、ｐ−チャネルトランジスタ５７０より導
電性が低く、ｎ−チャネルトランジスタ５６４が、ｎ−
チャネルトランジスタ５７４より大きな導電性を有する
場合、ターミナル５６２での電圧がターミナル５７２で
の電圧より低い正電圧となる。この結果、ｐ−チャネル
トランジスタ５６６は、ｐ−チャネルトランジスタ５５
６より更に導通するようになり、この結果として、ター
ミナル５６８における電圧が上昇すると共に、ターミナ
ル５５８における電圧が降下する。このようなフィード
バック効果によってターミナル５７２における電圧を上
昇させると共に、ｐ−チャネルトランジスタ５５６をオ
フするようになる。ｐ−チャネルトランジスタ５６６
は、ターミナル５７２における出力信号ＯＳＣが、ター
ミナル５００において、電源電圧ＶDDと実質的に同じ電
圧レベルまで上昇するまで、導通し続けるようになる。
この代りに、入力信号Ｏ（バー）が、入力信号Ｏに比べ
て更に正となる場合に、ターミナル５６２はハイに向
い、その結果として、出力ターミナル５７２を、ｎ−チ
ャネルトランジスタ５７４を介して、ターミナル５３０
において、基準電圧ＶSSと実質的に同じ電圧レベルまで
放電するようになる。
補型入力信号Ｏ（バー）およびＯをそれぞれ受信する。
この代りに、レベル変換器５５１は、入力信号Ｏを受信
すると共に、信号反転による相補型信号Ｏ（バー）を発
生することもできる。入力信号Ｏが入力信号Ｏ（バー）
に比べて更に正の場合、例えば、ｐ−チャネルトランジ
スタ５６０が、ｐ−チャネルトランジスタ５７０より導
電性が低く、ｎ−チャネルトランジスタ５６４が、ｎ−
チャネルトランジスタ５７４より大きな導電性を有する
場合、ターミナル５６２での電圧がターミナル５７２で
の電圧より低い正電圧となる。この結果、ｐ−チャネル
トランジスタ５６６は、ｐ−チャネルトランジスタ５５
６より更に導通するようになり、この結果として、ター
ミナル５６８における電圧が上昇すると共に、ターミナ
ル５５８における電圧が降下する。このようなフィード
バック効果によってターミナル５７２における電圧を上
昇させると共に、ｐ−チャネルトランジスタ５５６をオ
フするようになる。ｐ−チャネルトランジスタ５６６
は、ターミナル５７２における出力信号ＯＳＣが、ター
ミナル５００において、電源電圧ＶDDと実質的に同じ電
圧レベルまで上昇するまで、導通し続けるようになる。
この代りに、入力信号Ｏ（バー）が、入力信号Ｏに比べ
て更に正となる場合に、ターミナル５６２はハイに向
い、その結果として、出力ターミナル５７２を、ｎ−チ
ャネルトランジスタ５７４を介して、ターミナル５３０
において、基準電圧ＶSSと実質的に同じ電圧レベルまで
放電するようになる。
【００１９】本発明の実施例を、種々の好適実施例を参
照し乍ら詳述したが、前述の説明は一例にしかすぎず、
限定する意味で成されたものではない。例えば、発振器
回路６５０（図６）は、両方の発振器６０８および６２
０によって匹敵可能な電流を導入するケースについて表
わしている。従って、基準回路は、ターミナル６１７に
おいて中間電圧ＶI を生成する必要がなくなる。また他
の実施例では、例えば、発振器６０８および６２０を以
下の方法によって同期化することもできる。即ち、出力
信号ＯＳＣ１およびＯＳＣ２をイネーブル信号ＥＮ２お
よびＥＮ１で置換することによって同期化ができる。更
に、また他の実施例では、追加の信号の反転（ｉｎｖｅ
ｒｓｉｏｎ）したものを、いずれか一方の出力信号ＯＳ
Ｃ１またはＯＳＣ２に加えることによって、位相シフト
した出力信号、例えば、ＯＳＣ１およびＯＳＣ１（バ
ー）を発生することができ、これら信号をポンプ回路に
供給する。
照し乍ら詳述したが、前述の説明は一例にしかすぎず、
限定する意味で成されたものではない。例えば、発振器
回路６５０（図６）は、両方の発振器６０８および６２
０によって匹敵可能な電流を導入するケースについて表
わしている。従って、基準回路は、ターミナル６１７に
おいて中間電圧ＶI を生成する必要がなくなる。また他
の実施例では、例えば、発振器６０８および６２０を以
下の方法によって同期化することもできる。即ち、出力
信号ＯＳＣ１およびＯＳＣ２をイネーブル信号ＥＮ２お
よびＥＮ１で置換することによって同期化ができる。更
に、また他の実施例では、追加の信号の反転（ｉｎｖｅ
ｒｓｉｏｎ）したものを、いずれか一方の出力信号ＯＳ
Ｃ１またはＯＳＣ２に加えることによって、位相シフト
した出力信号、例えば、ＯＳＣ１およびＯＳＣ１（バ
ー）を発生することができ、これら信号をポンプ回路に
供給する。
【００２０】また、当業者によれば明らかなように、種
々の変更を、これら実施例に加え得る。これら変更およ
び追加の実施例は、特許請求の範囲に示された本発明の
精神及び技術的範囲内であることは明白である。
々の変更を、これら実施例に加え得る。これら変更およ
び追加の実施例は、特許請求の範囲に示された本発明の
精神及び技術的範囲内であることは明白である。
【００２１】以上の説明に関して、更に以下の項を開示
する。 （１）第１電圧に応答して、第２電圧を発生する基準回
路と；この第２電圧に応答して、前記第１電圧の大きさ
より小さな大きさを有する第１出力信号を発生する発振
器と；この第１出力信号に応答して、第１出力信号の大
きさより大きな大きさを有する第２出力信号を発生する
レベル変換器とを包含する発振器回路。
する。 （１）第１電圧に応答して、第２電圧を発生する基準回
路と；この第２電圧に応答して、前記第１電圧の大きさ
より小さな大きさを有する第１出力信号を発生する発振
器と；この第１出力信号に応答して、第１出力信号の大
きさより大きな大きさを有する第２出力信号を発生する
レベル変換器とを包含する発振器回路。
【００２２】（２）前記第１電圧の大きさは、前記第２
出力信号の大きさに、ほぼ等しいものである、第１項記
載の回路。
出力信号の大きさに、ほぼ等しいものである、第１項記
載の回路。
【００２３】（３）前記第１出力信号の大きさは、前記
第１電圧の大きさの約半分に等しいものである、第２項
記載の回路。
第１電圧の大きさの約半分に等しいものである、第２項
記載の回路。
【００２４】（４）前記第１出力信号は、相補型信号を
有するものである、第１項記載の回路。
有するものである、第１項記載の回路。
【００２５】（５）第１電圧に応答して、第２電圧を発
生する基準回路と；この第１電圧および第２電圧に応答
して、前記第１電圧の大きさより小さな大きさを有する
第１出力信号を発生する発振器と；この第１出力信号に
応答して、第１出力信号の大きさより大きな大きさを有
する第２出力信号を発生するレベル変換器とを包含する
発振器回路。
生する基準回路と；この第１電圧および第２電圧に応答
して、前記第１電圧の大きさより小さな大きさを有する
第１出力信号を発生する発振器と；この第１出力信号に
応答して、第１出力信号の大きさより大きな大きさを有
する第２出力信号を発生するレベル変換器とを包含する
発振器回路。
【００２６】（６）前記第１電圧の大きさは、前記第２
出力信号の大きさに、ほぼ等しいものである、第５項記
載の回路。
出力信号の大きさに、ほぼ等しいものである、第５項記
載の回路。
【００２７】（７）前記第１出力信号の大きさは、前記
第１電圧の大きさの約半分に等しいものである、第６項
記載の回路。
第１電圧の大きさの約半分に等しいものである、第６項
記載の回路。
【００２８】（８）前記第１出力信号は、相補型信号を
有するものである、第５項記載の回路。
有するものである、第５項記載の回路。
【００２９】（９）第１電圧および第２電圧に応答し
て、この第１電圧の大きさより小さな大きさを有する第
１出力信号を発生する第１発振器と；この第２電圧およ
び基準電圧に応答して、前記第１電圧の大きさより小さ
な大きさを有する第２出力信号を発生する第２発振器
と；前記第１出力信号に応答して、前記第１出力信号の
大きさより大きな大きさを有する第３出力信号を発生す
る第１レベル変換器と；前記第２出力信号に応答して、
この第２出力信号の大きさより大きな大きさを有する第
４出力信号を発生する第２レベル変換器とを包含する発
振器回路。
て、この第１電圧の大きさより小さな大きさを有する第
１出力信号を発生する第１発振器と；この第２電圧およ
び基準電圧に応答して、前記第１電圧の大きさより小さ
な大きさを有する第２出力信号を発生する第２発振器
と；前記第１出力信号に応答して、前記第１出力信号の
大きさより大きな大きさを有する第３出力信号を発生す
る第１レベル変換器と；前記第２出力信号に応答して、
この第２出力信号の大きさより大きな大きさを有する第
４出力信号を発生する第２レベル変換器とを包含する発
振器回路。
【００３０】（１０）前記第１出力信号の大きさは、前
記第１および第２電圧の差の大きさに、ほぼ等しいもの
であると共に、前記第２出力信号の大きさは、前記第２
電圧と基準電圧の差の大きさにほぼ等しいものである、
第９項記載の回路。
記第１および第２電圧の差の大きさに、ほぼ等しいもの
であると共に、前記第２出力信号の大きさは、前記第２
電圧と基準電圧の差の大きさにほぼ等しいものである、
第９項記載の回路。
【００３１】（１１）前記第３出力信号の大きさおよび
前記第４出力信号の大きさは、前記第１電圧の大きさに
ほぼ等しいものである、第９項記載の回路。
前記第４出力信号の大きさは、前記第１電圧の大きさに
ほぼ等しいものである、第９項記載の回路。
【００３２】（１２）前記第１および第２出力信号の少
なくとも１つは、相補型信号を有するものである、第９
項記載の回路。
なくとも１つは、相補型信号を有するものである、第９
項記載の回路。
【００３３】（１３）更に、前記第１電圧に応答して、
前記第２電圧を発生する基準回路を設けたものである、
第９項記載の回路。
前記第２電圧を発生する基準回路を設けたものである、
第９項記載の回路。
【００３４】（１４）前記第３出力信号は、前記第４出
力信号と同相である、第９項記載の回路。
力信号と同相である、第９項記載の回路。
【００３５】（１５）前記第３出力信号は、前記第４出
力信号に対して、位相をシフトしたものである、第９項
記載の回路。
力信号に対して、位相をシフトしたものである、第９項
記載の回路。
【００３６】（１６）発振器回路１５０に、基準回路１
０２を設け、この基準回路は、第１電圧に応答して第２
電圧を発生する。この第２電圧に応答して、発振器１０
８によって、第１電圧の大きさより小さな大きさを有す
る第１出力信号を発生する。この第１出力信号に応答し
て、これの大きさより大きな大きさを有する第２出力信
号を発生するレベル変換器１１４を設ける。この発振器
によって、第１電圧の大きさより小さな大きさを有する
第１出力信号を発生するので、第１電圧で動作する発振
器に比べて、電力消費が減少する。第１出力信号の大き
さは、レベル変換器によって、第２出力信号の所望の大
きさまで増大される。
０２を設け、この基準回路は、第１電圧に応答して第２
電圧を発生する。この第２電圧に応答して、発振器１０
８によって、第１電圧の大きさより小さな大きさを有す
る第１出力信号を発生する。この第１出力信号に応答し
て、これの大きさより大きな大きさを有する第２出力信
号を発生するレベル変換器１１４を設ける。この発振器
によって、第１電圧の大きさより小さな大きさを有する
第１出力信号を発生するので、第１電圧で動作する発振
器に比べて、電力消費が減少する。第１出力信号の大き
さは、レベル変換器によって、第２出力信号の所望の大
きさまで増大される。
【図１】本発明の一実施例のダイヤグラム。
【図２】本発明の他の実施例のダイヤグラム。
【図３】本発明の更に他の実施例のダイヤグラム。
【図４】図１，２，３または６の発振器回路で利用でき
る発振器を示す図。
る発振器を示す図。
【図５】Ａは図２，３または６の発振器回路で利用でき
るレベル変換器を示す図。Ｂは図１，３または６の発振
器回路で利用できるレベル変換器を示す図。
るレベル変換器を示す図。Ｂは図１，３または６の発振
器回路で利用できるレベル変換器を示す図。
【図６】本発明の更に別の実施例のダイヤグラム。
１０２，２０２，３０２ 基準回路 １０６，２０６，３０６，３２０，４０１ 発振器 １１４，２１４，３１４，３２６ レベル変換器 １２０，２２０，３３２，３３６ ポンプ回路 １５０，２５０，３５０，６５０ 発振器回路 ４０４ ＮＡＮＤゲート ４０８，４１２，４１６，４２０ インバータ
Claims (1)
- 【請求項１】 第１電圧に応答して、第２電圧を発生す
る基準回路と；この第２電圧に応答して、前記第１電圧
の大きさより小さな大きさを有する第１出力信号を発生
する発振器と；この第１出力信号に応答して、これの大
きさより大きな大きさを有する第２出力信号を発生する
レベル変換器とを含む発振器回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US369945 | 1995-01-09 | ||
| US08/369,945 US5483205A (en) | 1995-01-09 | 1995-01-09 | Low power oscillator |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006195336A Division JP2006314130A (ja) | 1995-01-09 | 2006-07-18 | 低電力発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08288800A true JPH08288800A (ja) | 1996-11-01 |
Family
ID=23457589
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8001766A Pending JPH08288800A (ja) | 1995-01-09 | 1996-01-09 | 低電力発振器 |
| JP2006195336A Pending JP2006314130A (ja) | 1995-01-09 | 2006-07-18 | 低電力発振器 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006195336A Pending JP2006314130A (ja) | 1995-01-09 | 2006-07-18 | 低電力発振器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5483205A (ja) |
| EP (1) | EP0721250B1 (ja) |
| JP (2) | JPH08288800A (ja) |
| KR (1) | KR100478866B1 (ja) |
| DE (1) | DE69617275T2 (ja) |
| TW (1) | TW342558B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414556B1 (en) * | 1995-09-06 | 2002-07-02 | Nec Corporation | Voltage controlled oscillator having an oscillation frequency variation minimized in comparison with a power supply voltage variation |
| CA2159762C (en) * | 1995-10-03 | 2000-02-08 | Hugh Chow | Duty cycled control implemented within a frequency synthesizer |
| DE19634084A1 (de) * | 1996-08-23 | 1998-02-26 | Philips Patentverwaltung | Phasenregelkreis |
| US5757242A (en) * | 1996-12-09 | 1998-05-26 | Industrial Technology Research Institute | Low power consumption oscillators with output level shifters |
| US6137374A (en) * | 1998-10-15 | 2000-10-24 | Chrysler Corporation | Low power clock oscillator |
| JP3902769B2 (ja) * | 2003-08-29 | 2007-04-11 | 松下電器産業株式会社 | 降圧電圧出力回路 |
| KR100804627B1 (ko) * | 2005-08-26 | 2008-02-20 | 삼성전자주식회사 | 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법 |
| US7944266B2 (en) * | 2005-09-29 | 2011-05-17 | Qualcomm Incorporated | Low-voltage down converter |
| US20080316081A1 (en) * | 2007-06-21 | 2008-12-25 | Favepc, Inc. | Battery-free remote control device |
| US7847646B2 (en) * | 2008-05-27 | 2010-12-07 | Favepc, Inc. | Carrier generator with LC network |
| US10826429B2 (en) * | 2017-11-29 | 2020-11-03 | Mediatek Inc. | Compensation module, oscillation circuit, and associated compensation method capable of reducing sensitivity of output oscillation signal |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3916430A (en) * | 1973-03-14 | 1975-10-28 | Rca Corp | System for eliminating substrate bias effect in field effect transistor circuits |
| JPS549544A (en) * | 1977-06-24 | 1979-01-24 | Citizen Watch Co Ltd | Mutual complement type insulation gate type electric field effect transistor circuit |
| US4336466A (en) * | 1980-06-30 | 1982-06-22 | Inmos Corporation | Substrate bias generator |
| JP2573266B2 (ja) * | 1987-12-18 | 1997-01-22 | 株式会社東芝 | 発振回路 |
| US4956618A (en) * | 1989-04-07 | 1990-09-11 | Vlsi Technology, Inc. | Start-up circuit for low power MOS crystal oscillator |
| JP2557271B2 (ja) * | 1990-04-06 | 1996-11-27 | 三菱電機株式会社 | 内部降圧電源電圧を有する半導体装置における基板電圧発生回路 |
| US5113156A (en) * | 1991-04-22 | 1992-05-12 | Motorola, Inc. | Low power crystal oscillator with automatic gain control |
| US5175512A (en) * | 1992-02-28 | 1992-12-29 | Avasem Corporation | High speed, power supply independent CMOS voltage controlled ring oscillator with level shifting circuit |
| JPH08204450A (ja) * | 1995-01-30 | 1996-08-09 | Nec Corp | 半導体集積回路 |
-
1995
- 1995-01-09 US US08/369,945 patent/US5483205A/en not_active Expired - Lifetime
-
1996
- 1996-01-08 DE DE69617275T patent/DE69617275T2/de not_active Expired - Lifetime
- 1996-01-08 EP EP96300125A patent/EP0721250B1/en not_active Expired - Lifetime
- 1996-01-09 KR KR1019960000274A patent/KR100478866B1/ko not_active IP Right Cessation
- 1996-01-09 JP JP8001766A patent/JPH08288800A/ja active Pending
- 1996-03-04 TW TW085102586A patent/TW342558B/zh not_active IP Right Cessation
-
2006
- 2006-07-18 JP JP2006195336A patent/JP2006314130A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0721250B1 (en) | 2001-11-28 |
| KR960030232A (ko) | 1996-08-17 |
| TW342558B (en) | 1998-10-11 |
| JP2006314130A (ja) | 2006-11-16 |
| KR100478866B1 (ko) | 2005-06-13 |
| DE69617275T2 (de) | 2003-05-22 |
| EP0721250A3 (en) | 1996-12-04 |
| US5483205A (en) | 1996-01-09 |
| EP0721250A2 (en) | 1996-07-10 |
| DE69617275D1 (de) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6239650B1 (en) | Low power substrate bias circuit | |
| JP2006314130A (ja) | 低電力発振器 | |
| US5208557A (en) | Multiple frequency ring oscillator | |
| US7760010B2 (en) | Switched-capacitor charge pumps | |
| US5642073A (en) | System powered with inter-coupled charge pumps | |
| TW319837B (ja) | ||
| KR950002015B1 (ko) | 하나의 오실레이터에 의해 동작되는 정전원 발생회로 | |
| US9013229B2 (en) | Charge pump circuit | |
| GB2232829A (en) | An internal voltage converter in a semiconductor integrated circuit | |
| US6333669B1 (en) | Voltage converting circuit allowing control of current drivability in accordance with operational frequency | |
| US7439792B2 (en) | High voltage generation circuit and semiconductor device having the same | |
| US8421525B2 (en) | Semiconductor circuit device | |
| US5744997A (en) | Substrate bias voltage controlling circuit in semiconductor memory device | |
| US6272029B1 (en) | Dynamic regulation scheme for high speed charge pumps | |
| KR19980028350A (ko) | 반도체 메모리 소자의 전압 발생 장치 | |
| JP4774000B2 (ja) | 半導体集積回路及び半導体集積回路が組み込まれた半導体装置 | |
| US5912564A (en) | Voltage-boosting circuit with mode signal | |
| KR100398575B1 (ko) | 반도체 메모리 장치의 고전압 발생회로 | |
| KR20020078971A (ko) | 반도체 소자의 내부 전원 발생기 | |
| US8779845B2 (en) | Semiconductor apparatus | |
| US10826467B1 (en) | High-accuracy dual-mode free running oscillator | |
| US20240160235A1 (en) | Semiconductor device | |
| KR20030093035A (ko) | 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치 | |
| KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 | |
| JPH0748548B2 (ja) | 基板電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050826 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051128 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060221 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060317 |