JPH08286951A - 情報処理装置及びトレース情報格納方法 - Google Patents

Abstract

(57)【要約】 【目的】 互いに非同期に発生する複数種類のトレース
情報を、正しい順序を判断可能で簡単かつ確実に格納で
きるようにする。 【構成】 各々独立に処理を行なう第１のプロセッサ12
及び第２のプロセッサ14の共有メモリとしてのＲＡＭ
に、各々プロセッサ12又は14のトレース情報を格納する
ための記憶エリア群40Ａ、40Ｂと、記憶エリア群の多数
の記憶エリアの何れにトレース情報を格納するかを表す
格納位置情報を保持する格納位置情報保持エリア38が設
ける。各プロセッサ12,14 でトレース情報が発生する毎
に、トレース情報に各プロセッサ個別の単調増加番号Ｎ
（図では< Ｎ >で示す）を付加し、トレース情報発生元
のプロセッサに対応する記憶エリア群のうち、エリア38
に保持されている格納位置情報が表す記憶エリアにトレ
ース情報を格納すると共に、エリア38に保持されている
格納位置情報を更新する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置及びトレー
ス情報格納方法に係り、特に、処理部で互いに非同期に
発生する複数種類のトレース情報を格納するトレース情
報格納方法、及び該トレース情報格納方法を適用可能な
情報処理装置に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】情報処
理装置では、例えば外部装置との通信や、磁気ディスク
等の記憶媒体に対するアクセス等の特定の処理を行なう
毎に、或いは軽度のエラー等が発生する毎に、メモリ等
に設けられているトレース情報格納エリアに前記処理の
内容や結果、エラーの内容等を表す情報（トレース情
報）を記憶することが行なわれている。上記によれば、
障害等の発生時にトレース情報格納エリアに格納されて
いるトレース情報を読み出せば、障害等が発生する前に
行なわれていた処理の履歴や情報処理装置の状態等を容
易に判断することができ、障害の発生原因の解析等を容
易に行なうことが可能となる。

【０００３】ところで、互いに独立して動作する複数の
プロセッサを備えた情報処理装置では、一般に各プロセ
ッサ毎にトレース情報格納エリアが設けられており、各
プロセッサによるトレース情報格納エリアへのトレース
情報の格納は非同期にかつ不定期に行なわれる。しか
し、障害の発生原因の解析等を容易にするためには、こ
のような情報処理装置においても、各トレース情報格納
エリアに格納されたトレース情報を、正しい順序（例え
ばトレース情報格納エリアへの格納順）に並べられるよ
うにすることが求められる。

【０００４】このため特開平 5-40658号公報には、複数
のプロセッサを備え個々のプロセッサ毎にトレース情報
格納エリアが設けられたシステムにおいて、各プロセッ
サがアクセス可能な共有メモリ上にカウンタを設け、各
プロセッサがトレース情報を記憶する場合には、前記カ
ウンタの値をトレース情報に付加してトレース情報格納
エリアに格納すると共に、共有メモリ上のカウンタの値
を更新することが記載されている。上記によれば、各ト
レース情報に付加されたカウンタの値を参照することに
より、各トレース情報をトレース情報格納エリアへの格
納順に正しく並べることができる。

【０００５】しかし、上記ではトーレス情報が各プロセ
ッサに対応して設けられたトレース情報格納エリアに分
散されて格納されるので、トレース情報の読出しにあた
りプロセッサ間でトレース情報の転送等を行なう必要が
あり、また、複数のプロセッサのうちの何れかのプロセ
ッサが障害等により動作を停止したとすると、この動作
を停止したプロセッサのメモリ上に設けられたトレース
情報格納エリアからトレース情報の読出しを行なうこと
ができなくなる、という不都合があった。

【０００６】また、トレース情報の管理の一元化を図る
ために、特開平 5-54010号公報にはスレーブプロセッサ
で発生した障害情報（ログデータ）をマスタプロセッサ
に転送し、マスタプロセッサにより前記転送された障害
情報を格納する障害ロギング方式が提案されている。し
かし、上記方式において障害情報が発生する毎に即座に
障害情報を格納するようにしたとすると、障害情報の上
書きによる障害情報の消失やデータの矛盾が発生する。

【０００７】このため特開平 5-54010号公報では、障害
情報を格納しようとした際に他の障害情報の格納が行な
われていた場合には、前記他の障害情報の格納が完了す
る迄障害情報の格納を一旦停止する、所謂排他制御を行
なっている。しかし、排他制御は複雑な制御であり、ま
た排他制御を実現するためには障害情報を一時的に保持
するためのバッファを設ける必要があるので、構成が複
雑になるという問題がある。なお前記データの消失や矛
盾は、単一のプロセッサにおいて複数の処理（タスク）
を時分割等により並列に実行する、所謂マルチタスクで
処理を行なう情報処理装置においても、例えばトレース
情報を格納するプログラムをリエントラントプログラム
（再入可能プログラム）とすれば発生する可能性があ
る。

【０００８】本発明は上記事実を考慮して成されたもの
で、互いに非同期に発生する複数種類のトレース情報
を、正しい順序を判断可能で簡単かつ確実に格納するこ
とができる情報処理装置及びトレース情報格納方法を得
ることが目的である。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に請求項１記載の発明に係る情報処理装置は、各々トレ
ース情報を記憶可能な多数の記憶エリアで構成された記
憶エリア群が、処理部で複数の処理が並列に実行される
ことにより互いに非同期に発生する複数種類のトレース
情報に対応して複数設けられたトレース情報記憶手段
と、前記記憶エリア群の多数の記憶エリアの何れの記憶
エリアにトレース情報を格納するかを表す格納位置情報
を保持する保持手段と、トレース情報が発生する毎に、
トレース情報記憶手段の前記発生したトレース情報に対
応する記憶エリア群の多数の記憶エリアのうち、前記保
持手段に保持されている格納位置情報が表す記憶エリア
に前記トレース情報を格納すると共に、前記保持手段に
保持されている格納位置情報を更新するトレース情報格
納制御手段と、を含んで構成している。

【００１０】請求項２記載の発明に係るトレース情報格
納方法は、複数の処理を並列に実行する処理部と、各々
トレース情報を記憶可能な多数の記憶エリアで構成され
た記憶エリア群が前記処理部による処理の実行により互
いに非同期に発生する複数種類のトレース情報に対応し
て複数設けられたトレース情報記憶手段と、前記記憶エ
リア群の多数の記憶エリアの何れの記憶エリアにトレー
ス情報を格納するかを表す格納位置情報を保持する保持
手段と、を備えた情報処理装置において、トレース情報
が発生する毎に、トレース情報記憶手段の前記発生した
トレース情報に対応する記憶エリア群の多数の記憶エリ
アのうち、前記保持手段に保持されている格納位置情報
が表す記憶エリアに前記トレース情報を格納すると共
に、前記保持手段に保持されている格納位置情報を更新
することを特徴としている。

【００１１】

【作用】請求項１記載の発明では、処理部において複数
の処理が並列に実行され、互いに非同期に複数種類のト
レース情報が発生する。なお前記処理部は、複数のＣＰ
Ｕを備え各ＣＰＵが互いに独立に処理を行なう構成であ
ってもよいし、単一のＣＰＵを備え該ＣＰＵが複数の処
理を時分割等により並列に実行する構成であってもよ
い。またトレース情報の種類は、処理部が複数のＣＰＵ
を備えている場合には、異なるＣＰＵで発生したトレー
ス情報を種類の異なるトレース情報として区別するよう
にしてもよいし、処理部が単一のＣＰＵを備えている場
合には、発生要因（例えば通信か記憶媒体に対するアク
セスか等）の異なるトレース情報を、種類の異なるトレ
ース情報として区別するようにしてもよい。

【００１２】請求項１の発明では、各々トレース情報を
記憶可能な多数の記憶エリアで構成された記憶エリア群
が、処理部で複数の処理が並列に実行されることにより
互いに非同期に発生する複数種類のトレース情報に対応
して複数設けられたトレース情報記憶手段を備えてお
り、トレース情報格納制御手段では、トレース情報が発
生する毎に、トレース情報記憶手段の前記発生したトレ
ース情報に対応する記憶エリア群の多数の記憶エリアの
うち、保持手段に保持されている格納位置情報が表す記
憶エリアへトレース情報を格納すると共に、保持手段に
保持されている格納位置情報を更新する。

【００１３】上記では、記憶エリア群の多数の記憶エリ
アのうちのトレース情報を格納する記憶エリアの判断
は、保持手段に保持されている格納位置情報に基づいて
行なわれるが、前記記憶エリア群は発生する複数種類の
トレース情報に対応して複数設けられており、発生した
トレース情報は対応する記憶エリア群の記憶エリアに格
納されるので、例えば種類の異なる複数のトレース情報
が同時に或いはほぼ同時に発生し、発生した各トレース
情報の格納をトレース情報格納制御手段が完全に並行し
て行なったとしても、各トレース情報が互いに上書きさ
れることによる消失等が発生することはなく、複雑な排
他制御を行なったり、排他制御を実現するためにバッフ
ァ等を設ける必要もない。

【００１４】このように、請求項１の発明では互いに非
同期に発生する複数種類のトレース情報を簡単かつ確実
に格納することができる。また上述したように、保持手
段に保持されている格納位置情報を、種類の異なるトレ
ース情報の格納に際して共通に用いているので、複数の
記憶エリア群の各々へのトレース情報の格納位置は、ト
レース情報記憶手段にトレース情報が格納される度に同
様に変化する。このため、互いに異なる記憶エリア群に
格納される、互いに種類の異なるトレース情報の発生順
序を、各記憶エリア群における格納位置（トレース情報
を格納している記憶エリアの位置）に基づいて判断でき
る。従って、互いに非同期に発生する複数種類のトレー
ス情報を、正しい順序を判断可能に格納することができ
る。

【００１５】請求項２記載の発明では、処理部で所定種
類のトレース情報が発生する毎に、トレース情報記憶手
段の前記発生したトレース情報に対応する記憶エリア群
の多数の記憶エリアのうち、保持手段に保持されている
格納位置情報が表す記憶エリアにトレース情報を格納す
ると共に、保持手段に保持されている格納位置情報を更
新するようにしたので、請求項１記載の発明と同様に、
互いに非同期に発生する複数種類のトレース情報を、正
しい順序を判断可能で簡単かつ確実に格納することがで
きる。

【００１６】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１には、本実施例に係る情報処理装置１
０が示されている。情報処理装置１０は、処理部として
の第１のプロセッサ１２及び第２のプロセッサ１４を備
えている。

【００１７】第１のプロセッサ１２はＣＰＵ１６、ＲＯ
Ｍ１８、ＲＡＭ２０を備えており、これらがローカルバ
ス２２を介して互いに接続されて構成されている。ロー
カルバス２２は情報処理装置１０のメインバス２４に接
続されている。また、第２のプロセッサ１４はＣＰＵ２
８、ＲＯＭ３０、ＲＡＭ３２を備えており、これらがロ
ーカルバス３４を介して互いに接続されて構成されてい
る。ローカルバス３４もメインバス２４に接続されてい
る。従って第１のプロセッサ１２と第２のプロセッサ１
４は、メインバス２４を介して相互に各種データ等のや
り取りが可能となっている。

【００１８】また、メインバス２４にはＲＡＭ３６が接
続されている。ＲＡＭ３６は第１のプロセッサ１２及び
第２のプロセッサ１４からアクセス可能とされている。
ＲＡＭ３６の記憶領域には、本発明の保持手段としての
格納位置情報保持エリア３８と、本発明のトレース情報
記憶手段としてのトレース情報格納エリア４０とが設け
られている。図２にも示すように、トレース情報格納エ
リア４０には第１のプロセッサ１２用の記憶エリア群４
０Ａと、第２のプロセッサ１４用の記憶エリア群４０Ｂ
とが設けられている。これらの記憶エリア群４０Ａ、４
０Ｂは、各々トレース情報の一単位（単位トレース情報
と称する）を格納可能な記憶エリア（図２では単一の記
憶エリアを□で示す）が各々複数（図２では各々ｎ個）
設けられている。

【００１９】記憶エリア群４０Ａ、４０Ｂの各記憶エリ
アには、記憶エリア群内の各記憶エリアを識別するため
のアドレスが予め付与されており（図２では「１」〜
「ｎ」の符号として示す）、前記格納位置情報保持エリ
ア３８には、格納位置情報として所定の記憶エリアのア
ドレスが記憶されている。なお、本実施例では第１のプ
ロセッサ１２で発生されたトレース情報と、第２のプロ
セッサ１４で発生されたトレース情報とを、種類の異な
るトレース情報としている。これらのトレース情報は、
第１のプロセッサ１２、第２のプロセッサ１４における
処理（タスク）の実行に伴い、互いに非同期に発生す
る。

【００２０】次に本実施例の作用を説明する。図２に
は、第１のプロセッサ１２のＣＰＵ１６及び第２のプロ
セッサ１４のＣＰＵ２８の備えている各種機能のうち、
トレース情報の格納、出力に関連する機能をブロックに
分けて示している。第１のプロセッサ１２におけるタス
クの実行（図２では「タスクＡ」として示す）に伴い、
トレース情報を格納すべき事象が発生（例えば、通信等
のように処理の履歴を残すべき処理を実行した等）する
と、第１のプロセッサ１２で単調増加番号発生部４４、
トレース情報格納部４６、格納位置情報取得部４８、次
格納位置算出部５０が起動され、トレース情報格納処理
（後述）が実行される。これらは本発明のトレース情報
格納制御手段に対応している。

【００２１】また同様に、第２のプロセッサ１４におけ
るタスクの実行（図２では「タスクＢ」として示す）に
伴い、トレース情報を格納すべき事象が発生すると、単
調増加番号発生部５４、トレース情報格納部５６、格納
位置情報取得部５８、次格納位置算出部６０が起動さ
れ、トレース情報格納処理（後述）が実行される。これ
らも本発明のトレース情報格納制御手段に対応してい
る。第１のプロセッサ１２で実行されるトレース情報格
納処理について、図３のフローチャートを参照して説明
する。

【００２２】ステップ１００ではトレース情報に付加す
るための番号を取得する。この番号の取得は単調増加番
号発生部４４を起動することにより行なわれる。単調増
加番号発生部４４では過去に出力した番号を保持してお
り、起動される毎に前記保持している番号に１を加算し
て新たな番号を出力する。ステップ１００では単調増加
番号発生部４４から出力された番号をトレース情報に付
加するための番号として取得する。ステップ１０２では
格納すべきトレース情報に対し、前記取得した番号を識
別情報として付加する。

【００２３】次のステップ１０４では格納位置情報保持
エリア３８に保持されている格納位置情報を取得する。
この格納位置情報の取得は、格納位置情報取得部４８に
より行なわれ、取得された格納位置情報はトレース情報
格納部４６に保持される。次のステップ１０６ではトレ
ース情報をＲＡＭ３６に転送し、トレース情報格納エリ
ア４０の第１のプロセッサ用の記憶エリア群４０Ａのう
ち、前記取得した格納位置情報に対応する記憶エリアに
トレース情報を格納する。この処理はトレース情報格納
部４６により行なわれる。

【００２４】ステップ１０８では次格納位置の算出を行
なう。この次格納位置の算出は、格納位置情報取得部４
８からの指示により次格納位置算出部５０で行なわれ
る。次格納位置算出部５０では現在の格納位置情報とし
て、記憶エリア群の末尾の記憶エリア（図２において
「ｎ」の符号が付された記憶エリア）のアドレスが設定
されている場合には、次格納位置情報として記憶エリア
群の先頭の記憶エリア（図２において「１」の符号が付
された記憶エリア）のアドレスを求め、現在の格納位置
情報として、記憶エリア群の末尾以外の記憶エリアのア
ドレスが設定されている場合には、次格納位置情報とし
て次の記憶エリアのアドレスを求める。そして、ステッ
プ１１０では算出した次格納位置情報を格納位置情報保
持エリア３８に設定して処理を終了する。

【００２５】次に第２のプロセッサ１４で実行されるト
レース情報格納処理について図４のフローチャートを参
照して説明する。この処理は図３に示した処理とほぼ同
じであり、ステップ１２０では単調増加番号発生部５４
を起動してトレース情報に付加するための番号を取得
し、ステップ１２２では格納すべきトレース情報に対し
て前記取得した番号を識別情報として付加し、次のステ
ップ１２４では格納位置情報保持エリア３８に保持され
ている格納位置情報を格納位置情報取得部５８により取
得する。

【００２６】ステップ１２６ではトレース情報格納部５
６によりトレース情報をＲＡＭ３６に転送し、トレース
情報格納エリア４０の第２のプロセッサ用の記憶エリア
群４０Ｂのうち、前記取得した格納位置情報に対応する
記憶エリアにトレース情報を格納する。ステップ１２８
では格納位置情報取得部５８からの指示により、次格納
位置算出部６０で次格納位置の算出を前記と同様にして
行なう。そして、ステップ１３０では算出した次格納位
置情報を格納位置情報保持エリア３８に設定して処理を
終了する。

【００２７】上記処理により、一例として図５（Ａ）に
も示すように、第１のプロセッサ１２からトレース情報
格納エリア４０の記憶エリア群４０Ａに格納されるトレ
ース情報には、第１のプロセッサ１２でトレース情報が
発生する毎に値が増加する単調増加番号が識別情報とし
て付加（図５（Ａ）では単調増加番号Ｎの識別情報を<
Ｎ >として示す）され、第２のプロセッサ１４からトレ
ース情報格納エリア４０の記憶エリア群４０Ｂに格納さ
れるトレース情報には、第２のプロセッサ１４でトレー
ス情報が発生する毎に値が増加する単調増加番号が識別
情報として付加される。

【００２８】また、図５（Ａ）には第１のプロセッサ１
２及び第２のプロセッサ１４によるトレース情報格納の
シーケンスの一例を、図５（Ｂ）には図５（Ａ）のシー
ケンスによりトレース情報格納エリア４０の記憶エリア
群４０Ａ、４０Ｂに格納されるトレース情報を示し（図
５（Ｂ）のトレース情報と図５（Ａ）のトレース情報格
納シーケンスとの対応は丸付き数字で示す）ているが、
図５からも明らかなように、格納位置情報保持エリア３
８に保持される格納位置情報は第１のプロセッサ１２又
は第２のプロセッサ１４でトレース情報を格納する毎に
更新され、第１のプロセッサ１２及び第２のプロセッサ
１４で発生したトレース情報は、格納位置情報保持エリ
ア３８に保持されている格納位置情報に基づいて、各プ
ロセッサ毎に設けられた複数の記憶エリア群のうち対応
する記憶エリア群の所定の記憶エリアに格納される。

【００２９】これにより、第１のプロッセッサ１２及び
第２のプロセッサ１４でトレース情報がほぼ同時に発生
し（例えば図５（Ａ）では識別情報< 30 >が付与された
トレース情報と識別情報< 24 >が付与されたトレース情
報）、一方のトレース情報の格納に応じて格納位置情報
を更新する前に、更新前の格納位置情報に基づいて他方
のトレース情報の格納が並行して行なわれたとしても、
トレース情報の上書き等による消失等が発生することは
ない。従って、複雑な排他制御を行なったり、排他制御
を実現するためにバッファ等を設けることなく、互いに
非同期に発生する複数種類のトレース情報を簡単かつ確
実に格納することができる。

【００３０】更に、上記では格納位置情報保持エリア３
８に保持されている格納位置情報を、第１のプロセッサ
１２のトレース情報の格納及び第２のプロセッサ１４の
トレース情報の格納に際して共通に用いているので、記
憶エリア群４０Ａ、４０Ｂの各々へのトレース情報の格
納位置（トレース情報を格納する記憶エリアの位置）
は、第１のプロセッサ１２又は第２のプロセッサ１４で
トレース情報が格納される度に同様に変化する。このた
め、以下で説明するように、トレース情報の編集出力に
際しては、記憶エリア群４０Ａ、４０Ｂに格納された第
１のプロセッサ１２及び第２のプロセッサ１４のトレー
ス情報の発生順序を、後述するように各記憶エリア群に
おける格納位置（トレース情報を格納している記憶エリ
アの位置）に基づいて判断できる。

【００３１】すなわち、情報処理装置１０で障害等が発
生し、障害の発生原因の解析等を行なうためにトレース
情報の編集出力が指示されると、図２に示すトレース情
報編集出力部６２が起動され、トレース情報編集出力処
理が実行される。なお、トレース情報編集出力部６２は
第１のプロセッサ１２及び第２プロセッサ１４の何れに
設けられていてもよい。トレース情報編集出力部６２で
実行されるトレース情報編集出力処理について、図６の
フローチャートを参照して説明する。

【００３２】ステップ１４０では第１のプロセッサ１２
の前トレース情報の番号、及び第２のプロセッサ１４の
前トレース情報の番号として、各々第１のプロセッサ１
２の単調増加番号発生部４４、第２のプロセッサ１４の
単調増加番号発生部５４で各々発生されて識別情報とし
てトレース情報に付加される最新の番号を各々設定す
る。ステップ１４２では読出し記憶エリアアドレスとし
て、最新のトレース情報を記憶している記憶エリアのア
ドレス（格納位置情報保持エリア３８に格納位置情報と
してアドレスが保持されている記憶エリアより１つ前の
記憶エリアのアドレス）を設定する。

【００３３】ステップ１４４では各記憶エリア群の全て
の記憶エリアをサーチしたか否か判定する。判定が否定
された場合には、ステップ１４６で第１プロセッサ１２
用の記憶エリア群４０Ａのうち、先に設定した読出し記
憶エリアアドレスに対応する記憶エリアからトレース情
報を読出す。ステップ１４８では読出したトレース情報
に識別情報として付加されている番号が、先に設定した
第１プロセッサ１２の前トレース情報の番号よりも２つ
以上古い（値が小さい）か否か判定する。

【００３４】判定が肯定された場合は、読出したトレー
ス情報をステップ１５０で「無効」と設定し、ステップ
１５４へ移行する。また判定が否定された場合は、読出
したトレース情報は、トレース情報格納エリア４０に格
納されている第１のプロセッサ１２のトレース情報のう
ち未出力でかつ最も新しいトレース情報であると判断で
きるので、ステップ１５２へ移行し、第１のプロセッサ
１２の前トレース情報の番号として読出したトレース情
報の識別情報の番号を設定し、ステップ１５４へ移行す
る。

【００３５】ステップ１５４では、先のステップ１４６
と同様に、第２プロセッサ１４用の記憶エリア群４０Ｂ
のうち、読出し記憶エリアアドレスに対応する記憶エリ
アからトレース情報を読出す。ステップ１５６では読出
したトレース情報に識別情報として付加されている番号
が、先に設定した第２のプロセッサ１４の前トレース情
報の番号よりも２つ以上古い（値が小さい）か否か判定
する。

【００３６】判定が肯定された場合は、読出したトレー
ス情報をステップ１５８で「無効」と設定し、ステップ
１６２へ移行する。また判定が否定された場合は、読出
したトレース情報は、トレース情報格納エリア４０に格
納されている第２のプロセッサ１４のトレース情報のう
ち未出力でかつ最も新しいトレース情報であると判断で
きるので、ステップ１６０で第２のプロセッサ１４の前
トレース情報の番号として、読出したトレース情報の識
別情報の番号を設定し、ステップ１６２へ移行する。

【００３７】ステップ１６２では上記で読出したトレー
ス情報のうち、ステップ１５０又はステップ１５８で
「無効」と設定されなかったトレース情報のみを同期ト
レース情報（プロセッサ１２、１４の各々のトレース情
報を発生順に並べたもの）として出力する。

【００３８】ステップ１６４では、読出し記憶エリアア
ドレスとして現在設定されているアドレスが、記憶エリ
ア群４０Ａ、４０Ｂの最後の記憶エリアのアドレスか否
か判定する。判定が肯定された場合には、ステップ１６
６で読出し記憶エリアのアドレスとして記憶エリア群４
０Ａ、４０Ｂの先頭の記憶エリアのアドレスを設定し、
判定が否定された場合には、ステップ１６８で読出し記
憶エリアのアドレスとして次の記憶エリアのアドレスを
設定した後に、ステップ１４４へ戻る。そしてステップ
１４４〜１６８が所定回繰り返された後に、ステップ１
４４の判定が肯定されると、トレース情報編集出力処理
を終了する。

【００３９】上記により、記憶エリア群４０Ａ、４０Ｂ
に各々格納された第１のプロセッサ１２のトレース情報
及び第２のプロセッサ１４のトレース情報を、トレース
情報格納エリア４０への格納順に正確に出力することが
でき、障害等の原因の解析を容易に行なうことができ
る。また、トレース情報格納エリア４０をＲＡＭ３６に
設けているので、第１のプロセッサ１２又は第２のプロ
セッサ１４が障害等により動作を停止したとしても、動
作を停止したプロセッサのトレース情報を読出すことは
可能である。

【００４０】また、トレース情報格納エリア４０へのト
レース情報の格納、トレース情報格納エリア４０からの
トレース情報の読出しにあたり、第１のプロセッサ１２
と第２のプロセッサ１４との間でトレース情報を転送す
る必要はないので、トレース情報を転送するために双方
のプロセッサに同時に大きな負荷が加わり、情報処理装
置１０の処理能力が一時的に低下してしまうこともな
い。

【００４１】なお、第１のプロセッサ１２、第２のプロ
セッサ１４は、共働して１つの処理を実行する複数のプ
ロセッサ（ＣＰＵ）を備えた構成（例えば通信等におい
て低レイヤの処理を実行するサブプロセッサ等のを備え
た構成）であってもよい。

【００４２】また、上記では本発明に係る処理部として
２つのプロセッサ（第１のプロセッサ１２及び第２のプ
ロセッサ１４）を設け、各プロセッサに対応して記憶エ
リア群４０Ａ、４０Ｂを設けた構成を例に説明したが、
プロセッサの数や記憶エリア群の数はこれに限定される
ものではなく、より多数のプロセッサや記憶エリア群を
設けるようにしてもよいし、複数の処理（タスク）を時
分割等により並列に実行する単一のプロセッサで処理部
を構成し、該処理部で発生されるトレース情報の種類数
に応じた数の記憶エリア群を設けるようにしてもよい。

【００４３】

【発明の効果】以上説明したように本発明は、トレース
情報が発生する毎に、トレース情報記憶手段の前記発生
したトレース情報に対応する記憶エリア群の多数の記憶
エリアのうち、保持手段に保持されている格納位置情報
が表す記憶エリアにトレース情報を格納すると共に、保
持手段に保持されている格納位置情報を更新するように
したので、互いに非同期に発生する複数種類のトレース
情報を、正しい順序を判断可能で簡単かつ確実に格納す
ることができる、という優れた効果を有する。

【図面の簡単な説明】

【図１】本実施例に係る情報処理装置の概略構成を示す
ブロック図である。

【図２】情報処理装置の第１のプロセッサ及び第２のプ
ロセッサのＣＰＵの備えている各種機能のうち、トレー
ス情報の格納、出力に関連する機能をブロックに分けて
示す機能ブロック図である。

【図３】第１のプロセッサのＣＰＵで実行されるトレー
ス情報格納処理を説明するフローチャートである。

【図４】第２のプロセッサのＣＰＵで実行されるトレー
ス情報格納処理を説明するフローチャートである。

【図５】（Ａ）はトレース情報格納処理によるトレース
情報の格納の流れの一例を示すシーケンス図、（Ｂ）は
（Ａ）のシーケンスによりトレース情報が格納されたト
レース情報格納エリアを示すイメージ図である。

【図６】トレース情報編集出力処理を説明するフローチ
ャートである。

【符号の説明】 １０ 情報処理装置 １２ 第１のプロセッサ １４ 第２のプロセッサ ３６ ＲＡＭ ３８ 格納位置情報保持エリア ４０ トレース情報格納エリア

Claims (2)

【特許請求の範囲】
1. 【請求項１】 各々トレース情報を記憶可能な多数の記
   憶エリアで構成された記憶エリア群が、処理部で複数の
   処理が並列に実行されることにより互いに非同期に発生
   する複数種類のトレース情報に対応して複数設けられた
   トレース情報記憶手段と、 前記記憶エリア群の多数の記憶エリアの何れの記憶エリ
   アにトレース情報を格納するかを表す格納位置情報を保
   持する保持手段と、 トレース情報が発生する毎に、トレース情報記憶手段の
   前記発生したトレース情報に対応する記憶エリア群の多
   数の記憶エリアのうち、前記保持手段に保持されている
   格納位置情報が表す記憶エリアに前記トレース情報を格
   納すると共に、前記保持手段に保持されている格納位置
   情報を更新するトレース情報格納制御手段と、 を含む情報処理装置。
2. 【請求項２】 複数の処理を並列に実行する処理部と、
   各々トレース情報を記憶可能な多数の記憶エリアで構成
   された記憶エリア群が前記処理部による処理の実行によ
   り互いに非同期に発生する複数種類のトレース情報に対
   応して複数設けられたトレース情報記憶手段と、前記記
   憶エリア群の多数の記憶エリアの何れの記憶エリアにト
   レース情報を格納するかを表す格納位置情報を保持する
   保持手段と、を備えた情報処理装置において、 トレース情報が発生する毎に、トレース情報記憶手段の
   前記発生したトレース情報に対応する記憶エリア群の多
   数の記憶エリアのうち、前記保持手段に保持されている
   格納位置情報が表す記憶エリアに前記トレース情報を格
   納すると共に、前記保持手段に保持されている格納位置
   情報を更新することを特徴とするトレース情報格納方
   法。