JPH0828582B2 - バイア内に電気的相互接続を形成する方法 - Google Patents

バイア内に電気的相互接続を形成する方法

Info

Publication number
JPH0828582B2
JPH0828582B2 JP5307889A JP30788993A JPH0828582B2 JP H0828582 B2 JPH0828582 B2 JP H0828582B2 JP 5307889 A JP5307889 A JP 5307889A JP 30788993 A JP30788993 A JP 30788993A JP H0828582 B2 JPH0828582 B2 JP H0828582B2
Authority
JP
Japan
Prior art keywords
typically
copper
laser
vias
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5307889A
Other languages
English (en)
Other versions
JPH06223890A (ja
Inventor
ロバート・エメット・ルアン
ラッセル・トーマス・ホワイト、ジュニア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06223890A publication Critical patent/JPH06223890A/ja
Publication of JPH0828582B2 publication Critical patent/JPH0828582B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/128—Molten metals, e.g. casting thereof, or melting by heating and excluding molten solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は積層バイアに電気的相互
接続点を形成することによって回路パターンを持つ有機
ポリマ基板を少なくとも2枚接続する方法に関し、特に
レーザせん孔の後にせん孔されたバイア内にメッキ処理
を施すプロセスに関する。本発明は従来の技術に見られ
るようなエッチングされた比較的小さい中央孔を持つリ
ング状ランドの必要性及びせん孔後に誘電層の残滓が残
る傾向に関わる問題を克服するものである。
【０００２】
【従来の技術】一般的に、高密度のプリント回路基板は
誘電層によって分離された数枚の導電層で構成される。
導電層のいくつかは電源電圧及びグランドの供給に用い
られ、他は集積回路チップ間での電気信号の相互接続の
ためにパターニングされる。層間の相互接続は導電物質
でメッキされたスルーホールによって得られる。高密度
プリント回路基板では、隣接する導電層を相互接続する
のが慣例になっており、そのような相互接続は一般にバ
イアと呼ばれる。
【０００３】最近では、所望のプリント回路基板または
カードを形成するように堆積して組み立てられる、回路
パターンを持つ積層体が提案されている。これについて
は、例えば米国特許第4854038号、同第4864722号及び同
第4868350号を参照されたい。
【０００４】ただしレーザによって相互接続用の孔をせ
ん孔する場合には、エッチングされた比較的小さい中央
孔を持つリング状ランドが必要になるという困難な問題
にぶつかる。またこのような構成の場合、レーザせん孔
によって金属埋込層に至るまでせん孔したときに誘電物
質薄層の残滓が残る傾向がある。
【０００５】
【発明が解決しようとする課題】本発明は従来の技術に
見られる上記の問題をなくすためにバイア内に電気的相
互接続を形成する方法に関するものである。本発明は特
に回路パターンを持つ有機ポリマ基板を少なくとも2枚
接続するバイア内に電気的相互接続を形成する方法に関
する。具体的には、本発明のプロセスにおいて、回路パ
ターンを持つ有機ポリマ基板が少なくとも2枚重ね合わ
された複合体が形成される。次にレーザによりバイアが
基板内にせん孔され、内部の金属回路線を溶解させ、せ
ん孔されたバイアの側面から少し突き出た溶融物が形成
される。次にせん孔されたバイアが導電金属でメッキさ
れ、所望の電気的相互接続が得られる。
【０００６】
【実施例】図1は本発明のプロセスで処理される代表的
な複合体を示す。具体的には、複合体1は誘電層3、4に
よって電気的に絶縁された導電物質2、好適には銅のパ
ワー・コアを含む。パワー・プレーンは代表的には銅又
は銅-アンバー-銅の複合体である。パワー・プレーンは
代表的には厚みが約0.0076mm乃至0.0762mm、更に代表的
には約0.0254mm乃至0.0381mmである。銅が用いられる場
合は、パワー・プレーン材の両面に接着促進処理を施す
のがよいことが認められている。代表的には銅は片面に
特殊な接着促進面を有し、他面に滑らかな面を有する。
しかし本発明の場合は、銅面それ自体が基本ビルディン
グ・ブロックであり、両面に誘電接着剤を用いる。その
ため、ここで用いられる銅は代表的には接着を促進する
ために両面に前処理として機械的に粗面化され、化学的
な処理が施されている。このような前処理は当業者であ
れば過度の実験を行わずに実施可能である。実際、こう
して前処理された物質はGould、Oak等様々な供給者から
入手できる。代表的な銅-アンバー-銅(CIC)のパワー・
プレーンでは、誘電体に接する銅も同じように処理され
る。代表的には厚みが約0.0127mm乃至0.0762mm、更に代
表的には約0.0203mmのアンバーを厚みが約0.0023mm乃至
0.0051mm、更に代表的には約0.0025mmの銅層で挟んだサ
ンドイッチ構造である。
【０００７】誘電層3、4は熱可塑性樹脂又は熱硬化性樹
脂のいずれでもよい。
【０００８】代表的な熱硬化性ポリマ樹脂には、エポキ
シ、フェノール系物質、ポリイミド、ポリアミド等があ
る。適切な熱硬化性ポリマ樹脂の例としては、ポリプロ
ピレン、ポリスルフォン、ポリカーボネート、ニトリル
・ゴム、ABSポリマ等のポリオレフィン及びポリテトラ
フルオロエチレン、クロロトリフルオロエチレンのポリ
マ、フッ素化エチレン・プロピレン・ポリマ、フッ化ポ
リビニリデン、ポリヘキサフルオロプロピレン等のフッ
化炭素ポリマが挙げられる。誘電物質には、ガラス含浸
ポリマ等の充填剤や強化剤を含有するポリマの成形品が
使用できる。
【０００９】誘電層3、4は本発明の好適な態様に従い誘
電定数(ER)が約3.2以下のポリマ物質から得られる。使
用できる適当なポリマには、好適にはポリテトラフルオ
ロエチレン(PTFE)、ポリクロロトリフルオロエチレン(C
TFE)、ポリペルフルオロプロピレン等のフッ化炭素ポリ
マがあり、これは必要なら水晶やシリコンの粒子等の充
填剤で充填され、必要ならフッ化炭素織布などの繊維で
強化される。代表的な誘電物質は Rogers Corp.のRO281
0で、これはポリテトラフルオロエチレン物質にシリカ
を充填したものである。このほかの代表的物質には、 R
ogers Corp.のRO2500をはじめ非充填ポリテトラフルオ
ロエチレン、Upilex等のポリイミド等がある。
【００１０】代表的には誘電層3、4はそれぞれ厚みが約
0.0508mm乃至0.1016mmである。
【００１１】誘電層3、4に重ね合わされる導電層5、6は
所望の信号プレーンを与える。導電層5、6は好適には銅
であり、厚みは約0.0025mm乃至0.0508mm、更に代表的に
は約0.0051mm乃至0.0127mmである。
【００１２】代表的にはこの信号プレーンは従来のフォ
トリソグラフィ及び化学的エッチングのプロセスによっ
てパターニングされて個別にエッチングされた信号線が
形成される。代表的には信号線の幅は0.0254mm乃至0.25
4mm、更に代表的には0.0508mm乃至0.1016mmである。
【００１３】導電層5、6に隣接する誘電層7、8は好適に
は層3、4に用いられるものと同じ物質である。誘電層
7、8の厚みはそれぞれ約0.0254mm乃至0.1016mm、更に代
表的には約0.0508mm乃至0.0635mmである。
【００１４】複合体1は一連のステップで積み上げるこ
とによって形成される。例えば、まず内部プレーンであ
るパワープレーン2が代表的にはエッチング・プロセス
によりパーソナライズされる。エッチングの代わりに機
械的せん孔を用いてもよい。このパーソナライズ・プロ
セスは銅またはCICのパワー・プレーンに対してなされ
る。次に何枚かのパワー・プレーン2（図1には1枚のパ
ワー・プレーンのみを示す）が積層化される。ポリテト
ラフルオロエチレンまたはポリアミドの場合、積層化プ
ロセスは温度を高くする必要があることを除けば、エポ
キシ樹脂の積層化と同様である。積層体が形成された
後、サブトラクティブ・プリント・エッチ・プロセスや
アディティブ・エッチ・メッキ・プロセス等の代表的な
プロセスにより、外表面が処理されて所望の回路パター
ンを有する信号プレーンが形成される。どのような回路
パターン形成プロセスを用いるかは形成されるパターン
の密度及び複雑さに依存する。比較的薄い0.0025mm乃至
0.0102mmの銅層の高密度パターンはサブトラクティブ・
プロセスで作ることができる。もっと複雑で厚いパター
ンには代表的にはマスク及びメッキ(アディティブ)のプ
ロセスが必要である。信号プレーンが完成した後、積層
体は再び同様の積層プロセスで積み重ねられ、最終的な
ベース構造体1が形成される。レーザせん孔されるバイ
アが形成されるのはこの最終部のベース構造体1上にで
ある。なお、図1には簡略化して1層のパワー・プレーン
2及び2層の信号プレーン6、7しか示していないが、実際
のベース構造体は通常多数のこれらの層を含む。
【００１５】導電層の間に電気的相互接続を形成しなけ
ればならない。これは代表的には導電物質によってメッ
キされたスルーホールによって行われる。こうした相互
接続は一般にバイアと呼ばれる。相互接続は本発明に従
って、最初に所望の位置にスルーホールをレーザで基板
内部に向かってせん孔することによって形成される。代
表的にはレーザせん孔はCO2レーザを使用して行われ
る。もちろん他のタイプのレーザ(エキシマ、YAG等)も
使用できる。レーザの出力はパルスまたは連続波である
が、好適にはパルス出力である。代表的にはレーザはパ
ルス当たり約10ミリジュール乃至20ミリジュールのエネ
ルギ及び約500ヘルツ乃至3000ヘルツのパルス速度が用
いられる。ビームはZnSeレンズで集束され、せん孔され
た部分が焦点の下方約5.08mmのところに位置づけられ
る。マスク表面のビーム・スポットの大きさは直径約0.
254mm乃至0.508mmで、更に代表的には約0.381mmであ
る。ビームは適当な機械的手段によりマスク内にエッチ
ングされた開口上を毎秒約12.7mm乃至127mm、更に代表
的には約25.4mmで走査される。レーザ・パルス・エネル
ギ、パルス速度、レーザ焦点及び走査速度のこのように
組合わせにより上記の所望のせん孔がなされる。
【００１６】レーザはレーザ・ビームをせん孔対象の回
路基板に密接して置かれたまたは回路基板と一体である
金属マスク内の孔を横切って走査することによって所定
の目的位置に向けられる。金属マスクが回路基板と一体
である場合、マスク孔は従来のフォトリソグラフィ及び
化学的エッチングのプロセスによって、通常の製造プロ
セスの一環として回路基板にその表面から、積層された
銅箔層の深さまでエッチングされるのが最も代表的であ
る。この金属マスク層は代表的には用いられるレーザに
対して反射率が高い銅等の金属から形成される。レーザ
・パラメータは上述のようにビーム経路内で誘電物質が
蒸発して、導電回路線が溶解するようにセットされる。
回路線は溶解時に引き出されてせん孔された孔の側面か
ら少し突き出た溶融ボール9を形成する(図2、図3参
照)。代表的にはマスク孔及び後にせん孔された孔は直
径が約0.0254mm乃至0.254mm、更に代表的には約0.0508m
m乃至0.127mmである。せん孔された孔の長さは回路基板
の厚みであり、代表的には0.1016mm乃至0.762mm、更に
代表的には約0.2032mmである。回路基板の溶融端は代表
的には孔側壁から孔の中心に向かって約0.0127mm乃至0.
0508mm、更に代表的には約0.0254mm突き出る。複合体の
厚みによっては複合体の両側からレーザせん孔を行う必
要がある。
【００１７】また溶融を促進するためには、いずれかま
たは全ての導電層をレーザが照射されるところでくびれ
るように構成すればよい(図4参照)。図5はレーザせん孔
後の図4の層を示す。
【００１８】次に、バイアが導電物質でメッキされて所
望の相互接続点が得られる。これはアディティブ型また
はサブトラクティブ型のメッキ・プロセスで行える。適
切なアディティブ無電解プロセス及び前処理ステップに
ついては、米国特許第4448804号、同第4478883号、同第
4554182号及び同第4639380号を参照されたい。
【００１９】誘電物質がフッ素化ポリマ物質であれば、
本発明の好適な態様に従って米国特許第5374454号に述
べられているプロセスによって前処理を行うのが望まし
い。特に、バイアの側壁が後にその上に導電金属がメッ
キされることを考慮して、還元剤との接触及びこれに続
く無電解メッキ槽との接触によって、更に、必要であれ
ば、無電解メッキ槽との接触の前に触媒またはシード添
加物によって変性される。代表的なシード添加物とし
て、N-メチルピロロドンのPdCl2 溶液がある。
【００２０】バイアをメッキするのに適した金属は銅、
ニッケル、金、パラジウム、コバルト、銀、プラチナ、
スズ、その混合物等である。好適な金属は銅、ニッケ
ル、コバルト及びパラジウムである。適切な無電解メッ
キ槽及びその応用方法については、米国特許第3844799
号及び同第4152467号を参照されたい。
【００２１】一般に銅の無電解メッキ槽は銅イオン源、
還元剤、銅イオンの錯化剤及びpH調整剤を含む水性組成
物である。代表的にはシアン・イオン源及び界面活性剤
もこの槽に含まれる。
【００２２】一般に用いられる銅イオン源は硫酸銅(II)
または用いられる錯化剤の銅(II)塩である。
【００２３】硫酸銅(II)を採用する場合は、その量は代
表的には約3グラム/リットル乃至15グラム/リットル、
更に代表的には約8グラム/リットル乃至12グラム/リッ
トルである。最も代表的な錯化剤はホルムアルデヒドで
あり、これは代表的には約0.7グラム/リットル乃至7グ
ラム/リットル、更に代表的には約0.7グラム/リットル
乃至2.2グラム/リットル用いられる。
【００２４】適切な錯化剤の例としては、エチレンジア
ミンテトラ酢酸及びそのナトリウム(モノ、ジ、トリ、
テトラ)塩がある。
【００２５】メッキ槽は代表的には被覆される表面の濡
れ性を促進する界面活性剤を含む。好適な界面活性剤は
例えばGAFAC RE-610という商品名で入手可能な有機リン
酸エステルである。代表的には界面活性剤の量は約0.02
グラム/リットル乃至0.03グラム/リットルである。
【００２６】また槽のpHは代表的には例えば目的のｐＨ
を得るための所要量の水酸化ナトリウムや水酸化カリウ
ム等の基本化合物を添加することによって制御される。
pHは代表的には約11.6乃至11.8である。
【００２７】メッキ槽の比重は代表的には1.06乃至1.08
の範囲である。槽の温度は代表的には70℃乃至80℃、更
に代表的には70℃乃至75℃に維持される。槽のO2 含有
量は代表的には酸素及び不活性ガスを槽に注入すること
により、約2 ppm乃至4 ppm、更に代表的には約2.5 ppm
乃至3.5 ppmである。槽への総流量は代表的には槽3785.
3リットル当たり約1 SCFM乃至20 SCFMである。
【００２８】
【発明の効果】本発明の方法によれば、バイアを基板内
にレーザでせん孔して各基板内の金属回路線を溶解さ
せ、せん孔されたバイアの側面から突出する溶融物を形
成しておき、このせん孔されたバイアを導電金属でメッ
キして相互接続を形成するので、従来の問題点であるエ
ッチングされた比較的小さい中央孔を持つリング状ラン
ドの必要性及びせん孔後に誘電層の残滓が残る傾向に関
わる問題を克服することができる。
【図面の簡単な説明】
【図１】本発明のプロセスで処理できる複合体の図であ
る。
【図２】本発明に従ってせん孔されたバイアの部分上面
図である。
【図３】図2のバイアの斜視図である。
【図４】本発明に従って用いられる導電線の変形例を示
す図である。
【図５】本発明に従って用いられる導電線の変形例を示
す図である。
【符号の説明】
1 複合体 2 導電物質 3、4 誘導体 5、6 導電層 7、8 誘電層 9 溶融ボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラッセル・トーマス・ホワイト、ジュニア アメリカ合衆国13748、ニューヨーク州コ ンクリン、ウィロー・レーン ７ (56)参考文献 特開 昭63−9194（ＪＰ，Ａ) 特開 昭55−50698（ＪＰ，Ａ) 特開 平２−40996（ＪＰ，Ａ) 実開 平１−57677（ＪＰ，Ｕ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】回路パターンを持つ有機ポリマ基板を少な
    くとも2枚接続するバイア内に電気的相互接続を形成す
    る方法であって、 回路パターンを持つ有機ポリマ基板が少なくとも2枚重
    ね合わされてなる複合体を設けるステップと、 バイアを上記基板内にレーザでせん孔して各基板内の金
    属回路線を溶解させ、せん孔されたバイアの側面から突
    出する溶融物を形成するステップと、 上記せん孔されたバイアを導電金属でメッキして上記相
    互接続を形成するステップと、 を含むバイア内に電気的相互接続を形成する方法。
JP5307889A 1992-12-10 1993-12-08 バイア内に電気的相互接続を形成する方法 Expired - Fee Related JPH0828582B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/988,850 US5316803A (en) 1992-12-10 1992-12-10 Method for forming electrical interconnections in laminated vias
US988850 1992-12-10

Publications (2)

Publication Number Publication Date
JPH06223890A JPH06223890A (ja) 1994-08-12
JPH0828582B2 true JPH0828582B2 (ja) 1996-03-21

Family

ID=25534538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5307889A Expired - Fee Related JPH0828582B2 (ja) 1992-12-10 1993-12-08 バイア内に電気的相互接続を形成する方法

Country Status (4)

Country Link
US (1) US5316803A (ja)
EP (1) EP0601375B1 (ja)
JP (1) JPH0828582B2 (ja)
DE (1) DE69301812T2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661734B1 (en) * 1993-12-28 2000-05-10 Nec Corporation Method of forming via holes in an insulation film and method of cutting the insulation film
US5493096A (en) * 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
US5536579A (en) * 1994-06-02 1996-07-16 International Business Machines Corporation Design of high density structures with laser etch stop
US5841099A (en) * 1994-07-18 1998-11-24 Electro Scientific Industries, Inc. Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets
US5585151A (en) * 1995-08-07 1996-12-17 Bruning; Everett Anti-theft ornament removal apparatus
US5731047A (en) * 1996-11-08 1998-03-24 W.L. Gore & Associates, Inc. Multiple frequency processing to improve electrical resistivity of blind micro-vias
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
WO2000072645A1 (fr) * 1999-05-24 2000-11-30 Nippon Steel Chemical Co., Ltd. Usinage au laser de films plastiques d'une carte a circuits, et procede de fabrication d'une telle carte a circuit
US6872226B2 (en) * 2001-01-29 2005-03-29 3F Therapeutics, Inc. Method of cutting material for use in implantable medical device
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
JP2007096185A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 回路基板
JP5175476B2 (ja) * 2007-02-28 2013-04-03 三洋電機株式会社 回路装置の製造方法
WO2010058443A1 (ja) * 2008-11-20 2010-05-27 富士通株式会社 配線基板及び配線基板の製造方法
JP4930566B2 (ja) * 2009-10-02 2012-05-16 富士通株式会社 中継基板、プリント基板ユニット、および、中継基板の製造方法
JP4930567B2 (ja) 2009-10-02 2012-05-16 富士通株式会社 中継基板、プリント基板ユニットおよび中継基板の製造方法
EP2557204A1 (en) 2010-05-07 2013-02-13 JX Nippon Mining & Metals Corp. Copper foil for printed circuit
US10294817B2 (en) 2013-11-21 2019-05-21 United Technologies Corporation Method to integrate multiple electric circuits into organic matrix composite
CN113645762B (zh) * 2021-08-19 2022-08-09 胜宏科技（惠州）股份有限公司 一种超长线路板钻孔方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3718968A (en) * 1969-02-14 1973-03-06 Atomic Energy Commission Method for connecting a wire to a component
DE2256688B2 (de) * 1972-11-18 1976-05-06 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zum auftrennen von leiterbahnen auf integrierten schaltkreisen
US3844799A (en) * 1973-12-17 1974-10-29 Ibm Electroless copper plating
US4152467A (en) * 1978-03-10 1979-05-01 International Business Machines Corporation Electroless copper plating process with dissolved oxygen maintained in bath
JPS5550698A (en) * 1978-10-11 1980-04-12 Fujitsu Ltd Method of manufacturing multilayer printed board
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
JPS5646583A (en) * 1979-09-21 1981-04-27 Denki Onkyo Co Ltd Semiconductor device and manufacture thereof
US4673592A (en) * 1982-06-02 1987-06-16 Texas Instruments Incorporated Metal planarization process
US4478883A (en) * 1982-07-14 1984-10-23 International Business Machines Corporation Conditioning of a substrate for electroless direct bond plating in holes and on surfaces of a substrate
DE3370240D1 (en) * 1982-12-06 1987-04-16 Welding Inst Bonding leads to semiconductor devices
US4448804A (en) * 1983-10-11 1984-05-15 International Business Machines Corporation Method for selective electroless plating of copper onto a non-conductive substrate surface
US4554182A (en) * 1983-10-11 1985-11-19 International Business Machines Corporation Method for conditioning a surface of a dielectric substrate for electroless plating
US4552831A (en) * 1984-02-06 1985-11-12 International Business Machines Corporation Fabrication method for controlled via hole process
US4659587A (en) * 1984-10-11 1987-04-21 Hitachi, Ltd. Electroless plating process and process for producing multilayer wiring board
US4615907A (en) * 1984-11-23 1986-10-07 Phillips Petroleum Company Plating poly(arylene sulfide) surfaces
US4639380A (en) * 1985-05-06 1987-01-27 International Business Machines Corporation Process for preparing a substrate for subsequent electroless deposition of a metal
US4711822A (en) * 1986-01-15 1987-12-08 Westinghouse Electric Corp. Metal core printed circuit boards
US4681774A (en) * 1986-01-17 1987-07-21 Halliwell Michael J Laser induced selective electroless plating
JPH0763064B2 (ja) * 1986-03-31 1995-07-05 株式会社日立製作所 Ｉｃ素子における配線接続方法
JPS639194A (ja) * 1986-06-30 1988-01-14 株式会社日立製作所 多層プリント回路基板の製造方法
FR2601500B1 (fr) * 1986-07-11 1988-10-21 Bull Sa Procede de liaison programmable par laser de deux conducteurs superposes du reseau d'interconnexion d'un circuit integre, et circuit integre en resultant
US4865873A (en) * 1986-09-15 1989-09-12 General Electric Company Electroless deposition employing laser-patterned masking layer
FR2617638B1 (fr) * 1987-07-02 1989-10-27 Bull Sa Procede de connexion par laser d'un conducteur a une region dopee du substrat d'un circuit integre, et circuit integre mettant en oeuvre le procede
JPS6457677U (ja) * 1987-09-30 1989-04-10
JPH01152689A (ja) * 1987-12-09 1989-06-15 Sharp Corp 多層印刷配線板の製造方法
US4868350A (en) * 1988-03-07 1989-09-19 International Business Machines Corporation High performance circuit boards
US4854038A (en) * 1988-03-16 1989-08-08 International Business Machines Corporation Modularized fabrication of high performance printed circuit boards
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
US4915981A (en) * 1988-08-12 1990-04-10 Rogers Corporation Method of laser drilling fluoropolymer materials
US4960613A (en) * 1988-10-04 1990-10-02 General Electric Company Laser interconnect process
JPH0734508B2 (ja) * 1989-04-10 1995-04-12 三菱電機株式会社 多層配線板
US5084299A (en) * 1989-08-10 1992-01-28 Microelectronics And Computer Technology Corporation Method for patterning electroless plated metal on a polymer substrate
US5127986A (en) * 1989-12-01 1992-07-07 Cray Research, Inc. High power, high density interconnect method and apparatus for integrated circuits
US5055342A (en) * 1990-02-16 1991-10-08 International Business Machines Corporation Fluorinated polymeric composition, fabrication thereof and use thereof
CA2042739A1 (en) * 1990-07-31 1992-02-01 Edward T. Donlon Multilayer printed circuits and process for their fabrication
US5124175A (en) * 1990-11-15 1992-06-23 Microelectronics And Computer Technology Corporation Method of patterned metal reflow on interconnect substrates
US5093279A (en) * 1991-02-01 1992-03-03 International Business Machines Corporation Laser ablation damascene process

Also Published As

Publication number Publication date
DE69301812T2 (de) 1996-09-26
JPH06223890A (ja) 1994-08-12
DE69301812D1 (de) 1996-04-18
US5316803A (en) 1994-05-31
EP0601375A1 (en) 1994-06-15
EP0601375B1 (en) 1996-03-13

Similar Documents

Publication Publication Date Title
JPH0828582B2 (ja) バイア内に電気的相互接続を形成する方法
US5495665A (en) Process for providing a landless via connection
KR100287455B1 (ko) 비어 배선법으로 형성한 집적회로 패키지 및 그 패키지를 형성하는 방법
US6766576B2 (en) Method for producing a double-sided wiring board
CN101272661B (zh) 多层印刷布线板及其制造方法
TW201909265A (zh) 用於印刷電路板的半加成方法
KR20100101018A (ko) 가요성 인쇄 회로 기판에서의 비아 홀의 형성 방법
US4898648A (en) Method for providing a strengthened conductive circuit pattern
CN101102648B (zh) 贯通孔形成方法和配线电路基板的制造方法
JP2003158364A (ja) プリント配線板の製造方法
JPH05243735A (ja) 多層配線板の製造法
US9549465B2 (en) Printed circuit board and method of manufacturing the same
US9585258B2 (en) Method and device of manufacturing printed circuit board having a solid component
TW586340B (en) Laser processing method
JP2002043454A (ja) 半導体パッケージ用基板の製造方法とその方法を用いた半導体パッケージの製造方法及びこれらの方法を用いた半導体パッケージ用基板と半導体パッケージ
JPH0946042A (ja) プリント配線板における回路形成方法
KR19990082699A (ko) 다층배선기판의제조방법
JP3296274B2 (ja) 多層電子部品搭載用基板及びその製造方法
JP2002280743A (ja) 多層配線基板およびその製造方法
JP2001257475A (ja) 多層プリント配線板の製造方法
JPH09107167A (ja) プリント配線板の製造方法
EP1340414A2 (en) A method of forming an opening or cavity in a substrate for receiving an electronic component
JPH09260810A (ja) プリント回路体及びその製造方法
JPH0518478B2 (ja)
JPH09186460A (ja) 多層プリント基板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees