JPS639194A - 多層プリント回路基板の製造方法 - Google Patents

多層プリント回路基板の製造方法

Info

Publication number
JPS639194A
JPS639194A JP15172186A JP15172186A JPS639194A JP S639194 A JPS639194 A JP S639194A JP 15172186 A JP15172186 A JP 15172186A JP 15172186 A JP15172186 A JP 15172186A JP S639194 A JPS639194 A JP S639194A
Authority
JP
Japan
Prior art keywords
printed circuit
multilayer printed
circuit board
holes
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15172186A
Other languages
English (en)
Other versions
JPH0518478B2 (ja
Inventor
捷夫 菅原
昭雄 高橋
正博 小野
奈良原 俊和
和嶋 元世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15172186A priority Critical patent/JPS639194A/ja
Publication of JPS639194A publication Critical patent/JPS639194A/ja
Publication of JPH0518478B2 publication Critical patent/JPH0518478B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明に、実用的な孔あけを行う積層用基板の製造方法
に係り、特に多層プリント回路用基板の貫通スルーホー
ル用孔あけに好適な手段に関する0〔従来の技術〕 最近、コンピュータの高性能化に伴い、配線の高密度化
が要求されている。この要求を満たすには多層プリント
回路基板のスルーホールの微細化が必須となる。現在、
これら基板のスルーホール用孔の形成はドリルによる機
械的穿孔法を用いて行っているのが一般的である。しか
し、この方法でに孔の径を小さくするには限界があり、
最近これら多層プリント回路基板の孔あけ加工にレーザ
を応用する方法が注目されて一部実用化されている〔例
えば、IBM  ジャーナル オプ リサーチアンド 
デベロップメント(IBM J、 Res、 Deve
lop、)第126巻、第5号、第306〜517頁(
1982)診照〕。
〔発明が解決しようとする問題点〕
しかし、レーザ装置を用いて、銅箔等複数の導体層を有
する多層プリント回路基板に従来のドリルによる貫通ス
ルーホール形成と同様に、各導体層の接続部も同時に孔
あけすると孔内が極めて粗雑な孔となり実用上大きな問
題があった。その原因としては、多1プリント回路基板
が金属材料、有機材料及び/又は無機材料から成る複合
材であることが挙げられ、その次めに、レーザの吸収率
、レーザによる材料の分解率及び加工時の熱の拡散率等
が異なってきて、均一な条件で孔あけができないものと
推定される。
本発明の目的は、前記した複合材料から成る多重プリン
ト回路基板に実用的な微細スルーホール用孔をレーザを
用いて形成した多層プリント回路基板の製造方法を提供
することにある。
〔問題点を等決するための手段〕
本発明を概説すれば、本発明は多層プリント回路基板の
製造方法に関する発明であって、貫通スルーホールを有
する多層プリント回路基板を製造する方法において、(
a)多層化接着前の回路形成用両面金属箔張り基板に、
多層化後に貫通スルーホールを形成する位置に該貫通ス
ルーホールの孔径よりも小さな孔をあらかじめあける工
程、(b)内層回路を形成する工程、(c)該両面金属
箔張り基板を複数枚多層化接着する工程、及び(d)貫
通スルーホール用孔をレーザであける工程の各工程を包
含することt−特徴とする。
本発明方法においては、上記の(a)工程と(b)工程
との間に、導通化処理を行う二8を挿入してもよい。
多層プリント回路基板は前述したごとく、金属、有機物
あるいは無機物等の複合材料から成り、こる。このため
、本発明では、多層プリント回路基板のスルーホールを
形成する部分をできるだけ単純な層構成になるようにし
て孔をあけるようにし次。
本発明方法において、導通化処理を行わない場合には、
(a)工程では貫通スルーホールをあける位置の金属箔
(通常銅箔)をエツチングにより除去すればよい。他方
、導通化処理を行う場合には、(a)工程で相当する小
孔径の貫通孔をあけ、それぞれの上下の導体層をめっき
によって導通化すればよく、上記のようなエツチング処
理は不要である0 本発明によれば、貫通スルーホール用孔あけ部に金属が
無いため、出力の弱いレーザを使用することができ、ま
た、基板の層構成が単純化されたと同様の効果を示し孔
内部の形状が極めて良好な孔をあけることが可能になつ
念。
なお、多層化接着前の両面金属giり基板へあける孔径
は多層化接着後にあける貫通スルーホールの孔径よpも
少し小さくしておくことが必要である。
以下、本発明t−添付図面に基づいて具体的に説明する
第1図〜第4図は本発明の場合、第5図及び第6図に従
来の場合の多層プリント回路基板の1fIjの断面図で
ある。
第1図及び第3図は、本発明方法による貫通スルーホー
ル用孔あけ前の該基板の断面図(第6図は導通化処理し
た場合を示す)、第2図は第1図の基板に対して、また
第4図は第3図の基板に対して、それぞれレーザで孔あ
けした後、めっき処理した基板の断面図、第5図及び第
6図は従来方法による同様な基板の断面図である。
各図において、符号1.2及び3は両面金属箔張フ積層
板、1 a、1 b、2a、2b、3a及び3bは金属
箔層、4a及び4bはプリプレグ層、5a及びsbH貫
通スルーホールをあける位置、6a及び61:lは貫通
スルーホールを意味する。
各図の対比から明らかな工うに、本発明によれば、従来
尖りも極めて良好な形状の微細な貫通スルーホールを形
成することができる。
なお、多層プリント回路基板の絶縁層は後記本発明の実
施例ではガラスクロスで補強したイミド系樹脂を用いf
c場合で説明したが、これ以外に、絶R層は樹脂だけの
もの、あるいは樹脂に充てん剤等を入れて補強したもの
、あるいはセラミックス等であっても良く必ずしも当該
実施例に限定されるもので無い。
また、貫通スルーホール用孔あけに使用するレーザの出
力等の条件は基材の種類、厚さ等によって変るのでそれ
に適した条件を選べば良く、必ずしも実施例で示した条
件に限定するもので無い。
更に、レーザの種類としてはYAG、 co、ガス、エ
キシマ等種々の装置が知られており、孔あけ用に適した
ものを使用すれば良く、特に限定するものでは無い。し
かし波長150〜400nm範囲のエキシマレーザを用
いた場合が特に好ましい結果が得られる。
〔実施例〕
以下、本発明t−実施例により更に具体的に説明するが
、本発明はこれら実施例に限定さf′Lない。
実施例1 第1図及び第2図に示した方法により、本発明の多層プ
リント回路基板を製造した。
1.2及び3はそれぞれ両面に18μmの銅箔1a、1
 b、2a、2b、5a及び5bが張着された両面銅張
り積層板であり、絶縁層はガラスクロスとイミド糸樹脂
から成る。絶縁層の厚さは約100μmである。それぞ
れの両面鋼張り積層板1.2及び3の銅箔1 a、1 
b、2a、2b、3a及び3bには多層化接着後に貫通
スルーホールをあける5a及び5bの位置がエツチング
により除去されている。この除去され之孔径は50μm
である。
また、内層となる導体層1b、2a、2b及び3avc
は所定の導体パターンが形成されている。
次に、ガラスクロスとポリイミドから成る厚さ約100
/Jmのプリプレグ4a及び4bでそれぞれ前記パター
ン形成された両面銅張り積層板1.2及び3を位置合せ
して加熱加圧下で多層化し友。
多重化底形条件は170℃/30分(10ユで/crt
?下)+220℃/120分(30穆1’/を一下)で
ある〇なお、多層化方法、内1銅箔の接着前処理等につ
いては種々な方式があるが、本発明においては、多層化
方法の詳細は省略する。
第2図の6a及び6bは第1図で示した態様の多層プリ
ント回路基板の貫通スルーホール形成位置5a及び5b
にレーザ装置を用いて孔あけし、孔内全清浄にしめつき
処理によって導通化した貫通スルーホールである。なお
、レーザは波長308nm、  パルス出力100mJ
1パルス発振時間30ns  Oエキシマレーザを用い
10〜60パルス照射した。ま次、レーザ光源と孔あけ
加工物の間に孔径60μmのアパーチャーを設は孔あけ
を行った。
実施例2 第3図及び第4図に示した方法により、本発明の多層プ
リント回路基板を製造した。
すなわち、実施例1におけるそれぞれの両面銅張り積層
板1.2及び3に、多層化接着後に貫通スルーホールを
あける位t 5 a及び5bの所に貫通孔をあけ(a工
程)、それぞれの上下の導体層をめっきにより接続導通
化した(導通化処理工程)。
以下、実施例1と同様に処理して、第4図に示し次よう
な多層プリント回路基板を得次。
比較例1 第5図及び第6図に示し友従来法により、多ノープリン
ト回路基板を製造した。
多層プリント回路基板の構#:は本発明の実施例1で示
したものと同一であるが、実施例1と異なるのに、貫通
スルーホールを形成する位i5a及び5bに両面銅箔張
り基板1.2及び3のそれぞれの上下の導体層の銅が除
去されていない点である0 第6図の6a及び6b[第5図で示した態様の多層プリ
ント回路基板の貫通スルーホール形成位115a及び5
bにレーザ装置を用いて孔あけし、孔内を清浄にし、め
っき処理によって導通化した貫通スルーホールである。
なお、レーザは波長308nm、パルス出力400mJ
、パルス発振時間30nsのエキシマレーザを用い50
〜100パルス照射し次。また、レーザ光源と孔あけ加
工物の間に孔径60μmのアパーチャーを設けて孔あけ
を行った。
第6図でわかるように、従来の方法で孔あけした場合、
銅箔層1a、1b、2a、2b、3a及び3bの孔径に
比較して絶縁層部分の孔径が大きくなり貫通スルーホー
ルの孔内は凹凸が激しく孔品質が極めて劣悪である。こ
れに対して本発明の実施例で示し次貫通スルーホールの
形状(第2図及び第4図)は極めて良好であることがわ
かる。
〔発明の効果〕
以上説明したように、本発明によれば、従来の方法に比
べて極めて良好な形状の微細な貫通スルーホールをレー
ザで形成することが可能となシ、多層プリント回路基板
の信頼性及び性能向上に寄与すること大である。また、
従来に比べて出力の小さなレーザが使用できかつ孔あけ
時間も短かくて済むため経済性の面でも効果がある。
【図面の簡単な説明】
第1図及び第3図は、本発明方法による貫通スルーホー
ル用孔あけ前の基板の断面図、第2図は第1図の基板か
ら、また第4図は第3図の基板からそれぞれ作製した、
本発明方法による貫通スルーホール′ft有する多層プ
リント回路基板の断面図、第5図及び第6図は従来法に
よる同様な多層プリント回路基板の断面図である。 1.2及び3:両面金属箔張り積層板〜 Ia。 1 b、2a、2b、5a及び3b、:金属箔層、4a
及び4bニブリブレグ/i、5a及び5b:jj通スス
ルーホールあける位ffL6a及び6b=貫通スルーホ
ール

Claims (1)

  1. 【特許請求の範囲】 1、貫通スルーホールを有する多層プリント回路基板を
    製造する方法において、(a)多層化接着前の回路形成
    用両面金属箔張り基板に、多層化後に貫通スルーホール
    を形成する位置に該貫通スルーホールの孔径よりも小さ
    な孔をあらかじめあける工程、(b)内層回路を形成す
    る工程、(c)該両面金属箔張り基板を複数枚多層化接
    着する工程、及び(d)貫通スルーホール用孔をレーザ
    であける工程の各工程を包含することを特徴とする多層
    プリント回路基板の製造方法。 2、該(a)工程と(b)工程との間で導通化処理を行
    う特許請求の範囲第1項記載の多層プリント回路基板の
    製造方法。 3、該金属箔が、銅箔である特許請求の範囲第1項又は
    第2項記載の多層プリント回路基板の製造方法。
JP15172186A 1986-06-30 1986-06-30 多層プリント回路基板の製造方法 Granted JPS639194A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15172186A JPS639194A (ja) 1986-06-30 1986-06-30 多層プリント回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15172186A JPS639194A (ja) 1986-06-30 1986-06-30 多層プリント回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPS639194A true JPS639194A (ja) 1988-01-14
JPH0518478B2 JPH0518478B2 (ja) 1993-03-12

Family

ID=15524831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15172186A Granted JPS639194A (ja) 1986-06-30 1986-06-30 多層プリント回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPS639194A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645760A (ja) * 1992-04-01 1994-02-18 Eito Kogyo:Kk 多層基板およびその製造方法
JPH06223890A (ja) * 1992-12-10 1994-08-12 Internatl Business Mach Corp <Ibm> 積層バイアに電気的相互接続点を形成する方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945359A (ja) * 1972-09-08 1974-04-30
JPS4978171A (ja) * 1972-12-06 1974-07-27
JPS5254172A (en) * 1975-10-28 1977-05-02 Siemens Ag Method of producing microminiature multiilayer wiring
JPS5864097A (ja) * 1981-10-14 1983-04-16 株式会社日立製作所 多層印刷回路板の製造方法
JPS61214497A (ja) * 1985-03-18 1986-09-24 シャープ株式会社 プリント配線板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4945359A (ja) * 1972-09-08 1974-04-30
JPS4978171A (ja) * 1972-12-06 1974-07-27
JPS5254172A (en) * 1975-10-28 1977-05-02 Siemens Ag Method of producing microminiature multiilayer wiring
JPS5864097A (ja) * 1981-10-14 1983-04-16 株式会社日立製作所 多層印刷回路板の製造方法
JPS61214497A (ja) * 1985-03-18 1986-09-24 シャープ株式会社 プリント配線板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645760A (ja) * 1992-04-01 1994-02-18 Eito Kogyo:Kk 多層基板およびその製造方法
JPH06223890A (ja) * 1992-12-10 1994-08-12 Internatl Business Mach Corp <Ibm> 積層バイアに電気的相互接続点を形成する方法

Also Published As

Publication number Publication date
JPH0518478B2 (ja) 1993-03-12

Similar Documents

Publication Publication Date Title
US5263243A (en) Method for producing multilayer printed wiring boards
MY122378A (en) Method for producing vias in the manufacture of printed circuit boards
JP2000068648A (ja) 多層印刷配線基板の製造方法
JPH11168281A (ja) 薄物多層印刷配線板の製造方法
JPS639194A (ja) 多層プリント回路基板の製造方法
JPH09199861A (ja) 多層印刷配線板およびその製造方法
JPH09191168A (ja) プリント配線基板の導通孔の加工方法
JP2773710B2 (ja) 多層プリント配線板の製造方法
WO2004084593A1 (ja) 回路基板の微細スルーホール導通部の形成法
JPH1187930A (ja) 多層印刷配線板の製造方法
JPH0946042A (ja) プリント配線板における回路形成方法
JPH0414284A (ja) プリント配線板の製造方法
JPH03165594A (ja) 多層プリント配線板の製造方法
JPH05267853A (ja) 多層プリント配線板の製造方法
JP2720865B2 (ja) 多層印刷配線板およびその製造方法
JP2773722B2 (ja) 多層印刷配線板およびその製造方法
JP2737548B2 (ja) 多層プリント配線板の製造方法
JPS61133696A (ja) 配線板の製造法
JP2001267748A (ja) 多層プリント配線板およびその製造方法
JPH1168316A (ja) プリント配線板の製造方法
JPH09153683A (ja) 多層プリント配線板の製造方法
JPH11233941A (ja) 多層プリント配線板
JPH05191054A (ja) 多層配線板の製造方法
JPH10335824A (ja) 多層配線板およびその製造方法
JPH10326973A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees