JPH08274693A - Ｍｌｓｅ型等化器及びｍｌｓｅ型等化器を用いた復調装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、高速処理が可能なＭＬＳＥ型等化
器，受信信号のビット誤り率持性を劣化させることなく
受信データ，バースト受信信号を再生することのできる
ＭＬＳＥ型等化器を用いた復調装置を提供することを目
的とする。 【構成】 レプリカ生成部１，誤差算出部２，ブランチ
メトリック部３，加算・比較・選択処理部４，インパル
ス応答演算部５，パスメモリ部６が独立した演算器を有
するように構成され、且つ、インパルス応答演算部５か
らの演算結果の書き込みとレプリカ生成部１へのインパ
ルス応答演算部５からの演算結果の読み出しとを同時に
行なうためのインパルス応答メモリ部７を介装するとと
もに、前時点のパスメトリックの読み出しと、加算・比
較・選択処理部４で選択された現時点の選択パスメトリ
ックの書き込みとを同時に行なうためのパスメトリック
メモリ部を設けるように構成する。

Description

【発明の詳細な説明】

【０００１】（目次） 産業上の利用分野 従来の技術（図４５〜図５５） 発明が解決しようとする課題 課題を解決するための手段（図１〜図６） 作用（図１〜図６） 実施例 （ａ）第１実施例の説明（図７〜図２６） （ｂ）第２実施例の説明（図２７〜図３９） （ｃ）第３実施例の説明（図４０〜図４４） 発明の効果

【０００２】

【産業上の利用分野】本発明は、ＭＬＳＥ型等化器及び
ＭＬＳＥ型等化器を用いた復調装置に関する。ＭＬＳＥ
(Maximum Likelihood Sequence Estimation)とは、空間
上で遅延やフェージングなどを受けて伝搬される送信信
号のすべての系列のうちから確率的に最も確からしい送
信信号の系列を、ビタビアルゴリズムを用いて推定する
最尤系列推定法であり、ＭＬＳＥ型等化器は、この最尤
系列推定法を用いて送信信号の系列を推定することによ
って、伝送路（空間）から遅延やフェージングなどを受
けて送信されてくる信号を高精度に等化することのでき
る等化器である。

【０００３】また、近年、移動体無線通信などにおい
て、将来加入者数の増加に伴い、周波数利用効率の向上
が求められてきているが、移動体無線通信では、受信信
号に対するマルチパスフェージングなどの影響が大きい
ため、単純にシンボルのクロッククレートを上げたり、
多相位相変調をかける等の対策を容易に行なうことがで
きない。

【０００４】このため、マルチパスフェージング状況下
でも安定に動作して高速にデータ伝送を行なうことが可
能な復調装置が要求されてきており、これに伴い、近年
では、上述のＭＬＳＥ型等化器を用いた復調装置の開発
が盛んに行なわれてきている。

【０００５】

【従来の技術】

（１）ＭＬＳＥ型等化器の説明 図４５は一般的なＭＬＳＥ型等化器の構成を示すブロッ
ク図で、この図４５において、２０１はレプリカ生成
部、２０２はＣＩＲ計算部程、２０３は誤差演算部、２
０４はブランチメトリック計算部、２０５はＡＣＳ部、
２０６はパスメモリである。

【０００６】ここで、レプリカ生成部２０１は、トレー
ニング系列と呼ばれる既知のＰＮ系列と、後述するＣＩ
Ｒ計算部２０２で計算されるＣＩＲ推定値とを基に、伝
送路（空間）を通ることにより遅延やフェージングなど
を受けて受信される受信信号の元の状態、つまり送信信
号の状態を推定したレプリカと呼ばれる推定受信信号を
生成するものであり、ＣＩＲ計算部２０２は、ＬＭＳ(L
east-Mean-Square：最小２乗法) アルゴリズムなどを用
いて、受信信号の通ってきた伝送路のＣＩＲ（Channel
Impulse Response: インパルス応答) を計算して、この
演算結果を、送信信号推定用のレプリカを生成するため
の情報としてレプリカ生成部２０１へ出力するものであ
る。

【０００７】また、誤差演算部２０３は、上述のレプリ
カ生成部２０１で生成されるレプリカ信号と実際の受信
信号とに対して負加算（減算）処理を施すことによっ
て、レプリカ信号と受信信号との誤差情報を得るもので
あり、ブランチメトリック計算部２０４は、この誤差演
算部２０３で得られるレプリカ信号と受信信号との誤差
情報の絶対値の２乗を計算して、ブランチメトリックと
呼ばれる値を得るものである。

【０００８】さらに、ＡＣＳ(Add Compare & Select)部
２０５は、ブランチメトリック計算部２０４で得られた
ブランチメトリックを、後述する受信信号の信号点の状
態遷移に応じて、その前の時点までに得られるブランチ
メトリックの積算値（パスメトリック）と加算し(Add)
、その結果を比較し(Compare) 、最も加算結果の小さ
い信号点の遷移を選択する(Select)ものであり、パスメ
モリ２０６は、このＡＣＳ部２０５によって上述のごと
く選択された信号点の遷移情報を記憶してゆき、最も確
からしいパスをトレースバックして出力することによっ
て等化受信信号を出力するものである。

【０００９】このような構成により、上述のＭＬＳＥ型
等化器では、図４７に示すごとくトレーニングデータ部
（トレーニング系列）２０７及びデータ部（実際の信号
データ）２０８からなる信号が入力されると、まず、Ｃ
ＩＲ計算部２０２によって、伝送路のＣＩＲの推定値が
トレーニングデータ部２０７のトレーニング系列を用い
て計算され、これにより得られたＣＩＲの推定値を基
に、レプリカ生成部２０１によって、送信信号を推定す
るレプリカが生成される。

【００１０】さらに、このレプリカは誤差演算部２０３
へ入力されることにより、レプリカとトレーニング系列
の受信信号との信号誤差が演算され、これが上述のＣＩ
Ｒ計算部２０２でのＣＩＲの推定値計算用の誤差情報と
して出力される。そして、トレーニング系列が終了する
まで上述の処理が繰り返されることによって、伝送路の
ＣＩＲの推定値が更新・収束されてゆく。

【００１１】つまり、上述のＭＬＳＥ型等化器では、上
述のごとく処理を行なうことで、レプリカ生成部２０１
でレプリカを生成するに際して十分なデータが得られて
いない初期の段階では、既知系列であるトレーニング系
列を用いて伝送路のＣＩＲを計算することによって、ト
レーニング系列の受信状態を把握して伝送路の状態をあ
る程度推定しておくのである。

【００１２】そして、上述のごとく伝送路のＣＩＲを推
定した後、実際の受信信号（データ部２０８）が誤差演
算部２０３に入力されると、図４６に示すように、この
誤差演算部２０３によって、この受信信号とレプリカ生
成部２０１で生成されたレプリカとの誤差が演算され、
ブランチメトリック計算部２０４によって、この誤差の
絶対値の２乗が計算されブランチメトリックとしてＡＣ
Ｓ部２０５へ出力される。

【００１３】さらに、ＡＣＳ部２０５では、ブランチメ
トリック計算部２０４で計算されたブランチメトリック
が、後述するごとく信号点の状態遷移に応じて、その前
の時点までに得られているブランチメトリックの積算値
であるパスメトリックと加算され、その結果が比較さ
れ、最も加算結果の小さい遷移（パス）が選択されて、
パスメモリ２０６へ出力され、パスメモリ２０６は、こ
の最も加算結果の小さいパスを記憶しておく。

【００１４】そして、上述のごとく処理を受信信号の１
シンボル毎に繰り返し、バーストの終端が認識された時
点で、パスメモリ２０６に記憶されたパスをトレースバ
ックして出力することにより、最も確からしいパスが受
信信号の等化出力として出力される。なお、上述のレプ
リカ生成部２０１，ＣＩＲ計算部２０２，誤差演算部２
０３，ブランチメトリック計算部２０４，ＡＣＳ部２０
５及びパスメモリ２０６の各機能は、実際には、１つの
ＣＰＵもしくは、演算用のプロセッサとしてＤＳＰ(Dig
ital Signal Processor)を用いて、ソフトウェアにより
実現されている。

【００１５】ここで、上述のＭＬＳＥ型等化器による受
信信号の等化処理について、さらに具体的に述べる。な
お、以下では、送信信号の変調方式をＱＰＳＫ(Quadrip
hasePhase Shift Keying:４相位相変調）、送信信号が
伝送路から遅延を受けて受信されることによって図４８
（ａ），（ｂ）に示すごとく生じる遅延波及び先行波に
おける遅延波の最大遅延時間を１シンボル（Ａ）長とす
る。

【００１６】まず、伝送路で生じている現象を考える。
図４９はＱＰＳＫにおける信号点配置を示す図であり、
例えば、信号点が「１」，「３」の順に送信されたとす
る。遅延波が存在している場合、受信信号は、図５０に
示すごとく、フェージングによる振幅変動と位相回転を
受けた信号点「３」に対応する信号に、同じくフェージ
ングを受けた「１」に対応する信号を加えたものにな
る。

【００１７】なお、ここでは、遅延波の最大遅延時間を
１シンボル長としたため、現在の信号点「３」への影響
は、１シンボル前の信号点「１」からの影響に限られる
が、最大遅延時間を延ばせばそれだけ影響を及ぼすシン
ボル数が増える。この先行波に対するフェージングの影
響と、遅延波に対するフェージングの影響を表す複素値
が、前述の伝送路のインパルス応答（ＣＩＲ）である。

【００１８】そして、図４５及び図４６にて前述したＭ
ＬＳＥ型等化器において、トレーニング系列を用いる段
階では、どのような系列が送られているのかがわかって
いるので、これを用いてレプリカ生成部２０１でレプリ
カを計算することによって、例えば、この場合の信号点
の状態遷移は、図５１に示すごとく１本のパスで表され
る。なお、この図５１では、トレーニング系列のシンボ
ル数を「Ｋ」としている。

【００１９】ここで、信号点Ｘ（Ｘ＝０〜３）及び信号
点Ｙ（Ｙ＝０〜３）の送信信号点をそれぞれＤ_X ，
Ｄ_Y 、状態Ｘの時点ｔにおける先行波に対する推定ＣＩ
ＲをＣ_{0, X,t} 、１シンボル遅延波に対する推定ＣＩＲを
Ｃ_-1,X,tとすると、レプリカ生成部２０１で生成される
状態Ｘから状態Ｙへの信号点の状態遷移に対応するレプ
リカＲ_X,Y,t は以下のように表される。

【００２０】 Ｒ_X,Y,t ＝Ｄ_Y ・Ｃ_0,X,t-1 ＋Ｄ_X ・Ｃ_-1,X,t-1 ・・・（１） 従って、時点ｔにおける受信信号をＳ_t とすると、誤差
演算部２０３で得られる誤差信号Ｅ_X,Y,t は、 Ｅ_X,Y,t ＝Ｓ_t −Ｒ_X,Y,t ・・・（２） で表される。そして、ＣＩＲ計算部２０２が、この誤差
Ｅ_X,Y,t を用いてＣ_{0,X, t} ，Ｃ_-1,X,tを更新していく操
作をトレーニング系列のシンボル数Ｋ回だけ繰り返すこ
とによって、上述のごとくＣＩＲの推定値を収束させ
る。

【００２１】その後、実際の受信信号が入力されると、
ＭＬＳＥ型等化器は、トレーニング系列を用いて最終的
に得られたＣＩＲを用いて等化処理を図４５及び図４６
にて前述したごとく開始する。具体的には、ブランチメ
トリック計算部２０４でのブランチメトリックの計算に
より、例えば、図５２（ａ）に示すごとく、時点Ｋ（ト
レーニング系列の最終シンボル）から時点Ｋ＋１（受信
信号データの最初のシンボル）にパスが伸ばされる。な
お、このとき、時点Ｋでの信号点は「０」なので、信号
点「０」から信号点「０」，「１」，「２」，「３」へ
の４本のパスが考えられる。

【００２２】ここで、誤差演算部２０３によって得られ
る誤差Ｅ_{0 Y,K+1} の絶対値の２乗（｜Ｅ_{0 Y,K+1} ｜² ）
が、信号点「０」から信号点「Ｙ」へのブランチメトリ
ックであり、ＡＣＳ部２０５によるこのブランチメトリ
ックのある時点までの積算値が、その時点のパスメトリ
ックである。そして、例えば、時点Ｋ＋１を考える場
合、時点Ｋが持っているパスメトリックを「０」と定義
すれば、ブランチメトリックがそのままパスメトリック
になる。そして、ＣＩＲ計算部２０２では、この時に式
（２）をにより誤差演算部２０３で得られる誤差を用い
て、状態「Ｙ」に対応するＣＩＲが計算される。

【００２３】さらに、その後、時点Ｋ＋１での信号点は
分からないので、時点Ｋ＋２への信号点の状態遷移は、
図５２（ｂ）に示すごとく１６本のパスが考えられる。
このとき、各パスに対して式（２）より誤差演算部２０
３で誤差Ｅ_X,Y,K+2 が求まり、ブランチメトリック計算
部２０４で、その絶対値の２乗（｜Ｅ_{X Y,K+2} ｜² ）と
してブランチメトリックが求まる。

【００２４】ここで、時点Ｋ＋１における各信号点「０
〜３」から時点Ｋ＋２における信号点「０」に至るパス
は４本あるが、このとき、ＡＣＳ部２０５により各パス
の持っているブランチメトリックと、その出発点の信号
点（この場合、時点Ｋ＋１の信号点）が持っているパス
メトリックとがそれぞれ加算され、新たなパスメトリッ
クが得られ、このうち最も加算結果が最小となるパスメ
トリックをもったパスのみを残して、このパスを時点Ｋ
＋１における各信号点「０〜３」から時点Ｋ＋２におけ
る信号点「０」に至る最も確からしいパスとする。

【００２５】なお、時点時点Ｋ＋１における各信号点
「０〜３」から時点Ｋ＋２における各信号点「１〜３」
に至るパスも同様に、ＡＣＳ部２０５での加算結果の最
も小さいパスが最も確からしいパスとして残される。こ
れにより、図５２（ｂ）において時点Ｋ＋１から時点Ｋ
＋２へ至る１６通りあったパスが、例えば、図５２
（ｃ）に示すごとく４通りになり、順次、残ったパスが
パスメモリ２０６に記憶されてゆく。

【００２６】その後は、受信信号データの長さがＮであ
れば、上述のごとく処理が時点Ｋ＋Ｎまで繰り返され、
図５３（ａ），（ｂ）に示すごとくパスが決定されてゆ
き、最終的に、パス時点Ｋ＋Ｎ−１から時点Ｋ＋Ｎに至
るパスのうち最もパスメトリックの小さいパスからパス
メモリ２０６に記憶されたパスをトレースバックして出
力することにより、図５４の太実線で示すごとくパスが
等化出力として出力される。

【００２７】（２）復調装置の説明 図５５は一般的な復調装置の構成を示すブロック図で、
この図５５において、３０１はミキサ、３０２は局部発
振器、３０３はバンドパスフィルタ（ＢＰＦ）、３０４
はＡＧＣアンプ(Automatic Gain Control AMP)、３０５
はハイブリッド、３０６，３０７はそれぞれミキサ、３
０８，３０９はそれぞれベースバンド信号用のアンプ
（ＡＭＰ）、３１０，３１１はそれぞれローパスフィル
タ（ＬＰＦ）、３１２，３１３はＡ／Ｄ変換器、３１４
はパラレル／シリアルデータ変換器（Ｐ／Ｓ変換器）で
ある。

【００２８】さらに、３１５，３１６はそれぞれ乗算
器、３１７は加算器、３１８はクロック再生用の電圧制
御発振器(CLK VCO) 、３１９はクロック再生用のループ
フィルタ(Loop Filter) 、３２０はクロック再生用の位
相器比較器（Ｐ．Ｄ：Phase Detector）、３２１は直交
ハイブリッド（Ｈ）、３２２はキャリア再生用の電圧制
御局部発振器(Lo VCO)、３２３はキャリア再生用のルー
プフィルタ、３２４はキャリア再生用の位相比較器であ
る。

【００２９】ここで、ミキサ３０１は、局部発振器３０
２からの所定の周波数を受けて、ＲＦ帯（高周波帯）の
受信信号をＩＦ帯（中間周波数帯）の信号にダウンコン
バート（周波数変換）するものであり、バンドパスフィ
ルタ３０３は、ミキサ３０１から出力されるＩＦ帯の信
号の高周波成分などの不要成分を取り除くものであり、
ＡＧＣアンプ３０４は、ハイブリッド３０５への入力信
号のゲインを適正な値に保ちつつバンドパスフィルタ３
０３の出力を所要のレベルに増幅するものである。

【００３０】また、ハイブリッド３０５は、ＡＧＣアン
プ３０４から入力されるＩＦ帯域の信号を分波して、そ
れぞれをＩｃｈ信号，Ｑｃｈ信号として出力するもので
あり、各ミキサ３０６，３０７は、後述する直交ハイブ
リッド３２１で互いに９０°位相の異なる信号に分岐し
たキャリア再生用の電圧制御発振器３２２からの所要の
周波数信号に応じて、ＩＦ帯のＩｃｈ，Ｑｃｈ信号をそ
れぞれベースバンド信号にダウンコンバートするもので
あり、各アンプ３０８，３０９は、それぞれミキサ３０
６，３０７からのＩｃｈ，Ｑｃｈのベースバンド信号を
所要の信号レベルに増幅するものである。

【００３１】さらに、各ローパスフィルタ３１０，３１
１は、それぞれＩｃｈ，Ｑｃｈのベースバンド信号の中
間周波数成分などの不要成分を取り除くものであり、各
Ａ／Ｄ変換器３１２，３１３は、後述するクロック再生
用の電圧制御発振器３１８からのＡ／Ｄ変換用クロック
に応じて、各Ｉｃｈ，Ｑｃｈのベースバンド信号をＡ／
Ｄ変換してＩｃｈ，Ｑｃｈのディジタル復調信号を得る
ものであり、Ｐ／Ｓ変換部３１４は、各Ａ／Ｄ変換器３
１２，３１３で得られたＩｃｈ，Ｑｃｈのディジタル復
調信号（パラレルデータ）をシリアルデータに変換して
順次出力するものである。

【００３２】また、各乗算器３１５，３１６は、それぞ
れ各Ａ／Ｄ変換器３１２，３１３でＡ／Ｄ変換される前
のＩｃｈ，Ｑｃｈのベースバンド信号を自乗するもので
あり、加算器３１７は、これらの各乗算器３１５，３１
６でそれぞれ自乗を施されたされたＩｃｈ，Ｑｃｈのベ
ースバンド信号を加算するもので、これらの乗算器３１
５，３１６及び加算器３１７によって、各Ａ／Ｄ変換器
３１２，３１３のためのＡ／Ｄ変換用クロックの位相が
検出されるようになっている。

【００３３】さらに、位相比較器３２０は、上述の加算
器３１７から出力されるＡ／Ｄ変換用クロックの位相
と、過去に各Ａ／Ｄ変換器３１２，３１３へ供給したＡ
／Ｄ変換用クロックの位相とを比較して、その位相差分
を後述する電圧制御発振器３１８の発振周波数を制御す
るための制御情報として出力するものであり、ループフ
ィルタ３１９は、この位相比較器３２０の出力の不要成
分を除去するものであり、電圧制御発振器３１８は、ル
ープフィルタ３１９を介して入力される位相比較器３２
０からの制御情報に応じて、発振周波数を調整して位相
ずれを補正したＡ／Ｄ変換用クロックを各Ａ／Ｄ変換器
３１２，３１３及び位相比較器３２０へ供給するもので
ある。

【００３４】つまり、これら位相比較器３２０，ループ
フィルタ３１９及び電圧制御発振器３１８は、いわゆる
ＰＬＬ(Phase-Locked-Loop) 回路を構成しており、この
ＰＬＬ回路によって、各Ａ／Ｄ変換器３１２，３１３の
ためのＡ／Ｄ変換用クロックの位相が、常に最適な位相
に追従するようになっているのである。さらに、キャリ
ア再生用の位相比較器３２４は、各Ａ／Ｄ変換器３１
２，３１３からのＩｃｈ，Ｑｃｈの各ディジタル復調信
号の位相を比較して、その位相差分を後述する電圧制御
発振器３２２の発振周波数を制御するための制御情報と
して出力するものであり、ループフィルタ３２３は、こ
の位相比較器３２４の出力の不要成分を除去するもので
ある。

【００３５】また、電圧制御局部発振器３２２は、ルー
プフィルタ３２３を介して入力される位相比較器３２４
からの制御情報に応じて、発振周波数を調整して位相ず
れを補正した信号を各ミキサ３０６，３０７におけるダ
ウンコンバート用の制御信号として出力するものであ
り、ハイブリッド３２１は、このダウンコンバート用の
制御信号を互いに９０°位相の異なる信号に分岐して、
それぞれを各ミキサ３０６，３０７へ供給するものであ
る。

【００３６】上述のごとく構成された復調装置では、Ｒ
Ｆ帯の受信信号をミキサ３０１でＩＦ帯の信号にダウン
コンバートし、ハイブリッド部３０５及びミキサ３０
６，３０７でＩｃｈ，Ｑｃｈのベースバンド信号を得、
それぞれをＡ／Ｄ変換器３１２，３１３でＡ／Ｄ変換し
てディジタル復調信号を得る際、各Ａ／Ｄ変換器３１
２，３１３のそれぞれの出力をキャリア再生用の位相比
較器３２４で位相比較して、その位相ずれを局部発振器
３２２の発振周波数の制御情報として用いることによ
り、ハイブリッド３０５及びミキサ３０６，３０７によ
る検波の同期（キャリア同期）が取られるようになって
いる。

【００３７】また、他に、バースト受信信号を再生する
復調装置には、一般的に、遅延検波方式が用いられてい
る。この遅延検波方式の復調装置では、１サイクル分の
遅延を作り、信号と１サイクル前の信号の位相を比較す
ることよってバースト受信信号の再生が行なわれるよう
になっている。

【００３８】

【発明が解決しようとする課題】しかしながら、まず、
図４５〜図５４にて前述したＭＬＳＥ型等化器は、ｋ相
ＰＳＫ無線通信（ｋは通常２以上の偶数であり、前述の
ＱＰＳＫは４相ＰＳＫである）で、１シンボル遅延干渉
波から送信信号を推定する場合、例えば、レプリカ生成
部２０１では、１シンボルにつき少なくとも「ｋ×ｋ」
個のレプリカを生成しなければならず、データ系列の受
信シンボル長を「ｎ」としたとき、最終的に必要とする
レプリカは「ｋ×ｋ×ｎ」個となる。

【００３９】ここで、このレプリカ生成部２０１では、
乗算処理４段，加算処理２段からなる複素乗算処理が２
段、加算処理が２段という具合に、少なくとも演算処理
が１６段必要であるので、ＤＳＰを使用して１演算処理
を１クロック周期で行なうと想定しても全てのレプリカ
を生成するまでに要するクロック数は、「１６×ｋ×ｋ
×ｎ」クロックとなる。

【００４０】従って、複素演算を行なうＣＩＲ計算部２
０２，誤差演算部２０３及びブランチメトリック計算部
２０４を、同様に、ＤＳＰを用いて実現した場合、等化
処理に膨大な演算処理時間が必要になるので、複数のシ
ンボルからなる受信フレームデータの等化処理が極めて
困難になってしまうという課題がある。また、図５５に
て前述した復調装置は、例えば、移動体無線通信システ
ムの受信部などに適用することを考えた場合、キャリア
再生のループゲインが高いため、受信信号が伝送路から
受けるフェージングなどの影響で、キャリアの同期が外
れると、キャリア再生用の局部発振器３２２の周波数が
大きくずれてしまい、上述のごとくＭＬＳＥ等化器を使
用して受信信号の等化を行なっても、この局部発振器３
２２の急峻な周波数変化に追従できなくなってしまうと
いう課題がある。

【００４１】また、遅延検波方式を用いた復調装置で
は、受信信号が遅延やフェージングなどを受けることに
より符号間干渉が大きくなってくると、急速にビットエ
ラー率が増加してしまう。この符号間干渉の影響を受け
にくくし、回線の品質を保つためには、復調装置にＭＬ
ＳＥ型等化器を用いることが有効であるが、ＭＬＳＥ型
等化器を使用するためには受信信号の振幅情報が必要で
ある。しかし、遅延検波方式を用いた復調装置では、こ
の振幅情報を得ることができないため、単純に、ＭＬＳ
Ｅ型等化器を遅延検波方式を用いた復調装置に適用する
ことはできない。

【００４２】そこで、この振幅情報が得られる同期検波
方式（変調波信号と局部発振器との周波数と位相を同期
させる）を用いた復調装置にＭＬＳＥ型等化器を適用し
て、バースト信号を再生することが考えられるが、実際
には、バースト信号に対して上述の同期を維持すること
は非常に困難であるので、バースト信号の再生に同期検
波を用いることは有効ではない。

【００４３】本発明は、このような課題に鑑み創案され
たもので、レプリカ生成部，ブランチメトリック部，イ
ンパルス応答演算部などの各演算部をそれぞれ独立した
演算器を有するように構成し、且つ、データ書き込み及
び読み出しを同時に行なうことのできるメモリを設ける
ことによって、高速処理が可能なＭＬＳＥ型等化器を提
供することを第１の目的とする。

【００４４】また、本発明は、移動体無線通信などにお
いて、フェージング周波数が高くなっても、受信データ
のビット誤り率持性を劣化させることなくデータを再生
することのできる、ＭＬＳＥ型等化器を用いた復調装置
を提供することを第２の目的とする。さらに、本発明
は、バースト信号の復調を行なう場合にも、ＭＬＳＥ型
等化器を用いて受信データのビット誤り率持性を劣化さ
せることなくデータを再生し、回線品質を向上させるこ
とのできる、ＭＬＳＥ型等化器を用いた復調装置を提供
することを第３の目的とする。

【００４５】

【課題を解決するための手段】図１は第１の発明の原理
ブロック図で、この図１において、１はレプリカ生成
部、２は誤差演算部、３はブランチメトリック部、４は
加算・比較・選択処理部、５はインパルス応答演算部、
６はパスメモリ部、７はインパルス応答メモリ部で、こ
れらの各部でＭＬＳＥ型等化器が構成されている。

【００４６】ここで、レプリカ生成部１は、ｋ相ＰＳＫ
無線通信での送信信号推定用レプリカを生成するもので
あり、誤差算出部２は、このレプリカ生成部１で得られ
たレプリカとｋ相ＰＳＫ無線通信での受信信号との誤差
を算出するものであり、さらにブランチメトリック部３
は、この誤差算出部２で得られた誤差の絶対値を二乗し
てブランチメトリックを得るものである。

【００４７】また、加算・比較・選択処理部４は、ブラ
ンチメトリック部３で得られたブランチメトリックに基
づいて得られるパスメトリックについて、加算処理，比
較処理及び選択処理を施すことにより、最も加算結果の
小さい遷移を選択するものであり、インパルス応答演算
部５は、この加算・比較・選択処理部４で得られた処理
結果に基づき、所要のアルゴリズムで、伝送路のインパ
ルス応答を演算して、この演算結果をレプリカ生成用情
報として上述のレプリカ生成部１へ入力するものであ
り、さらにパスメモリ部６は、加算・比較・選択処理部
４で得られた処理結果に基づいて、最も加算結果の小さ
い遷移を記憶しながら、最も確からしいパスを等化出力
とするものである。

【００４８】そして、この図１に示すＭＬＳＥ型等化器
では、上述のレプリカ生成部１，誤差算出部２，ブラン
チメトリック部３，加算・比較・選択処理部４，インパ
ルス応答演算部５，パスメモリ部６が独立した演算器を
有するように構成され、且つ、インパルス応答演算部５
とレプリカ生成部１との間に、データの書き込み及び読
み出しを同時に行なうことができるインパルス応答メモ
リ部７が介装されて、インパルス応答演算部５からの演
算結果の書き込みとレプリカ生成部１へのインパルス応
答演算部５からの演算結果の読み出しとを同時に行なう
ことができるようになっている。

【００４９】また、上述の加算・比較・選択処理部４に
は、データの書き込み及び読み出しを同時に行なうこと
のできるパスメトリックメモリ部が設けられて、前時点
のパスメトリックの読み出しと、加算・比較・選択処理
部４で選択された現時点の選択パスメトリックの書き込
みとを同時に行なうことができるようになっている（以
上、請求項１）。

【００５０】さらに、具体的に、上述のレプリカ生成部
１は、基準信号点の複素値をｋビットアドレスより変換
する第１エンコーダをそなえ、この第１エンコーダから
の情報を用いて、１シンボル毎にｋ×ｋ種類のレプリカ
を１クロックサイクルで１種生成するように構成され
（請求項２）、インパルス応答演算部５は、基準信号点
に収束係数を掛け合わせた複素値をｋビットアドレスよ
り変換する第２エンコーダをそなえて構成される（請求
項３）。

【００５１】また、上述のインパルス応答メモリ部７
は、ＤＲＡＭを用いて構成され（請求項４）、加算・比
較・選択処理部４に設けられるパスメトリックメモリ部
は、２個のメモリで構成され、この場合は、前時点のパ
スメトリックの読み出しと、現時点の選択パスメトリッ
クの書き込みとがこれら２個のメモリの交互切替えによ
って実行されるようになる（請求項５）。

【００５２】さらに、この図１に示すＭＬＳＥ型等化器
には、加算・比較・選択処理部４の出力を誤差アドレス
として、ｋ×ｋ種類の誤差からｋクロック周期で所要の
誤差を出力し、この誤差をインパルス応答演算部５へ出
力する誤差レジスタを設けてもよく（請求項６）、誤差
算出部２の入力側に、受信信号を一時的に保存するＦＩ
ＦＯメモリを設けてもよい（請求項７）。

【００５３】次に、図２は第２の発明の原理ブロック図
で、この図２において、１Ａ，１Ｂはそれぞれ第１，第
２レプリカ生成部、２Ａ，２Ｂはそれぞれ第１，第２誤
差算出部、３Ａ，３Ｂはそれぞれ第１，第２ランチメト
リック部、４′は加算・比較・選択処理部、５Ａ，５Ｂ
はそれぞれ第１，第２インパルス応答演算部、６はパス
メモリ部で、この場合も、これらの各部でＭＬＳＥ型等
化器が構成されている。

【００５４】ここで、第１レプリカ生成部１Ａは、ｋ相
ＰＳＫ無線通信での送信信号推定用レプリカを生成する
ものであり、第１誤差算出部２Ａは、この第１レプリカ
生成部１Ａで得られたレプリカとｋ相ＰＳＫ無線通信で
の第１受信信号との誤差を算出するものであり、さらに
第１ブランチメトリック部３Ａは、この第１誤差算出部
２Ａで得られた誤差の絶対値を二乗してブランチメトリ
ックを得るものである。

【００５５】さらに、第２レプリカ生成部１Ｂは、上述
の第１レプリカ生成部１Ａと同様に、ｋ相ＰＳＫ無線通
信での送信信号推定用レプリカを生成するものであり、
第２誤差算出部２Ｂは、この第２レプリカ生成部２Ｂで
得られたレプリカと該ｋ相ＰＳＫ無線通信での第２受信
信号との誤差を算出するものであり、さらに第２ブラン
チメトリック部３Ｂは、この第２誤差算出部２Ｂで得ら
れた誤差の絶対値を二乗してブランチメトリックを得る
ものである。

【００５６】また、加算・比較・選択処理部４′は、上
述の第１ブランチメトリック部３Ａ及び第２ブランチメ
トリック部３Ｂでそれぞれ得られたブランチメトリック
に基づいて得られるパスメトリックについて、加算処
理，比較処理及び選択処理を施すことにより、最も加算
結果の小さい遷移を選択するものであり、パスメモリ部
６は、この加算・比較・選択処理部４′で得られた処理
結果に基づいて、最も加算結果の小さい遷移を記憶しな
がら、最も確からしいパスを等化出力とするものであ
る。

【００５７】さらに、第１インパルス応答演算部５Ａ
は、上述の加算・比較・選択処理部４′で得られた処理
結果に基づき、所要のアルゴリズムで、伝送路のインパ
ルス応答を演算して、この演算結果をレプリカ生成用情
報として第１レプリカ生成部１Ａへ入力するものであ
り、第２インパルス応答演算部５Ｂは、同じく加算・比
較・選択処理部４′で得られた処理結果に基づき、所要
のアルゴリズムで、伝送路のインパルス応答を演算し
て、この演算結果をレプリカ生成用情報として第２レプ
リカ生成部１Ｂへ入力するものである。

【００５８】そして、この図２に示すＭＬＳＥ型等化器
では、上述の第１レプリカ生成部１Ａ，第２レプリカ生
成部１Ｂ，第１誤差算出部２Ａ，第２誤差算出部２Ｂ，
第１ブランチメトリック部３Ａ，第２ブランチメトリッ
ク部３Ｂ，加算・比較・選択処理部４′，パスメモリ部
６，第１インパルス応答演算部５Ａ，第２インパルス応
答演算部５Ｂが独立した演算器を有するように構成さ
れ、且つ、第１ブランチメトリック部３Ａ及び第２ブラ
ンチメトリック部３Ｂのいずれか一方が、ブランチメト
リックを所定値に固定して出力しうるように構成される
（以上、請求項８）。

【００５９】次に、図３は第３の発明の原理ブロック図
で、この図３において、８は直交検波部、９は局部発振
器、１０はＭＬＳＥ型等化器、１１は周波数弁別器、１
２Ａは制御部である。ここで、直交検波部８は、ｋ相Ｐ
ＳＫ無線通信での受信信号を局部発振器９からのローカ
ル信号を用いて直交検波するものであり、ＭＬＳＥ型等
化器１０は、この直交検波部８で得られた復調信号を入
力として、ビタビアルゴリズムを用いて、最尤系列推定
を施すものである。

【００６０】そして、周波数弁別器１１は、上述のＭＬ
ＳＥ型等化器１０での等化前の時間的に間隔をあけた複
数のデータを用いて、これらのデータのもつ周波数偏差
を検出するものであり、制御部１２Ａは、この周波数弁
別器１１で得られた周波数偏差を最小にするように、直
交検波部８における局部発振器９の発振周波数を制御す
るものである（以上、請求項９）。

【００６１】また、上述の制御部１２Ａは、周波数弁別
器１１で得られた周波数偏差に応じて、この周波数偏差
を検出する際の検出データの時間間隔を可変にするよう
構成してもよく（請求項１０）、具体的には、周波数弁
別器１１で得られた周波数偏差の大きさと、この周波数
偏差を検出する際の検出データの時間間隔とが反比例す
るように、周波数偏差を検出する際の検出データの時間
間隔を可変にするよう構成される（請求項１１）。

【００６２】また、この制御部１２Ａは、ＭＬＳＥ型等
化器１０内で得られる先行波情報と遅延波情報との偏差
情報に応じ、周波数弁別器１１で検出された周波数偏差
または所定の固定周波数偏差のいずれかを選択的に用い
ることにより、局部発振器９の発振周波数を制御するよ
うに構成してもよい（請求項１２）。この場合、具体的
に、制御部１２Ａは、受信信号から初期ユニークワード
情報がとれるまでは、周波数弁別器１１で検出された周
波数偏差を用いて、局部発振器９の発振周波数を制御す
るとともに、受信信号から初期ユニークワード情報がと
れると、その後は、ＭＬＳＥ型等化器１０内で得られる
先行波情報と遅延波情報との偏差情報が所定値以上の場
合は、周波数弁別器１１で検出された周波数偏差を用い
て、局部発振器９の発振周波数を制御する一方、ＭＬＳ
Ｅ型等化器１０内で得られる先行波情報と遅延波情報と
の偏差情報が所定値より小さい場合は、所定の固定周波
数偏差を用いて、局部発振器９の発振周波数を制御する
ように構成される（請求項１３）。

【００６３】次に、図４は第４の発明の原理ブロック図
で、この図４においても、８は直交検波部、９は局部発
振器、１０はＭＬＳＥ型等化器、１１は周波数弁別器で
あり、それぞれ図３にて前述したものと同様のものであ
る。そして、この図４において、１２Ｂは制御部、１３
は識別部、１４は位相回転部、１５は三角関数発生部で
ある。

【００６４】ここで、識別部１３は、直交検波部８で得
られた復調信号を所定の識別レベルで識別するものであ
り、位相回転部１４は、この識別部１３からの出力につ
いて位相回転を施すものであり、三角関数発生部１５
は、この位相回転部１４に位相回転情報を有する三角関
数情報を出力するものである。そして、制御部１２Ｂ
は、周波数弁別器１１で得られた周波数偏差を最小にす
るように、上述の三角関数発生部１５を制御するもので
ある（以上、請求項１４）。

【００６５】さらに、この場合も、上述の制御部１２Ｂ
は、周波数弁別器１１で得られた周波数偏差に応じて、
この周波数偏差を検出する際の検出データの時間間隔を
可変にするよう構成してもよく（請求項１５）、具体的
には、周波数弁別器１１で得られた周波数偏差の大きさ
と、この周波数偏差を検出する際の検出データの時間間
隔とが反比例するように、周波数偏差を検出する際の検
出データの時間間隔を可変にするよう構成される（請求
項１６）。

【００６６】また、この制御部１２Ｂは、ＭＬＳＥ型等
化器１０内で得られる先行波情報と遅延波情報との偏差
情報に応じ、周波数弁別器１１で検出された周波数偏差
または所定の固定周波数偏差のいずれかを選択的に用い
ることにより、三角関数発生部１５を制御するように構
成してもよい（請求項１７）。この場合は、具体的に、
制御部１２Ｂは、受信信号から初期ユニークワード情報
がとれるまでは、周波数弁別器１１で検出された周波数
偏差を用いて、三角関数発生部１５を制御するととも
に、受信信号から初期ユニークワード情報がとれると、
その後は、ＭＬＳＥ型等化器１０内で得られる先行波情
報と遅延波情報との偏差情報が所定値以上の場合は、周
波数弁別器１１で検出された周波数偏差を用いて、三角
関数発生部１５を制御する一方、ＭＬＳＥ型等化器１０
内で得られる先行波情報と遅延波情報との偏差情報が所
定値より小さい場合は、所定の固定周波数偏差を用い
て、三角関数発生部１５を制御するように構成される
（請求項１８）。

【００６７】次に、図５は第５の発明の原理ブロック図
で、この図５において、８′は直交検波部、９は局部発
振器、１０はＭＬＳＥ型等化器、１１は周波数弁別器、
１２Ｃは制御部、１６はバースト受信信号開始・終了検
出部である。ここで、直交検波部８′は、ｋ相ＰＳＫ無
線通信でのバースト受信信号を局部発振器９からのロー
カル信号を用いて直交検波するものであり、ＭＬＳＥ型
等化器１０は、図３にて前述したものと同様に、直交検
波部８で得られた復調信号を入力として、ビタビアルゴ
リズムを用いて、最尤系列推定を施すものであり、バー
スト受信信号開始・終了検出部１６は、バースト受信信
号の開始情報と終了情報とを検出するものである。

【００６８】また、周波数弁別器１１は、図３にて前述
したものと同様に、ＭＬＳＥ型等化器１０での等化前の
時間的に間隔をあけた複数のデータを用いて、これらの
データのもつ周波数偏差を検出するものであり、制御部
１２Ｃは、上述のバースト受信信号開始・終了検出部１
６でバースト受信信号の開始が検出されると、周波数弁
別器１１で得られた周波数偏差を最小にするように、直
交検波部８′における局部発振器９の発振周波数を制御
するとともに、バースト受信信号開始・終了検出部１６
でバースト受信信号の終了が検出されると、そのときの
周波数弁別器１１の周波数偏差を保持するように、直交
検波部８′における局部発振器９の発振周波数を制御す
るものである（以上、請求項１９）。

【００６９】さらに、この場合も、上述の制御部１２Ｃ
は、周波数弁別器１１で得られた周波数偏差に応じて、
この周波数偏差を検出する際の検出データの時間間隔を
可変にするよう構成してもよく（請求項２０）、具体的
には、周波数弁別器１１で得られた周波数偏差の大きさ
と、この周波数偏差を検出する際の検出データの時間間
隔とが反比例するように、周波数偏差を検出する際の検
出データの時間間隔を可変にするよう構成される（請求
項２１）。

【００７０】また、この場合も、制御部１２Ｃは、ＭＬ
ＳＥ型等化器１０内で得られる先行波情報と遅延波情報
との偏差情報に応じ、周波数弁別器で検出された周波数
偏差または所定の固定周波数偏差のいずれかを選択的に
用いることにより、局部発振器９の発振周波数を制御す
るように構成してもよい（請求項２２）。このとき、具
体的に、制御部１２Ｃは、受信信号から初期ユニークワ
ード情報がとれるまでは、周波数弁別器１１で検出され
た周波数偏差を用いて、局部発振器９の発振周波数を制
御するとともに、受信信号から初期ユニークワード情報
がとれると、その後は、ＭＬＳＥ型等化器１０内で得ら
れる先行波情報と遅延波情報との偏差情報が所定値以上
の場合は、周波数弁別器１１で検出された周波数偏差を
用いて、局部発振器９の発振周波数を制御する一方、Ｍ
ＬＳＥ型等化器１０内で得られる先行波情報と遅延波情
報との偏差情報が所定値より小さい場合は、所定の固定
周波数偏差を用いて、局部発振器９の発振周波数を制御
するように構成される（請求項２３）。

【００７１】なお、この図５に示すＭＬＳＥ型等化器１
０を用いた復調装置には、周波数弁別器１１の入力情報
または出力情報を複数組記憶しうる記憶部を設けてもよ
い（請求項２４）。次に、図６は第６の発明の原理ブロ
ック図で、この図６において、８′は直交検波部、９は
局部発振器、１０はＭＬＳＥ型等化器、１１は周波数弁
別器、１２Ｄは制御部、１３は識別部、１４は位相回転
部、１５は三角関数発生部、１６はバースト受信信号開
始・終了検出部である。

【００７２】ここで、直交検波部８′，局部発振器９，
ＭＬＳＥ型等化器１０及び周波数弁別器１１は、それぞ
れ図５にて上述したものと同様のものであり、識別部１
３は、直交検波部８′で得られた復調信号を所定の識別
レベルで識別するものであり、位相回転部１４は、この
識別部１３からの出力について位相回転を施すものであ
り、三角関数発生部１５は、位相回転部１４に位相回転
情報を有する三角関数情報を出力するものであり、バー
スト受信信号開始・終了検出部１６は、バースト受信信
号の開始情報と終了情報とを検出するものである。

【００７３】そして、制御部１２Ｄは、上述のバースト
受信信号開始・終了検出部１６でバースト受信信号の開
始が検出されると、周波数弁別器１１で得られた周波数
偏差を最小にするように、三角関数発生部１５を制御す
るとともに、バースト受信信号開始・終了検出部１６で
バースト受信信号の終了が検出されると、そのときの周
波数弁別器１１の周波数偏差を保持するように、三角関
数発生部１５を制御するものである（以上、請求項２
５）。

【００７４】さらに、この場合も、制御部１２Ｄは、周
波数弁別器１１で得られた周波数偏差に応じて、この周
波数偏差を検出する際の検出データの時間間隔を可変に
するよう構成してもよく（請求項２６）、この場合、具
体的には、周波数弁別器１１で得られた周波数偏差の大
きさと、周波数偏差を検出する際の検出データの時間間
隔とが反比例するように、周波数偏差を検出する際の検
出データの時間間隔を可変にするよう構成される（請求
項２７）。

【００７５】また、制御部１２Ｄは、ＭＬＳＥ型等化器
１０内で得られる先行波情報と遅延波情報との偏差情報
に応じ、周波数弁別器１１で検出された周波数偏差また
は所定の固定周波数偏差のいずれかを選択的に用いるこ
とにより、三角関数発生部１５を制御するように構成し
てもよい（請求項２８）。このとき、具体的に、制御部
１２Ｄは、受信信号から初期ユニークワード情報がとれ
るまでは、周波数弁別器１１で検出された周波数偏差を
用いて、三角関数発生部１５を制御するとともに、受信
信号から初期ユニークワード情報がとれると、その後
は、ＭＬＳＥ型等化器１０内で得られる先行波情報と遅
延波情報との偏差情報が所定値以上の場合は、周波数弁
別器１１で検出された周波数偏差を用いて、三角関数発
生部１５を制御する一方、ＭＬＳＥ型等化器１０内で得
られる先行波情報と遅延波情報との偏差情報が所定値よ
り小さい場合は、所定の固定周波数偏差を用いて、三角
関数発生部１５を制御するように構成される（請求項２
９）。

【００７６】なお、この図６に示すＭＬＳＥ型等化器１
０が用いられる復調装置にも、図５にて前述したごと
く、周波数弁別器１１の入力情報または出力情報を複数
組記憶しうる記憶部を設けてもよい（請求項３０）。

【００７７】

【作用】図１にて前述した本発明のＭＬＳＥ型等化器で
は、ｋ相ＰＳＫ無線通信での送信信号推定用レプリカと
受信信号との誤差の絶対値の２乗であるブランチメトリ
ックを得、このブランチメトリックに基づいて得られる
パスメトリックについて、最も加算結果の小さい遷移を
記憶しながら、最も確からしいパスを受信信号の等化出
力として出力する際、レプリカ生成部１，誤差算出部
２，ブランチメトリック部３，加算・比較・選択処理部
４，インパルス応答演算部５，パスメモリ部６が独立し
た演算器を有するように構成され、且つ、インパルス応
答演算部５とレプリカ生成部１との間に、データの書き
込み及び読み出しを同時に行なうことができるインパル
ス応答メモリ部７が介装されているので、インパルス応
答演算部５からの演算結果の書き込みとレプリカ生成部
１へのインパルス応答演算部５からの演算結果の読み出
しとを同時に行なうことができる。

【００７８】また、このとき、加算・比較・選択処理部
４には、データの書き込み及び読み出しを同時に行なう
ことのできるパスメトリックメモリ部が設けられている
ので、前時点のパスメトリックの読み出しと、加算・比
較・選択処理部４で選択された現時点の選択パスメトリ
ックの書き込みとを同時に行なうことができる（以上、
請求項１）。

【００７９】さらに、具体的に、上述のレプリカ生成部
１では、第１エンコーダによって、基準信号点の複素値
がｋビットアドレスより変換され、この情報を用いて、
１シンボル毎にｋ×ｋ種類のレプリカが１クロックサイ
クルで１種生成され（請求項２）、インパルス応答演算
部５では、第２エンコーダによって、基準信号点に収束
係数を掛け合わせた複素値がｋビットアドレスより変換
される（請求項３）。

【００８０】また、上述のインパルス応答メモリ部７
に、ＤＲＡＭを用いれば、インパルス応答演算部５から
の演算結果の書き込みとレプリカ生成部１へのインパル
ス応答演算部５からの演算結果の読み出しとを同時に行
なうことができ（請求項４）、加算・比較・選択処理部
４に設けられるパスメトリックメモリ部を、２個のメモ
リで構成すれば、前時点のパスメトリックの読み出し
と、現時点の選択パスメトリックの書き込みとをこれら
２個のメモリの交互切替えによって実行することができ
る（請求項５）。

【００８１】さらに、この図１に示すＭＬＳＥ型等化器
に、誤差レジスタを設ければ、加算・比較・選択処理部
４の出力を誤差アドレスとして、ｋ×ｋ種類の誤差から
ｋクロック周期で所要の誤差を出力し、この誤差をイン
パルス応答演算部５へ出力することができ（請求項
６）、誤差算出部２の入力側にＦＩＦＯメモリを設けれ
ば、受信信号を一時的に保存することができる（請求項
７）。

【００８２】次に、図２にて前述した本発明のＭＬＳＥ
型等化器では、ｋ相ＰＳＫ無線通信での送信信号推定用
レプリカと受信信号との誤差の絶対値の２乗であるブラ
ンチメトリックを得、このブランチメトリックに基づい
て得られるパスメトリックについて、最も加算結果の小
さい遷移を記憶しながら、最も確からしいパスを受信信
号の等化出力として出力する際、第１レプリカ生成部１
Ａ，第２レプリカ生成部１Ｂ，第１誤差算出部２Ａ，第
２誤差算出部２Ｂ，第１ブランチメトリック部３Ａ，第
２ブランチメトリック部３Ｂ，加算・比較・選択処理部
４′，パスメモリ部６，第１インパルス応答演算部５
Ａ，第２インパルス応答演算部５Ｂがそれぞれ独立して
演算を行ない、且つ、第１ブランチメトリック部３Ａ及
び第２ブランチメトリック部３Ｂのいずれか一方が、ブ
ランチメトリックを所定値に固定して出力する（以上、
請求項８）。

【００８３】次に、図３にて前述した本発明のＭＬＳＥ
型等化器を用いた復調装置では、ｋ相ＰＳＫ無線通信で
の受信信号が、直交検波部８で局部発振器９からのロー
カル信号を用いて直交検波され、この直交検波部８で得
られた復調信号に対して、ＭＬＳＥ型等化器１０によっ
て、ビタビアルゴリズムを用いて、最尤系列推定を施さ
れるが、この際、周波数弁別器１１によって、ＭＬＳＥ
型等化器１０での等化前の時間的に間隔をあけた複数の
データを用いて、これらのデータのもつ周波数偏差が検
出され、この周波数偏差が最小になるように、直交検波
部８における局部発振器９の発振周波数が制御部１２Ａ
によって制御される（請求項９）。

【００８４】また、上述の制御部１２Ａは、周波数弁別
器１１で得られた周波数偏差に応じて、この周波数偏差
を検出する際の検出データの時間間隔を可変にすること
もでき（請求項１０）、具体的には、周波数弁別器１１
で得られた周波数偏差の大きさと、この周波数偏差を検
出する際の検出データの時間間隔とが反比例するよう
に、周波数偏差を検出する際の検出データの時間間隔を
可変にする（請求項１１）。

【００８５】また、この制御部１２Ａは、ＭＬＳＥ型等
化器１０内で得られる先行波情報と遅延波情報との偏差
情報に応じ、周波数弁別器１１で検出された周波数偏差
または所定の固定周波数偏差のいずれかを選択的に用い
ることにより、局部発振器９の発振周波数を制御するこ
ともできる（請求項１２）。この場合、具体的に、制御
部１２Ａは、受信信号から初期ユニークワード情報がと
れるまでは、周波数弁別器１１で検出された周波数偏差
を用いて、局部発振器９の発振周波数を制御するととも
に、受信信号から初期ユニークワード情報がとれると、
その後は、ＭＬＳＥ型等化器１０内で得られる先行波情
報と遅延波情報との偏差情報が所定値以上の場合は、周
波数弁別器１１で検出された周波数偏差を用いて、局部
発振器９の発振周波数を制御する一方、ＭＬＳＥ型等化
器１０内で得られる先行波情報と遅延波情報との偏差情
報が所定値より小さい場合は、所定の固定周波数偏差を
用いて、局部発振器９の発振周波数を制御する（請求項
１３）。

【００８６】次に、図４にて前述した本発明のＭＬＳＥ
型等化器を用いた復調装置では、ｋ相ＰＳＫ無線通信で
の受信信号が、直交検波部８で局部発振器９からのロー
カル信号を用いて直交検波され、これにより得られた復
調信号は、識別部１３で所定の識別レベルで識別され、
位相回転部１４で、三角関数発生部１５からの位相回転
情報を有する三角関数情報に基づいて、位相回転が施さ
れ、さらに、ＭＬＳＥ型等化器１０によって、ビタビア
ルゴリズムを用いて、最尤系列推定を施される。

【００８７】そして、このとき、周波数弁別器１１で
は、ＭＬＳＥ型等化器１０での等化前の時間的に間隔を
あけた複数のデータを用いて、これらのデータのもつ周
波数偏差が検出され、得られた周波数偏差が最小になる
ように、制御部１２Ｂによって三角関数発生部１５が制
御される（以上、請求項１４）。さらに、この場合も、
上述の制御部１２Ｂは、周波数弁別器１１で得られた周
波数偏差に応じて、この周波数偏差を検出する際の検出
データの時間間隔を可変にすることもでき（請求項１
５）、この場合、具体的には、周波数弁別器１１で得ら
れた周波数偏差の大きさと、この周波数偏差を検出する
際の検出データの時間間隔とが反比例するように、周波
数偏差を検出する際の検出データの時間間隔を可変にす
る（請求項１６）。

【００８８】また、この制御部１２Ｂは、ＭＬＳＥ型等
化器１０内で得られる先行波情報と遅延波情報との偏差
情報に応じ、周波数弁別器１１で検出された周波数偏差
または所定の固定周波数偏差のいずれかを選択的に用い
ることにより、三角関数発生部１５を制御することもで
きる（請求項１７）。この場合は、具体的に、制御部１
２Ｂは、受信信号から初期ユニークワード情報がとれる
までは、周波数弁別器１１で検出された周波数偏差を用
いて、三角関数発生部１５を制御するとともに、受信信
号から初期ユニークワード情報がとれると、その後は、
ＭＬＳＥ型等化器１０内で得られる先行波情報と遅延波
情報との偏差情報が所定値以上の場合は、周波数弁別器
１１で検出された周波数偏差を用いて、三角関数発生部
１５を制御する一方、ＭＬＳＥ型等化器１０内で得られ
る先行波情報と遅延波情報との偏差情報が所定値より小
さい場合は、所定の固定周波数偏差を用いて、三角関数
発生部１５を制御する（請求項１８）。

【００８９】次に、図５にて前述した本発明のＭＬＳＥ
型等化器を用いた復調装置でも、ｋ相ＰＳＫ無線通信で
の受信信号が、直交検波部８で局部発振器９からのロー
カル信号を用いて直交検波され、この直交検波部８で得
られた復調信号に対して、ＭＬＳＥ型等化器１０によっ
て、ビタビアルゴリズムを用いて、最尤系列推定を施さ
れる。

【００９０】そして、この際、図５に示す復調装置で
は、周波数弁別器１１によって、図３にて前述したごと
く、ＭＬＳＥ型等化器１０での等化前の時間的に間隔を
あけた複数のデータを用いて、これらのデータのもつ周
波数偏差が検出され、バースト受信信号開始・終了検出
部１６でバースト受信信号の開始が検出されると、制御
部１２Ｃによって、周波数弁別器１１で得られた周波数
偏差が最小になるように、直交検波部８′における局部
発振器９の発振周波数が制御されるとともに、バースト
受信信号開始・終了検出部１６でバースト受信信号の終
了が検出されると、そのときの周波数弁別器１１の周波
数偏差を保持するように、直交検波部８′における局部
発振器９の発振周波数が制御される（以上、請求項１
９）。

【００９１】さらに、この場合も、上述の制御部１２Ｃ
は、周波数弁別器１１で得られた周波数偏差に応じて、
この周波数偏差を検出する際の検出データの時間間隔を
可変にすることができ（請求項２０）、具体的には、周
波数弁別器１１で得られた周波数偏差の大きさと、この
周波数偏差を検出する際の検出データの時間間隔とが反
比例するように、周波数偏差を検出する際の検出データ
の時間間隔を可変にする（請求項２１）。

【００９２】また、この場合も、制御部１２Ｃは、ＭＬ
ＳＥ型等化器１０内で得られる先行波情報と遅延波情報
との偏差情報に応じ、周波数弁別器で検出された周波数
偏差または所定の固定周波数偏差のいずれかを選択的に
用いることにより、局部発振器９の発振周波数を制御す
ることができる（請求項２２）。このとき、具体的に、
制御部１２Ｃは、受信信号から初期ユニークワード情報
がとれるまでは、周波数弁別器１１で検出された周波数
偏差を用いて、局部発振器９の発振周波数を制御すると
ともに、受信信号から初期ユニークワード情報がとれる
と、その後は、ＭＬＳＥ型等化器１０内で得られる先行
波情報と遅延波情報との偏差情報が所定値以上の場合
は、周波数弁別器１１で検出された周波数偏差を用い
て、局部発振器９の発振周波数を制御する一方、ＭＬＳ
Ｅ型等化器１０内で得られる先行波情報と遅延波情報と
の偏差情報が所定値より小さい場合は、所定の固定周波
数偏差を用いて、局部発振器９の発振周波数を制御する
（請求項２３）。

【００９３】なお、この図５に示す復調装置では、記憶
部によって、周波数弁別器１１の入力情報または出力情
報を複数組記憶することもできる（請求項２４）。次
に、図６にて前述した本発明のＭＬＳＥ型等化器を用い
た復調装置でも、図４にて前述したごとく、ｋ相ＰＳＫ
無線通信での受信信号が、直交検波部８で局部発振器９
からのローカル信号を用いて直交検波され、これにより
得られた復調信号は、識別部１３で所定の識別レベルで
識別され、位相回転部１４で、三角関数発生部１５から
の位相回転情報を有する三角関数情報に基づいて、位相
回転が施され、さらに、ＭＬＳＥ型等化器１０によっ
て、ビタビアルゴリズムを用いて、最尤系列推定を施さ
れる。

【００９４】そして、この際、この図６に示す復調装置
では、バースト受信信号開始・終了検出部１６でバース
ト受信信号の開始が検出されると、制御部１２Ｄによっ
て、周波数弁別器１１で得られた周波数偏差が最小にな
るように、三角関数発生部１５が制御されるとともに、
バースト受信信号開始・終了検出部１６でバースト受信
信号の終了が検出されると、そのときの周波数弁別器１
１の周波数偏差を保持するように、三角関数発生部１５
が制御される（請求項２５）。

【００９５】さらに、この場合も、上述の制御部１２Ｄ
は、周波数弁別器１１で得られた周波数偏差に応じて、
この周波数偏差を検出する際の検出データの時間間隔を
可変にすることができ（請求項２６）、この場合、具体
的には、周波数弁別器１１で得られた周波数偏差の大き
さと、周波数偏差を検出する際の検出データの時間間隔
とが反比例するように、周波数偏差を検出する際の検出
データの時間間隔を可変にする（請求項２７）。

【００９６】また、制御部１２Ｄは、ＭＬＳＥ型等化器
１０内で得られる先行波情報と遅延波情報との偏差情報
に応じ、周波数弁別器１１で検出された周波数偏差また
は所定の固定周波数偏差のいずれかを選択的に用いるこ
とにより、三角関数発生部１５を制御することもできる
（請求項２８）。このとき、具体的に、制御部１２Ｄ
は、受信信号から初期ユニークワード情報がとれるまで
は、周波数弁別器１１で検出された周波数偏差を用い
て、三角関数発生部１５を制御するとともに、受信信号
から初期ユニークワード情報がとれると、その後は、Ｍ
ＬＳＥ型等化器１０内で得られる先行波情報と遅延波情
報との偏差情報が所定値以上の場合は、周波数弁別器１
１で検出された周波数偏差を用いて、三角関数発生部１
５を制御する一方、ＭＬＳＥ型等化器１０内で得られる
先行波情報と遅延波情報との偏差情報が所定値より小さ
い場合は、所定の固定周波数偏差を用いて、三角関数発
生部１５を制御する（請求項２９）。

【００９７】なお、この図６に示す復調装置でも、記憶
部によって、周波数弁別器１１の入力情報または出力情
報を複数組記憶することもできる（請求項３０）。

【００９８】

【実施例】以下、図面を参照して本発明の実施例を説明
する。 （ａ）第１実施例の説明 図７は本発明の第１実施例としてのＭＬＳＥ型等化器が
適用される移動体無線通信システムの一例を示すブロッ
ク図で、この図７において、２１は送信機、２２は受信
機であり、本実施例では、これらの送信機２１及び受信
機２２との間でｋ相ＰＳＫ(Phase Shift Keying)無線通
信（通常、ｋは２以上の偶数）が行なわれるようになっ
ている。

【００９９】このため、送信機２１には、変調器２３及
び発振器２４が設けられ、この送信器からは、送信ビッ
ト列が、発振機２４からの所要の発振周波数に応じて変
調器２３でｋ相位相変調が施されて受信器２２へ向けて
アンテナ２５から送信されるようになっている。一方、
受信機２２は、各アンテナ２６Ａ，２６Ｂで受信される
ｋ相ＰＳＫを施された受信信号を発振機２７からの所要
の発振周波数に応じてそれぞれ復調する復調器２８Ａ，
２８Ｂが設けられて、いわゆるダイバーシチ受信構成と
なっておいる。そして、この受信機２２には、さらに、
本発明の要部であるＭＬＳＥ型等化器２９が設けられて
おり、上述のダイバーシチ構成によってそれぞれ受信・
復調された各受信信号の遅延やフェージングなどの影響
がＭＬＳＥ型等化器２９によって等化されるようになっ
ている。

【０１００】そして、図８は本発明の要部であるＭＬＳ
Ｅ型等化器２９の構成を示すブロック図で、この図８に
おいて、３１Ａ，３１Ｂはそれぞれレプリカ生成部、３
２Ａ，３２Ｂはそれぞれ誤差計算部、３３Ａ，３３Ｂは
それぞれブランチメトリック計算部、３４はＡＣＳ部
（加算・比較・選択処理部）、３５Ａ，３５Ｂはそれぞ
れＣＩＲ計算部（インパルス応答演算部）、３６はパス
メモリ部、３７Ａ，３７ＢはそれぞれＤＰＲＡＭ（Dual
-Port RAM ：インパルス応答メモリ部）、３８Ａ，３８
Ｂはそれぞれ誤差レジスタ、３９Ａ，３９Ｂはそれぞれ
ＦＩＦＯ(First-In-First-Out)メモリ、４０は制御部で
ある。

【０１０１】ここで、レプリカ生成部３１Ａ（第１レプ
リカ生成部）は、後述するＣＩＲ計算部３５Ａで得られ
る伝送路のＣＩＲ（インパルス応答）の演算結果を用い
て、送信機２１から送信されるｋ相ＰＳＫ無線通信での
送信信号（送信ビット列）を推定したレプリカ信号（Ｒ
Ａ^* _X,Y,n ）を生成するものである。また、誤差計算部
３２Ａ（第１誤差算出部）は、このレプリカ生成部３５
Ａで得られたレプリカ信号と、アンテナ２６Ａで受信さ
れるｋ相ＰＳＫ無線通信での受信信号（ＳＡ_n ：第１受
信信号）とに対して減算処理を施すことによって、信号
誤差（ＥＡ^* _X,Y,n ）を算出するものであり、ブランチ
メトリック計算部３３Ａ（第１ブランチメトリック部）
は、誤差計算部３２Ａで得られた信号誤差（ＥＡ^*
_X,Y,n ）の絶対値を２乗してブランチメトリック（｜Ｅ
Ａ^* _X,Y,n ｜² ）を得るものである。

【０１０２】一方、レプリカ生成部３１Ｂ（第２レプリ
カ生成部）は、上述のレプリカ生成部３１Ａと同様に、
後述するＣＩＲ計算部３５Ｂで得られる伝送路のＣＩＲ
（インパルス応答）の演算結果を用いて、送信機２１か
ら送信されるｋ相ＰＳＫ無線通信での送信信号（送信ビ
ット列）を推定したレプリカ信号（ＲＢ^* _X,Y,n ）を生
成するものである。

【０１０３】また、誤差計算部３２Ｂ（第２誤差算出
部）は、このレプリカ生成部３５Ｂで得られたレプリカ
信号と、アンテナ２６Ｂで受信されるｋ相ＰＳＫ無線通
信での受信信号（ＳＢ_n ：第２受信信号）とに対して減
算処理を施すことによって、信号誤差（ＥＢ^* _X,Y,n ）
を算出するものであり、ブランチメトリック計算部３３
Ｂ（第２ブランチメトリック部）は、誤差計算部３２Ｂ
で得られた信号誤差（ＥＢ^* _X,Y,n ）の絶対値を２乗し
てブランチメトリック（｜ＥＢ^* _X,Y,n ｜² ）を得るも
のである。

【０１０４】さらに、ＡＣＳ部(Add Compare Select:加
算・比較・選択処理部）３４は、上述の各ブランチメト
リック計算部３３Ａ，３３Ｂでそれぞれ得られたブラン
チメトリック（｜ＥＡ^* _X,Y,n ｜² ，｜ＥＢ^* _X,Y,n ｜
² ）を、順次、積算してゆくことにより得られるパスメ
トリック（ＰＭ_X,Y,n ）について、加算処理，比較処理
及び選択処理を施すことにより、最も加算結果の小さい
受信信号の信号点の状態遷移を選択するもので、このた
め、このＡＣＳ部３４は、加算部３４２，比較選択部３
４２及びパスメトリックメモリ３４３を有して構成され
る。

【０１０５】ここで、加算部３４２は、各ブランチメト
リック計算部３３Ａ，３３Ｂでそれぞれ得られたブラン
チメトリック（｜ＥＡ^* _X,Y,n ｜² ，｜ＥＢ^* _X,Y,n ｜
² ）にその時点までに得られたパスメトリック（ＰＭ
_X,Y,n-1 ）を加算するものであり、比較選択部３４２
は、この加算部３４２で得られる現時点でのパスメトリ
ック（ＰＭ_X,Y,n ）と上述の現時点までに得られたパス
メトリック（ＰＭ_X,Y,n-1）とを比較して、値の小さい
方のパスメトリックを選択して、誤差アドレスとして出
力するものである。

【０１０６】また、パスメトリックメモリ（パスメトリ
ックメモリ部）３４３は、データの書き込み及び読み出
しを同時に行なうことのできるメモリで、前時点のパス
メトリック（ＰＭ_X,Y,n-1 ）の読み出しと、比較選択部
３４２（ＡＣＳ部３４）で選択された現時点の選択パス
メトリック（ＰＭ_X,Y,n ）の書き込みとを同時に行なう
ことができるようになっている。

【０１０７】さらに、ＣＩＲ計算部３５Ａは、後述する
誤差レジスタ３８Ａから上述のＡＣＳ部３４で得られた
誤差アドレスに基づいてｋクロック周期で出力される信
号誤差（ＥＡ^* _(X),Y,n ）に基づき、ＬＭＳ(Least-Mea
n-Square) などの所要のアルゴリズムで、伝送路のＣＩ
Ｒ(Channel Impulse Response ：インパルス応答) を演
算して、この演算結果〔ＣＡ（０）^* _Y,n ，ＣＡ（０）
^* _X,n-1 ，ＣＡ（−１）^* _Y,n ，ＣＡ（−
１）^* _X,n-1 〕を後述するＤＰＲＡＭ３７Ａを介してレ
プリカ信号（ＲＡ^* _X,Y,n ）生成用の情報として、レプ
リカ生成部３１Ａへ入力するものである。

【０１０８】また、ＣＩＲ計算部３５Ｂは、後述する誤
差レジスタ３８Ｂから同じく上述のＡＣＳ部３４で得ら
れた誤差アドレスに基づいてｋクロック周期で出力され
る誤差情報に基づき、ＣＩＲ計算部３５Ａと同様に、Ｌ
ＭＳなどの所要のアルゴリズムで、伝送路のＣＩＲを演
算して、この演算結果〔ＣＢ（０）^* _Y,n ，ＣＢ（０）
^* _X,n-1 ，ＣＢ（−１）^* _Y,n ，ＣＢ（−
１）^* _X,n-1 〕を各レプリカ信号（ＲＢ^* _X,Y,n ）生成
用の情報として、レプリカ生成部３１Ｂへ入力するもの
である。

【０１０９】さらに、パスメモリ部３６は、上述のＡＣ
Ｓ部３４で得られた誤差アドレス（処理結果）に基づい
て、最もパスメトリック（ＰＭ_X,Y,n ）の加算結果の小
さい遷移を記憶しながら、最終的に、選択された最も確
からしいパス上のデータを再生して等化データとして出
力するものである。このため、このパスメモリ部３６
は、図１１に示すように、最もパスメトリック（ＰＭ
_X,Y,n ）の加算結果の小さい遷移のデータを記憶するラ
ンダムアクセスメモリ（ＲＡＭ）４０２，このＲＡＭ４
０２へのデータの書き込み／読み出しを制御するパスメ
モリ制御部４０１及びこのパスメモリ制御部４０１から
出力される等化データをデコードして出力するデコーダ
（ＤＥＣ）４０３を用いて構成され、さらに、パスメモ
リ制御部(PMEM-CONT) ４０１，ＲＡＭ４０２は、図１２
及び図１３に示すごとく構成される。

【０１１０】また、各ＤＰＲＡＭ３７Ａ，３７Ｂは、デ
ータの書き込み及び読み出しを同時に行なうことができ
るメモリで、この図８に示すごとくそれぞれがインパル
ス応答演算部５とレプリカ生成部１との間に介装される
ことによって、各ＣＩＲ計算部３５Ａ，３５Ｂからの演
算結果の書き込みと、各レプリカ生成部３１Ａ，３１Ｂ
への各ＣＩＲ計算部３５Ａ，３５Ｂからの演算結果の読
み出しとが同時に行なわれるようになっている。

【０１１１】さらに、各誤差レジスタ３８Ａ，３８Ｂ
は、それぞれｋ×ｋ種類の信号誤差（レプリカ信号と受
信信号との誤差）からＡＣＳ部３４から受けた誤差アド
レスに対応する信号誤差（ＥＡ^* _(X),Y,n ，ＥＢ^*
_(X),Y,n ）を、ｋクロック周期で出力し、各信号誤差を
それぞれＣＩＲ計算部３５Ａ，３５Ｂへ出力するもので
ある。

【０１１２】また、各ＦＩＦＯメモリ３９Ａ，３９Ｂ
は、この図８に示すごとく各誤差計算部３２Ａ，３２Ｂ
の入力側に設けられることにより、各アンテナ２６Ａ，
２６Ｂ（図７参照）で受信される各受信信号（ＳＡ_n ，
ＳＢ_n ）をそれぞれ一時的に保持する入力バッファで、
これらのＦＩＦＯメモリ３９Ａ，３９Ｂによって、両受
信信号から得られる誤差やブランチメトリックなどの両
データの同期が取られるようになっている。また、この
ように、ＦＩＦＯメモリ３９Ａ，３９Ｂを用いて受信信
号とＭＬＳＥ型等化器２９内での処理とを非同期にする
ことで、ＭＬＳＥ型等化器２９内の高速クロックによる
処理も可能にしている。

【０１１３】さらに、制御部４０は、ＭＬＳＥ型等化器
２９を構成する上述の各演算ブロックへ制御データを供
給して演算処理などの動作を統括的に制御するもので、
各演算ブロック間のデータの受渡しタイミング信号の発
生，シンボルアドレスの発生，トレーニング，データ系
列，ターミネーション処理などの各シーケンス制御を行
なうようになっている。

【０１１４】このような構成により、本実施例における
ＭＬＳＥ型等化器２９では、各レプリカ生成部３１Ａ，
３１Ｂ，誤差計算部３２Ａ，３２Ｂ，ブランチメトリッ
ク計算部３３Ａ，３３Ｂ，ＡＣＳ部３４，ＣＩＲ計算部
３５Ａ，３５Ｂ及びパスメモリ部３６で行なわれる演算
処理が、１つのＣＰＵやＤＳＰ(Digital Signal Proces
sor)を用いてソフトウェアで処理されるのではなく、そ
れぞれ独立した演算器によって処理されるようになって
いる。

【０１１５】そして、図９は上述のレプリカ生成部３１
Ａ（３１Ｂ），ＤＰＲＡＭ３７Ａ（３７Ｂ）及びＣＩＲ
計算部３５Ａ（３５Ｂ）の詳細構成を示すブロック図
で、この図９に示すように、レプリカ生成部３１Ａ（３
１Ｂ）は、加算器４１，複素乗算器４２，４３及びエン
コーダ(PLD DI/DR) ４５，４６を有して構成され、ＣＩ
Ｒ計算部３５Ａ（３５Ｂ）は、加算器４７，４８，複素
乗算器４９，５０及びエンコーダ(PLD μDI／μDR) ５
１，５２を有して構成される。

【０１１６】ここで、レプリカ生成部３１Ａ（３１Ｂ）
において、各エンコーダ（第１エンコーダ）４５，４６
は、それぞれ先行波，遅延波のシンボルアドレス（ｋビ
ットアドレス）をＤＰＲＡＭ３７Ａ（３７Ｂ）から読み
込んで、このシンボルアドレスに対応する基準信号点の
複素値を量子化するものであり、各複素乗算器４２，４
３は、それぞれ各エンコーダ４５，４６で量子化された
基準信号点の複素値と、ＤＰＲＡＭ３７Ａ（３７Ｂ）か
ら読み出されるＣＩＲ係数とを用いて複素乗算を施すこ
とによって、先行波，遅延波それぞれのレプリカ信号を
生成するものであり、加算器４１は、これらの各複素乗
算器４２，４３で生成された先行波，遅延波それぞれの
レプリカ信号を加算して出力するものである。

【０１１７】これにより、このレプリカ生成部３１Ａ
（３１Ｂ）では、各エンコーダ４５，４６からの情報を
用いて、受信信号１シンボル毎にｋ×ｋ種類のレプリカ
信号が１クロックサイクルで１種生成される。具体的
に、このレプリカ生成部３１Ａ（３１Ｂ）では、基準と
なる理想信号点にＣＩＲ係数を掛け合わせることによっ
て生成されるが、このＣＩＲ係数は、ＡＣＳ部３４より
送られる（ｊ）ＢＩＴのシンボルアドレスによって後述
するＤＰＲＡＭ３７Ａ（３７Ｂ）より呼び出される。

【０１１８】そして、このとき、（ｍ）ＢＩＴの量子化
された理想信号点も、シンボルアドレスによって呼び出
されるが、本実施例におけるＭＬＳＥ型等化器２９で
は、エンコーダ４５，４６によって、（ｉ）ＢＩＴのシ
ンボルアドレスから（ｍ）ＢＩＴの量子化された理想信
号点をコード化される。ここで、上述のごとく（ｍ）Ｂ
ＩＴの量子化理想信号点を生成するには、他にリードオ
ンリーメモリ（ＲＯＭ）を用いることも考えられるが、
アクセス速度の速いＲＯＭは非常に高価であるととも
に、本実施例に示すＭＬＳＥ型等化器２９のように高速
使用の回路では、アクセス時間に余裕が無くなってしま
うことや、読み出しデータを同期させるためのフリップ
フロップ（ＦＦ）が必要になるということから、本実施
例におけるＭＬＳＥ型等化器２９では、前述したごとく
エンコーダ４５，４６を用いることにより高速動作を可
能としているのである。

【０１１９】一方、ＣＩＲ計算部３５Ａ（３５Ｂ）にお
いて、各エンコーダ（第２エンコーダ）５１，５２は、
それぞれ基準信号点に収束係数を掛け合わせた複素値を
誤差レジスタ３８Ａ（３８Ｂ）からの誤差アドレス（ｋ
ビットアドレス）より変換して量子化するものであり、
各複素乗算器４９，５０は、それぞれ各エンコーダ５
１，５２で得られた複素値（基準信号点×収束係数）
と、誤差計算部３２Ａ（３２Ｂ）から得られる誤差とに
対して複素乗算を施すことによって、先行波，遅延波か
らＣＩＲ係数を得るものであり、各加算器４７，４８
は、それぞれ各複素乗算器４９，５０で現時点での先行
波，遅延波それぞれから得られた各ＣＩＲ係数と、現時
点までに得られていた旧ＣＩＲ係数とを加算して、ＤＰ
ＲＡＭ３７Ａ（３７Ｂ）に書き込むことによって、ＤＰ
ＲＡＭ３７Ａ（３７Ｂ）におけるＣＩＲ係数を、順次、
更新してゆくものである。

【０１２０】つまり、このＣＩＲ計算部３５Ａ（３５
Ｂ）では、ＬＭＳなどの所定のアルゴリズムでＣＩＲ係
数の更新を行なうために、基準信号点と収束係数とが必
要であるので、上述のレプリカ生成部３１Ａ（３１Ｂ）
と同様に、基準信号点と収束係数を掛け合わせた複素値
を、エンコーダ５１，５２によって、（ｊ）ＢＩＴのシ
ンボルアドレスから（ｍ）ＢＩＴの量子化データに変換
することで、高速動作を可能としているのである。な
お、この場合のエンコーダ５１，５２は、書き換えの可
能なもので、収束係数を変更する場合もエンコーダ５
１，５２のデータの書き換えだけで変更できるようにな
っている。

【０１２１】上述のごとく構成により、レプリカ生成部
３１Ａ（３１Ｂ）でレプリカ信号を全て生成する前に、
現時点までの処理分でＣＩＲ係数の更新係数がメモリ
（ＤＰＲＡＭ３７Ａ，３７Ｂ）に書き込まれる。そし
て、この際、各ＣＩＲ計算部３５Ａ，３５Ｂと各レプリ
カ生成部３１Ａ，３１ＢとでのＣＩＲ係数の遣り取りの
際、ＤＰＲＡＭ３７Ａ，３７Ｂのメモリ領域を、レプリ
カ生成用係数呼び出し領域と更新用係数書き込み領域と
に分割して、相互のメモリ領域を処理シンボル単位で入
れ換えることによって、連続した動作を可能にするとと
もに、ＣＩＲ係数が上書きされることを防いでいる。

【０１２２】さらに、図１０は上述のＡＣＳ部３４及び
誤差レジスタ３８Ａ（３８Ｂ）の詳細構成を示すブロッ
ク図で、この図１０に示すように、まず、ＡＣＳ部３４
は、図８にて前述したごとく加算部３４１，比較選択部
３４２及びパスメトリックメモリ３４３からなってお
り、さらに、加算部３４１は、フリップフロップ（Ｆ
Ｆ）回路３４４，３４５，３４７、加算器３４６，３４
８からなり、比較選択部３４２は、フリップフロップ
（ＦＦ）回路３４９，３５０，３５４，セレクタ３５
１，３５２及びコンパレータ３５３からなり、パスメト
リックメモリ３４３は、読み出しアドレスカウンタ３５
５，書き込みアドレスカウンタ３５６，ＲＡＭ切替カウ
ンタ３５７，書き込みカウンタ３５８，デコーダ３５
９，２つのランダムアクセスメモリ（ＲＡＭ）３６１，
３６２からなっている。

【０１２３】ここで、まず、加算部３４１において、各
ＦＦ回路３４４，３４５は、それぞれ各ブランチメトリ
ック計算部３３Ａ，３３Ｂ（図７参照）で得られるブラ
ンチメトリック（｜ＥＡ^* _X,Y,n ｜² ，｜ＥＢ^* _X,Y,n
｜² ）を一旦ラッチして、供給されたクロックサイクル
に応じて加算器３４６へ出力するものであり、加算器３
４６は各ブランチメトリック（｜ＥＡ^* _X,Y,n ｜² ，｜
ＥＢ^* _X,Y,n ｜² ）を合成して加算器３４８へ出力する
ものである。

【０１２４】そして、このとき、上述の各ＦＦ回路３４
４，３４５へは、この図１０に示すごとくそれぞれ「Ｂ
ＲＡＡ」信号，「ＢＲＢＢ」信号が供給されるようなっ
ていおり、これらの「ＢＲＡＡ」信号，「ＢＲＢＢ」信
号によって、加算器３４６へ入力されるブランチメトリ
ックの制御が行なわれるようになっている。つまり、例
えば、「ＢＲＡＡ」信号によって、一方のブランチメト
リック計算部３３Ａから出力されるのブランチメトリッ
クを、“ＡＬＬ ＬＯＷ”（所定値）に固定してブラン
チメトリックの値を「０」にすることにより、ダイバー
シチ動作から単一受信動作へ切替えられるようになって
いるのである。

【０１２５】さらに、ＦＦ回路３４７は、後述するパス
メトリックメモリ３４３のＲＡＭ３６１又は３６２から
出力される現時点までのパスメトリック（ブランチメト
リックの積算値）を一旦ラッチして、クロックサイクル
に応じて加算器３４８へ出力するものであり、加算器３
４８は、上述の加算器３４８からの合成ブランチメトリ
ックとＦＦ回路３４７で一旦ラッチされた現時点までの
パスメトリックを加算することによって、現時点でのパ
スメトリック（ＰＭ_X,Y,n ）を得るものである。

【０１２６】また、比較選択部３４２において、各ＦＦ
回路３４９，３５０は、それぞれ上述の加算部３４１に
おける加算器３４８で得られた現時点でのパスメトリッ
ク（ＰＭ_X,Y,n ）を一旦ラッチして、クロックサイクル
に応じてセレクタ３５１へ出力するものであり、各セレ
クタ３５１，３５２及びコンパレータ３５３は、この現
時点でのパスメトリック（ＰＭ_X,Y,n ）と、この比較選
択部３４２で前時点に得られＦＦ回路３５４を通じて出
力されたパスメトリックとを比較して、最も信号点の状
態遷移の小さいパスメトリックを選択的に、パスメトリ
ックメモリ３４３及び誤差レジスタ３８Ａ（３８Ｂ）へ
出力するものである。

【０１２７】さらに、パスメトリックメモリ３４３にお
いて、読み出しアドレスカウンタ３５５は、前時点に比
較選択部３４２で選択されたパスメトリックが書き込ま
れたアドレスをクロックサイクルに応じてデコーダ３５
９を通じて出力するもので、この読み出しアドレスカウ
ンタ３５５からのアドレスに対応するパスメトリックが
出力されるようになっている。

【０１２８】また、書き込みアドレスカウンタ３５６
は、比較選択部３４２で選択されたパスメトリックを書
き込むべきＲＡＭ３６１又はＲＡＭ３６２のアドレスを
クロックサイクルに応じてデコーダ３５９を通じて出力
するものであり、書き込みカウンタ３５８は、書き込み
アドレスカウンタ３５６から出力されるＲＡＭ３６１又
はＲＡＭ３６２のアドレスに比較選択部３４２で選択さ
れたパスメトリックを書き込むカウンタ値を出力するも
のであり、ＲＡＭ切替カウンタ３５７は、比較選択部３
４２で選択された前時点のパスメトリックの読み出し，
現時点のパスメトリックの書き込みを行なうＲＡＭ３６
１又はＲＡＭ３６２の切替え信号を出力するものであ
る。

【０１２９】つまり、このパスメトリックメモリ３４３
は、前時点のパスメトリックの読み出しと、現時点の選
択パスメトリックの書き込みとを、ＲＡＭ切替カウンタ
３５７を用いて、２個のＲＡＭ３６１，３６２（２個の
メモリ）の交互切替えによって実行するようになってい
るのである。一方、この図１０に示すように、誤差レジ
スタ３８Ａ（３８Ｂ）は、ｋ×ｋ個の誤差から選択パス
メトリックに付随する誤差、及びｋ個の誤差のうち何番
目の誤差であるかを誤差アドレスとして、選択パスメト
リックの出力と同時タイミングで出力するために、アド
レスカウンタ３８１，シフトレジスタ３８２，フリップ
フロップ（ＦＦ）回路３８３，３８６及びセレクタ３８
４，３８５で構成されている。

【０１３０】ここで、アドレスカウンタ３８１は、誤差
アドレスを出力するものであり、シフトレジスタ３８２
は、選択用パスメトリックと選択タイミングを合わせる
ものであり、セレクタ３８４は、選択する誤差と誤差ア
ドレスを切り換えるものであり、セレクタ３８５は、誤
差と誤差アドレスを、ＡＣＳ部３４の比較選択部３４２
におけるコンパレータ３５３の出力を利用して選択する
ものであり、ＦＦ回路３８６は、選択パスメトリックが
選択されるのと同時に選択パスメトリックに付随した誤
差とその誤差アドレスとを出力するもので、これによ
り、選択パスメトリックに付随した誤差とその誤差アド
レスとをメモリに蓄えることなく出力することができる
ようになっている。

【０１３１】上述のごとく構成された本実施例における
ＭＬＳＥ型等化器２９では、各ＣＩＲ計算部３５Ａ，３
５Ｂによって、ＬＭＳなどのアルゴリズムを用いてＣＩ
Ｒ係数の更新が行なわれ、ＤＰＲＡＭ３７Ａ，３７Ｂに
よって、各ＣＩＲ計算部３５Ａ，３５Ｂと各レプリカ生
成部３１Ａ，３１Ｂとの間でＣＩＲ係数の保存，受渡し
が行なわれる。

【０１３２】具体的に、例えば、上述のレプリカ生成部
３１Ａ（３１Ｂ）では、レプリカ生成用に使用されるＣ
ＩＲ係数がＤＰＲＡＭ３７Ａ（３７Ｂ）より読みださ
れ、エンコーダ４５，４６によって、先行波，遅延波そ
れぞれにおける基準信号点の複素値が量子化データに変
換され、これら先行波，遅延波におけるＣＩＲ係数と量
子化データに変換された基準信号点の複素値とが、それ
ぞれ複素乗算器４２，４３で複素乗算されて、先行波の
レプリカ信号と遅延波のレプリカ信号とが生成される。

【０１３３】そして、これらの先行波，遅延波の各レプ
リカ信号が、加算器４１で加算されてることによって、
１シンボル毎にｋ×ｋ種類のレプリカ信号が１クロック
サイクルで１種生成される。一方、ＣＩＲ計算部３５Ａ
（３５Ｂ）では、時点「ｔ」においてレプリカ生成部３
１Ａ（３１Ｂ）がＤＰＲＡＭ３７Ａ（３７Ｂ）から読み
出したＣＩＲ係数の記憶されたメモリ領域から、更新す
る時点「ｔ−１」のＣＩＲ係数が読み出され、これによ
り更新されたＣＩＲ係数は、時点「ｔ＋１」でレプリカ
生成部３１Ａ（３１Ｂ）でＣＩＲ係数を読み出すメモリ
領域に書き込まれる。

【０１３４】さらに、誤差計算部３８Ａ（３８Ｂ）で
は、受信信号とレプリカ生成部３１Ａ（３１Ｂ）で生成
されたレプリカ信号との誤差が算出され、ＦＩＦＯメモ
リ３９Ａ（３９Ｂ）は、受信信号を内部クロックと非同
期で受け取る。ブランチメトリック計算部３３Ａ（３３
Ｂ）では、誤差の絶対値の２乗が求められる。また、Ａ
ＣＳ部３４では、ブランチメトリック計算部３３Ａ（３
３Ｂ）で得られたブランチメトリックと現時点までのパ
スメトリックとの加算、パスメトリックの比較選択、更
新が行なわれ、誤差レジスタ３８Ａ（３８Ｂ）では、ｋ
個の誤差が保存され、ＡＣＳ部３４によるパスメトリッ
クの比較選択結果よりｋクロック周期で、ｋ個のうちの
１つの誤差が出力される。

【０１３５】さらに、ブランチメトリック計算部３３Ａ
（３３Ｂ）から入力されるブランチメトリック（ｋ×ｋ
種のシリアル入力）は、ＡＣＳ部３４の加算部３４１に
おけるＦＦ回路３４４，３４５を通じて加算器３４６で
加算され合成ブランチメトリックとして加算器３４８へ
入力される。そして、このとき、パスメトリックメモリ
３４３におけるＲＡＭ３６１もしくはＲＡＭ３６２か
ら、読み出しアドレスカウンタ３５５及びＲＡＭ切替カ
ウンタ３５７により、前時点の選択パスメトリックがｋ
個ずつ、ｋ回連続して、加算器３４８へ入力され、加算
結果として選択用パスメトリックが現時点に行なわれる
１つの処理サイクルでｋ×ｋ個シリアルに生成されてゆ
く。

【０１３６】そして、比較選択部３４２では、この選択
用パスメトリックメモリｋ×ｋ個の中からｋ個単位に１
個ずつ、つまり１クロックサイクルでｋ個の選択パスメ
トリックが比較選択・選出されてゆく。具体的には、Ｆ
Ｆ回路３４９，３５０，及びセレクタ３５１によって、
比較選択が「選択用パスメトリックの１番目と２番目、
その後からは１番目と２番目の小さい方の選択用パスメ
トリックと３番目の選択用パスメトリック、次に１番
目，２番目，３番目の内小さい選択用パスメトリックと
４番目の選択用パスメトリックを選択する」と言う具合
に、コンパレータ３５３に入るデータが切り換えられ、
コンパレータ３５３によって比較が行なわれる。

【０１３７】そして、セレクタ３５２から、このコンパ
レータ３５３の出力より状態遷移の小さい選択用パスメ
トリックが出力されることにより、最も信号点の状態遷
移の小さいパスが比較・選択される。さらに、この比較
選択部３４２で選択されたパスメトリック（以下、選択
パスメトリックという）は、書き込みアドレスカウンタ
３５６が発生するＲＡＭ３６１又は３６２への書き込み
タイミング及びＲＡＭ切替カウンタ３５７がＲＡＭ３６
１，３６２を交互に切り替えることによって実行される
書き込み／読み出しの切替えにより、１処理サイクル単
位で、その選択用パスメトリック生成に用いた前パスメ
トリックの読み出しＲＡＭ（例えば、ＲＡＭ３６１）と
は違うもう一方のＲＡＭ（例えば、ＲＡＭ３６２）に、
選択パスメトリックがｋ個書き込まれてゆく。

【０１３８】つまり、本実施例におけるＭＬＳＥ型等化
器２９では、前時点での選択パスメトリックの書き込み
に用いていた現時点での読み出し用のＲＡＭと、現時点
で書き込みに用いたＲＡＭとを交互に切り換えて動作さ
せることにより、ｋクロック周期でＡＣＳ部の加算、比
較選択パスメトリック更新の処理が行なえるのである。

【０１３９】さらに、誤差レジスタ３８Ａ（３８Ｂ）で
は、ｋ×ｋ個の誤差から選択パスメトリックに付随する
誤差、及びｋ個の何番目の誤差であるかが誤差アドレス
として、選択パスメトリックの出力と同時タイミングで
出力される。具体的には、アドレスカウンタ３８１で誤
差アドレスを発生させ、シフトレジスタ３８２で選択用
パスメトリックと選択タイミングを合わせ、セレクタ３
８４で選択する誤差と誤差アドレスとを切り替え、さら
に、セレクタ３８５で、誤差と誤差アドレスとを比較選
択部３４２のコンパレータ３５３の出力を利用して選択
することにより、比較選択部３４２で選択パスメトリッ
クが選択されるのと同時に、選択パスメトリックに付随
した誤差とその誤差アドレスをメモリに蓄えることなく
出力することができる。

【０１４０】以下、上述のＭＬＳＥ型等化器２９での動
作について、さらに具体的に述べる。まず、図１４は図
１５に示すごとく既知の系列であるトレーニングデータ
を用いてＣＩＲ係数を収束させてゆく場合のデータの流
れを示しており、この図１４に示すように、まず、各レ
プリカ生成部３１Ａ，３１Ｂでは、制御部４０（図８参
照）より出力される既知のトレーニングデータ（Ｓ_n ）
を用いてレプリカ信号（Ｒ_X,Y,n ）が生成され、各誤差
計算部３２Ａ，３２Ｂでは、受信データ（トレーニング
データＳ_n ）とレプリカ信号（Ｒ_X,Y,n ）との誤差（Ｅ
_X,Y,n ）が算出される。

【０１４１】そして、上述のごとく得られた誤差（Ｅ
_X,Y,n ）は、この段階では、ＡＣＳ部３４による処理は
行なわれず、また各誤差レジスタ３８Ａ，３８Ｂによる
処理も行なわれずに〔誤差レジスタ３８Ａ，３８Ｂを単
に通過（スルー）〕して、それぞれＣＩＲ計算部３５
Ａ，３５Ｂへ入力される。さらに、このＣＩＲ計算部３
５Ａ，３５Ｂでは、制御部４０より出力される既知デー
タ〔Ｄ_X ，Ｄ_Y ，Ｃ（−１）_X,n-1 ，Ｃ（０）_X,n-1 〕
を基にＣＩＲ係数の更新処理が行なわれ、更新された各
ＣＩＲ係数は、それぞれＤＰＲＡＭ３７Ａ，３７Ｂ（図
８参照）に書き込まれる。

【０１４２】そして、このとき同時に、この更新された
各ＣＩＲ係数は、各レプリカ計算部３１Ａ，３１Ｂが、
再度、次のレプリカ信号を生成するためのＣＩＲ係数と
して、それぞれＤＰＲＡＭ３７Ａ，３７Ｂから読み出さ
れる。上述のごとく動作を１サイクルとして、トレーニ
ングデータ（Ｓ_n ）の個数だけ処理を繰り返すことによ
って、ＣＩＲ係数が更新・収束されてゆく。

【０１４３】次に、図１６は図１７に示すごとくデータ
系列の各パスの経路を推定する場合のデータの流れを示
している。なお、この図１６では、ｋ相ＰＳＫの「ｋ」
を「ｋ＝８」とした場合のデータの流れを示している。
そして、この図１６に示すように、まず、各レプリカ生
成部３１Ａ，３１Ｂでは、時点「ｔ」の８種のシンボル
と時点「ｔ−１」での各シンボルに到達するパスのＣＩ
Ｒ係数をもとに８×８＝６４種のレプリカ信号が１クロ
ック周期に連続して生成され、各誤差計算部３２Ａ，３
２Ｂでは、時点「ｔ」の各ＦＩＦＯメモリ３９Ａ，３９
Ｂからの読み出される受信信号と、８×８＝６４種のレ
プリカ信号との６４種の誤差（Ｅ_X,Y,n ：Ｘ＝０〜７，
Ｙ＝０〜７）が１クロック周期に連続して算出される。

【０１４４】さらに、これらの誤差信号（Ｅ_X,Y,n ：Ｘ
＝０〜７，Ｙ＝０〜７）は、順次、シリアルに、ブラン
チメトリック計算部３３Ａ，３３Ｂと、誤差レジスタ３
８Ａ，３８Ｂに渡されてゆき、ブランチメトリック計算
部３３Ａ，３３Ｂでは、誤差（Ｅ_X,Y,n ）の絶対の２乗
を計算して、順に、６４種のブランチメトリック（｜Ｅ
_X,Y,n ｜² ：Ｘ＝０〜７，Ｙ＝０〜７）が生成される。

【０１４５】そして、上述のごとく各ブランチメトリッ
ク計算部３３Ａ，３３Ｂで得られた６４種の両ブランチ
メトリック（｜Ｅ_X,Y,n ｜² ：Ｘ＝０〜７，Ｙ＝０〜
７）は、ＡＣＳ部３４の加算部３４１（図８，図１０参
照）で、前述したごとく前時点のパスメトリック（ＰＭ
_X,Y,n-1 ）と加算され、現時点のパスメトリック（ＰＭ
_X,Y,n ）として比較選択部３４２（図８，図１０参照）
で比較される。

【０１４６】さらに、比較選択部３４２では、８種のパ
スメトリックが全て揃った時点でパスメトリック値の最
も小さいものが１つ選択され、１サイクルで８種の選択
パスメトリックが出力される。一方、誤差レジスタ３８
Ａ，３８Ｂでは、比較選択部３４２でトーナメント方式
で選択されるパスメトリックの途中結果を受け取り、レ
ジスタ内の誤差を選択信号通りに切替えることにより、
８種の誤差が入力した後と比較選択部３４２によって最
終的に選択されたパスメトリックとによって１つの選択
誤差が出力される。

【０１４７】また、ＡＣＳ部３４での選択結果（誤差ア
ドレス）は、それぞれパスメモリ部３６とＣＩＲ計算部
３５Ａ，３５Ｂに渡され、この誤差アドレスを基に、パ
スメモリ部３６では、パスの更新処理が行なわれ、ＣＩ
Ｒ計算部３５Ａ，３５Ｂでは、誤差と誤差アドレスを基
に更新されたＣＩＲ係数がＤＰＲＡＭ３７Ａ，３７Ｂへ
出力されてＤＰＲＡＭ３７Ａ，３７Ｂに書き込まれる。

【０１４８】さらに、上述のごとく更新されたＣＩＲ係
数は、時点「ｔ＋１」で、レプリカ生成部３１Ａ，３１
Ｂのレプリカ生成用係数として使用される。上述のごと
く処理を１サイクルとして、データ系列の個数回処理が
繰り返されることによって、図１７の実線で示すごとく
最もパスメトリックの加算結果の小さい遷移が、順次、
決定されてゆく。

【０１４９】さらに、図１８はトレーニング系列を用い
てレプリカ信号を生成する処理からデータ系列を用いて
レプリカ信号を生成する処理へ移行する際の処理におけ
るデータの流れを示しており、この場合、レプリカ生成
部３１Ａ，３１Ｂでは、ｋ（＝８）クロック周期毎に、
全部でｋ種生成されることにより、図１９に示すごとく
トレーニング系列の終端（ＴＲ２３）の信号点「０」か
ら実際の受信データの開始点（Ｄ０）における信号点
「０〜７」へのブランチメトリック，パスメトリック演
算されてゆく。なお、この場合、レプリカ生成部３１
Ａ，３１Ｂ以外の各部では、図１６及び図１７にて前述
した処理と同様の処理が行なわれる。

【０１５０】また、図２０は受信データの終端を示すタ
ーミネーションシンボルに既知のものを用いて、パスメ
モリ部３６に記憶されたパスを基に最も確からしいパス
を選択出力する（トレースバックする）際に各部へ供給
されるデータの流れを示しており、この場合も、レプリ
カ生成部３１Ａ，３１Ｂでは、ｋ（＝８）クロック周期
毎に、全部でｋ種生成され、これらレプリカ生成部３１
Ａ，３１Ｂ以外の各部では、図１６及び図１７にて前述
した処理と同様の処理が行なわれる。

【０１５１】そして、パスメモリ部３６では、図２１に
示すごとく、ＡＣＳ部３４より出力される受信データの
終端を示すターミネーションシンボル（Ｔ）の誤差アド
レスを、トレースバックを開始するデータとして用い
て、トレースバックが行なわれ、各パスに対応するデー
タが等化出力として出力されてゆく。なお、図２２〜図
２４はそれぞれ図１１〜図１３に示すごとく構成を有す
る上述のパスメモリ部３６での動作タイミングの一例を
示す図で、このうち図２３はパスメモリ更新時での動作
を示しており、図２４はトレースバック時での動作を示
している。

【０１５２】また、図２５はパスメモリ部３６内のＲＡ
Ｍ３６０２（図１１参照）に記憶されるシンボルデータ
とアドレスとの対応を示す図である。ここで、この図２
５における各アドレス（０００Ｈ〜００７Ｈなど）は、
図１３に示す各レジスタ(DX REG,DY REG) ３６３１，３
６３６によって発生される。そして、例えば、各レジス
タ(DX REG,DY REG) ３６３１，３６３６によって、図２
６（ａ）に示すごとく内容のアドレスが発生されること
により、図２５中、星印（★印）で示すデータがアクセ
スされ、この結果、図２６（ｂ）に示すごとくパスがト
レースバックされる。

【０１５３】なお、パスは、現在の書き込みアドレスに
１つ前のシンボルのアドレスをデータとして書き込むこ
とにより生成されるが、この場合、図１３に示すレジス
タ(DY REG)３６３６では、現在更新されるパスが到達す
るシンボル値と１つ前のシンボル情報が格納されるアド
レスとなり、レジスタ(DX REG)３６３１では、１つ前の
シンボル情報のアドレスになる。

【０１５４】以上のように本発明の第１実施例としての
ＭＬＳＥ型等化器２９によれば、各レプリカ生成部３１
Ａ，３１Ｂ，誤差算出部３２Ａ，３２Ｂ，ブランチメト
リック計算部３３Ａ，３３Ｂ，ＡＣＳ部３４，ＣＩＲ計
算部３５Ａ，３５Ｂ，パスメモリ部３６が独立した演算
器を有するように構成され、且つ、ＣＩＲ計算部３５
Ａ，３５Ｂとレプリカ生成部３１Ａ，３１Ｂとの間に、
データの書き込み及び読み出しを同時に行なうことがで
きるＤＰＲＡＭ３７Ａ，３７Ｂが介装されているので、
ＣＩＲ計算部３５Ａ，３５Ｂからの演算結果の書き込み
とレプリカ生成部３１Ａ，３１ＢへのＣＩＲ計算部３５
Ａ，３５Ｂからの演算結果の読み出しとを同時に行なう
ことができ、これにより、極めて簡素な構成で、高速に
受信信号の等化処理を行なえるという利点がある。

【０１５５】また、ＡＣＳ部３４にも、データの書き込
み及び読み出しを同時に行なうことのできるパスメトリ
ックメモリ３４３が設けられているので、前時点のパス
メトリックの読み出しと、ＡＣＳ部３４で選択された現
時点の選択パスメトリックの書き込みとを同時に行なう
ことができる。従って、全てのパスメトリックが揃わな
くても、連続的にパスメトリックを用いた演算処理が可
能になり、これにより等化処理を極めて高速に行なうこ
とができるようになる。

【０１５６】さらに、レプリカ生成部３１Ａ，３１Ｂで
は、エンコーダ４５，４６（図９参照）によって、基準
信号点の複素値がｋビットアドレスより変換され、この
情報を用いて、１シンボル毎にｋ×ｋ種類のレプリカ信
号が１クロックサイクルで１種生成されるので、極めて
簡素な構成で、且つ、高速にレプリカ信号を生成するこ
とができる。

【０１５７】また、ＣＩＲ計算部３５Ａ，３５Ｂでは、
エンコーダ５１，５２（図９参照）によって、基準信号
点に収束係数を掛け合わせた複素値がｋビットアドレス
より変換されるので、極めて簡素な構成で、ＣＩＲ係数
の更新に必要なデータ（基準信号点×収束係数）得られ
るとともに、高速にＣＩＲ係数の更新処理を行なうこと
ができる。

【０１５８】さらに、ＡＣＳ部３４のパスメトリックメ
モリ３４３を、図１０に前述したごとく２個のＲＡＭ３
６１，３６２を用いて構成して、前時点のパスメトリッ
クの読み出しと、現時点の選択パスメトリックの書き込
みとをこれら２個のＲＡＭ３６１，３６２の交互切替え
によって実行することができるので、極めて高速に、パ
スメトリックの加算・比較・選択処理を行なうことがで
きる。

【０１５９】また、各誤差レジスタ３８Ａ，３８Ｂで
は、ＡＣＳ部３４の出力を誤差アドレスとして、ｋ×ｋ
種類の誤差からｋクロック周期で所要の誤差を出力し、
この誤差をＣＩＲ計算部３５Ａ，３５Ｂへ出力すること
ができるので、誤差をＡＣＳ部３４でのパスメトリック
の選択と同一速度，タイミングで出力することができ、
これにより、極めて高速に誤差を選択して出力すること
ができる。

【０１６０】さらに、誤差計算部３２Ａ，３２Ｂの入力
側に、それぞれＦＩＦＯメモリ３９Ａ，３９Ｂを設け
て、受信信号を一時的に保存することによって、両受信
信号から得られる誤差やブランチメトリックなどの両デ
ータの同期が取られる。従って、ＭＬＳＥ型等化器２９
内での等化処理を受信信号に対して非同期に行なうこと
が可能になり、これにより高速クロックを用いて等化処
理を行なうことができるようになる。

【０１６１】また、本実施例におけるＭＬＳＥ型等化器
２９によれば、図１０にて前述したごとく「ＢＲＡＡ」
信号，「ＢＲＢＢ」信号によって、ブランチメトリック
計算部３３Ａ，３３Ｂのいずれか一方のブランチメトリ
ックを“ＡＬＬ ＬＯＷ”に固定してブランチメトリッ
クの値を「０」に固定することができるので、図７に示
すごとくダイバーシチ構成の受信機だけでなく、単一受
信構成の受信機にも、極めて容易に適用することができ
るようになる。

【０１６２】（ｂ）第２実施例の説明 図２７は本発明の第２実施例としてのＭＬＳＥ型等化器
を用いた復調装置の構成を示すブロック図で、この図２
７において、６１はＲＦ（高周波）信号用のミキサ、６
２は局部発振器、６３はバンドパスフィルタ（ＢＰ
Ｆ）、６４はＡＧＣアンプ(Automatic Gain Control AM
P)、６５は直交検波部、６８，６９はそれぞれベースバ
ンド信号用のアンプ（ＡＭＰ）、７０，７１はそれぞれ
ローパスフィルタ（ＬＰＦ）、７２，７３はそれぞれＡ
／Ｄ変換器である。

【０１６３】また、７４は複素乗算器、７５はＭＬＳＥ
型等化器、７６はクロック再生部、７９は遅延回路、８
０は周波数弁別器、８１はローパスフィルタ（ＬＰ
Ｆ）、８２は発振器（ＮＣＯ）である。ここで、ミキサ
６１は、局部発振器６２からの所定の周波数を受けて、
ＲＦ受信信号をＩＦ信号にダウンコンバートするもので
あり、バンドパスフィルタ６３は、ミキサ６１から出力
されるＩＦ信号の高周波成分などの不要波を除去するも
のであり、ＡＧＣアンプ６４は、ミキサ６１で得られた
ＩＦ信号のゲインを自動制御して、直交検波部６５への
入力信号を適正に保つものである。

【０１６４】また、直交検波部６５は、ミキサ６１でダ
ウンコンバートされることによって得られたＩＦ受信信
号（本実施例でも、第１実施例と同様に、ｋ相ＰＳＫ無
線通信での受信信号とする）を、後述する局部発振器６
５５からのＬｏ信号（ローカル信号）を用いて直交検波
するもので、この図２７に示すごとく、ハイブリッド
（Ｈ）６５１，ミキサ６５２，６５３，直交ハイブリッ
ド（Ｈ）６５４及び電圧制御型の局部発振器(Lo XO) ６
５５を有して構成される。

【０１６５】ここで、ハイブリッド（Ｈ）６５１は、Ｉ
Ｆ信号を分波してＩｃｈ信号，Ｑｃｈ信号として出力す
るものであり、各ミキサ６５２，６５３は、局部発振器
６５５からのＬｏ信号を用いてＩｃｈ，Ｑｃｈの各ＩＦ
信号をそれぞれベースバンド信号にダウンコンバートす
るものであり、直交ハイブリッド（Ｈ）６５４は、局部
発振器６５５の出力を互いに９０°位相の異なる信号に
分岐するものであり、局部発振器(Lo XO) ６５５は、各
ミキサ６５２，６５３でのダウンコンバート用の発振周
波数信号を供給するものである。

【０１６６】また、各アンプ６８，６９は、それぞれ直
交検波部６５で得られたＩｃｈ，Ｑｃｈの各ベースバン
ド信号を、後述する各Ａ／Ｄ変換器７２，７３でのＡ／
Ｄ変換の際に必要な信号レベルまで増幅するものであ
り、各ローパスフィルタ７０，７１は、それぞれＩｃ
ｈ，Ｑｃｈのベースバンド信号の不要成分を除去するも
のであり、各Ａ／Ｄ変換器（識別部）７２，７３は、後
述するクロック再生部７６で再生されるＡ／Ｄ変換用ク
ロックに応じて、各Ｉｃｈ，Ｑｃｈのベースバンド信号
を所要のレベルでＡ／Ｄ変換して、Ｉｃｈ，Ｑｃｈのデ
ィジタル復調信号を得るものである。

【０１６７】さらに、複素演算器（位相回転部）７４
は、各Ａ／Ｄ変換器７２，７３からの出力について複素
演算処理を施すことによって、ディジタルで位相回転を
施すものであり、ＭＬＳＥ型等化器７５は、第１実施例
にて前述したものと同様のもので、各Ａ／Ｄ変換器７
２，７３で得られたＩｃｈ，Ｑｃｈのディジタル復調信
号を入力として、第１実施例にて前述したごとくビタビ
アルゴリズムを用いて、最尤系列推定を施すことによっ
て、受信信号の等化を行なうものである。

【０１６８】また、クロック再生部７６は、各Ａ／Ｄ変
換器７２，７３でのＡ／Ｄ変換タイミングを示すＡ／Ｄ
変換用クロックを、Ｉｃｈ，Ｑｃｈの各ベースバンド信
号から再生するもので、この図２７に示すように、乗算
器７６１，７６２，加算器７６３，位相比較器(P.D：Ph
ase Detector）７６４，ループフィルタ(Loop Filter)
７６５及びクロック再生用の電圧制御型の発振器(CLK V
CO) ７６６を有して構成される。

【０１６９】ここで、各乗算器７６１，７６２は、それ
ぞれＩｃｈ，Ｑｃｈベースバンド信号について自乗を施
すものであり、加算器７６３は、各乗算器７６１，７６
２で自乗を施されたＩｃｈ，Ｑｃｈベースバンド信号を
加算するものであり、これらの各乗算器７６１，７６２
及び加算器７６３によって、各Ｉｃｈ，Ｑｃｈベースバ
ンド信号の位相が検出されるようになっている。

【０１７０】そして、位相比較器７６４は、上述の加算
器７６３で得られたＩｃｈ，Ｑｃｈベースバンド信号の
位相と、過去に発振器７６６から各Ａ／Ｄ変換器３１
２，３１３へ供給されたＡ／Ｄ変換用クロックの位相と
を比較して、その位相差分を後述する発振器７６６の発
振周波数を制御するための位相制御情報として出力する
ものである。

【０１７１】また、ループフィルタ７６５は、この位相
比較器７６４の出力の不要成分を除去するものであり、
発振器７６６は、ループフィルタ７６５を介して入力さ
れる位相比較器７６４で得られた位相制御情報に応じて
発振周波数を調整して、Ａ／Ｄ変換用クロックを各Ａ／
Ｄ変換器３１２，３１３及び位相比較器３２０へ供給す
るものである。

【０１７２】すなわち、これら位相比較器７６４，ルー
プフィルタ７６５及び発振器７６６からなる回路は、い
わゆるＰＬＬ(Phase-Locked-Loop) 回路であり、このＰ
ＬＬ回路によって、このクロック再生部７６で再生され
るＡ／Ｄ変換用クロックが、常に、各Ａ／Ｄ変換器７
２，７３での最適なＡ／Ｄ変換タイミングに追従できる
ようになっているのである。

【０１７３】さらに、周波数弁別器８０は、遅延回路７
９によって時間的に間隔をあけた、ＭＬＳＥ型等化器７
５での等化前のＩｃｈ，Ｑｃｈ信号（複数のデータ）を
用いて、各Ｉｃｈ，Ｑｃｈ信号のもつ周波数偏差を検出
するものであり、ローパスフィルタ８１は、周波数弁別
器８０の出力を積分するものであり、発振器（三角関数
発生部）８２は、複素乗算器７４に位相回転情報を有す
る三角関数情報を出力するものである。

【０１７４】そして、図２８は上述の周波数弁別器８０
の構成を示すブロック図であり、この図２８に示すよう
に、周波数弁別器８０は、角度偏差算出部８０１及び周
波数偏差算出部８０２で構成される。ここで、角度偏差
算出部８０１は、入力される現時点での最新の各Ｉｃ
ｈ，Ｑｃｈ信号の理想信号点からの角度偏差θ_new を算
出するもので、本実施例では、この角度偏差θ_new は次
式により得られる。

【０１７５】θ_new ＝ｔａｎ^-1（Ｑ／Ｉ）・・・（３） また、周波数偏差算出部８０２は、この角度偏差算出部
８０１で最新の各Ｉｃｈ，Ｑｃｈ信号から得られた角度
偏差θ_new と、遅延回路（τ）７９で遅延された過去の
角度偏差θ_old とから各Ｉｃｈ，Ｑｃｈ信号の周波数偏
差Δｆを算出するもので、本実施例では、遅延回路７９
での遅延時間をΔＴとして、この周波数偏差Δｆが次式
から得られる。

【０１７６】 Δｆ＝（θ_old −θ_new ）／ΔＴ・・・（４） なお、この図２８に示す周波数弁別器８０は、図２９に
示す周波数弁別器８０′のごとく、上述の角度偏差算出
部８０１と同様の角度偏差算出部８０１Ａ，８０１Ｂを
用いて構成しても、これらの各角度偏差算出部８０１
Ａ，８０１Ｂで、それぞれ最新の角度偏差θ_new と過去
の角度偏差θ_old とを得ることができるので、周波数偏
差算出部８０２によって、同様に、周波数偏差Δｆを式
（４）から得ることができる。

【０１７７】さらに、図３０は上述のローパスフィルタ
８１及び発振器（ＮＣＯ）８２の構成を示すブロック図
で、この図３０に示すごとくローパスフィルタ８１は加
算器８１１及び遅延素子（Ｔ）８２で構成され、発振器
８２は加算器８２１，遅延素子（Ｔ）８２２及びサイン
（ｓｉｎ）波，コサイン（ｃｏｓ）波の三角関数情報を
発生する三角関数発生メモリ８２３で構成される。

【０１７８】これにより、ローパスフィルタ８１では、
周波数弁別器８０（８０′）で得られた周波数偏差Δｆ
が遅延素子８１２で順次遅延され加算器８１１で加算さ
れることによって積分されて、発振器８２へ出力され
る。一方、発振器８２３でも、同様に加算器８２１及び
８２２によってローパスフィルタ８１からの出力が積分
され、このように積分された周波数偏差Δｆに応じて、
三角関数発生メモリ８２３からサイン（ｓｉｎ），コサ
イン（ｃｏｓ）の係数が発生されるようになっている。

【０１７９】さらに、図３１は複素演算器７４の構成を
示すブロック図であるが、この図３１に示すように、本
実施例における複素演算器７４は、５つの乗算器７４１
〜７４５及び２つの加算器７４６，７４７を有して構成
されている。ここで、乗算器７４１は、Ａ／Ｄ変換器７
２（図２７参照）からのＩ（ｉ）ｃｈ信号と、図３０に
て上述した発振器８２で発生したコサイン波（ｃｏｓ
θ）とを乗算するものであり、乗算器７４１は、Ａ／Ｄ
変換器７３（図２７参照）からのＱ（ｑ）ｃｈ信号と、
発振器８２で発生したサイン波（ｓｉｎθ）とを乗算す
るものであり、加算器７４６は、これらの乗算器７４
１，７４２の出力を加算するものである。

【０１８０】さらに、乗算器７４３は、Ａ／Ｄ変換器７
２からのＩ（ｉ）ｃｈ信号と、乗算器７４４の出力とを
乗算するものであり、乗算器７４４は、ｓｉｎθに「−
１」を乗算した−ｓｉｎθを乗算器７４３へ出力するも
のであり、乗算器７４５は、Ｑ（ｑ）ｃｈ信号とｃｏｓ
θとを乗算するものであり、加算器７４６は、この乗算
器７４５の出力と乗算器７４３の出力とを加算するもの
である。

【０１８１】つまり、この複素演算器７４は、各Ａ／Ｄ
変換器７２，７３で得られたＩｃｈ，Ｑｃｈの各ディジ
タル復調信号の入力値をそれぞれ「ｉ」，「ｑ」とし、
発振器８２で得られる三角関数情報（ｓｉｎθ，ｃｏｓ
θ）を用いて、 Ｉ＝ｉｃｏｓθ＋ｑｓｉｎθ・・・・（５） Ｑ＝−ｉｓｉｎθ＋ｑｃｏｓθ・・・（６） という演算を行なうことにより、各Ａ／Ｄ変換器７２，
７３からのＩｃｈ，Ｑｃｈ信号について位相回転を施し
て、周波数弁別器８０で得られたＩｃｈ，Ｑｃｈ信号の
周波数偏差Δｆを最小にするようになっているのであ
る。

【０１８２】さらに、図３２は図２７にて前述したＭＬ
ＳＥ型等化器７５の構成を示すブロック図で、この図３
２に示すように、本実施例におけるＭＬＳＥ型等化器７
５は、それぞれ第１実施例にて前述したものと同様のレ
プリカ生成部３１Ａ，誤差計算部３２Ａ，ブランチメト
リック計算部３３Ａ，加算部３４１，比較選択部３４２
及びパスメトリックメモリ３４３からなるＡＣＳ部３
４，ＣＩＲ計算部３５Ａ，パスメモリ部３６，ＤＰＲＡ
Ｍ３７Ａ，誤差レジスタ３８Ａ，ＦＩＦＯメモリ３９
Ａ，制御部４０を有して構成される。

【０１８３】そして、本実施例でも、上述のレプリカ生
成部３１Ａは、図３３に示すように、加算器４１，複素
乗算器４２，４３及びエンコーダ４５，４６を用いて構
成され、ＣＩＲ計算部３５Ａは、加算器４７，４８，複
素乗算器４９，５０及びエンコーダ５１，５２を用いて
構成される。さらに、ＡＣＳ部３４及び誤差レジスタ３
８Ａも、第１実施例と同様に、図３４に示すごとく構成
されるが、本実施例では、第１実施例にて前述したよう
なダイバーシチ受信は行なわないので、加算部３４１が
フリップフロップ（ＦＦ）回路３４４，３４７及び加算
器３４８のみで構成されている。

【０１８４】また、上述のパスメモリ部３６も、第１実
施例にて前述したもの同様のもので、図３５に示すごと
くパスメモリ制御部４０１，ＲＡＭ４０２及びデコーダ
（ＤＥＣ）４０３を有して構成される。そして、このＭ
ＬＳＥ型等化器７５でも、レプリカ生成部３１Ａで生成
されるレプリカ信号と各Ａ／Ｄ変換器７２，７３からの
ディジタル復調信号との誤差を誤差算出部３２Ａで算出
し、この誤差の絶対値の２乗をブランチメトリック計算
部３３Ａとってブランチメトリックを得、さらにこのブ
ランチメトリックの積算値であるパスメトリックの加算
結果の最も小さい信号点の遷移をパスメモリ部３６に記
憶しながら最も確からしいパスを等化出力として出力す
るようになっている。

【０１８５】上述のごとく構成された本実施例における
ＭＬＳＥ型等化器を用いた復調装置では、ＲＦ受信信号
がミキサ６１でＩＦ信号にダウンコンバートされ、直交
検波部６５で直交検波を施されることによりＩｃｈ，Ｑ
ｃｈベースバンド信号が得られる。そして、このように
直交検波部６５で得られた各Ｉｃｈ，Ｑｃｈベースバン
ド信号は、各Ａ／Ｄ変換器７２，７３で、クロック再生
部７６から供給されるＡ／Ｄ変換用クロックに応じて、
所要のＡ／Ｄ変換レベルでＡ／Ｄ変換されて、それぞれ
ディジタル信号に変換され、複素演算器７４へ出力され
る。

【０１８６】さらに、複素演算器７４では、図３１にて
前述したごとく、発振器８２からの三角関数情報（ｓｉ
ｎθ，ｃｏｓθ）を用いて、式（５），式（６）の演算
を行なうことにより、各Ａ／Ｄ変換器７２，７３からの
Ｉｃｈ，Ｑｃｈディジタル復調信号について、位相回転
が施される。この結果、各Ｉｃｈ，Ｑｃｈディジタル復
調信号は、その周波数偏差が最小にされてＭＬＳＥ型等
化器７５へ出力され、ＭＬＳＥ型等化器７５では、ビタ
ビアルゴリズムを用いて最尤系列推定が施されて、受信
信号が伝送路（空間）から受けた遅延やフェージングな
どが等化される。

【０１８７】ところで、上述の複素演算器７４へ供給さ
れる三角関数情報（ｓｉｎθ，ｃｏｓθ）は、周波数弁
別器８０（８０′）及び発振器８２によって得られるの
だが、以下、この三角関数情報（ｓｉｎθ，ｃｏｓθ）
を得る動作について詳述する。まず、周波数弁別器８０
では、ＬＭＳＥ型等化器７５での等化前のＩｃｈ，Ｑｃ
ｈ信号を、遅延回路７９で、ΔＴだけ遅延させることに
よって、時間的に間隔をあけたＩｃｈ，Ｑｃｈ信号のデ
ータを用いて、Ｉｃｈ，Ｑｃｈ信号のもつ周波数偏差が
検出される。

【０１８８】具体的には、図２８（又は図２９）に示す
ごとく角度偏差算出部８０１で、式（３）の演算を行な
うことによって、現時点での最新の角度偏差θ_new が得
られ、この最新の角度偏差θ_new と、遅延回路７９で時
間ΔＴだけ遅延させた過去の角度偏差θ_old とを用い
て、周波数偏差算出部８０２で、式（４）の演算が行な
われることによって、Ｉｃｈ，Ｑｃｈ信号の周波数偏差
Δｆが得られる。

【０１８９】そして、この周波数偏差Δｆは、図３０に
て前述したごとくＬＰＦ８１によって積分されたのち、
発振器８２の三角関数発生メモリ８２３へ入力され、こ
れにより、この周波数偏差Δｆに基づいて、三角関数発
生メモリ８２３からＩｃｈ，Ｑｃｈ信号の周波数偏差Δ
ｆを最小にする位相回転情報をもった三角関数情報（ｓ
ｉｎθ，ｃｏｓθ）が発生され、これが複素演算器７４
に供給される。

【０１９０】なお、このとき、周波数弁別器８０（８
０′）では、得られた周波数偏差Δｆに応じて、遅延回
路７９での遅延時間ΔＴを可変にすることによって、こ
の周波数偏差Δｆを検出する際の角度偏差θ_new ，θ
_old （検出データ）の時間間隔ΔＴを可変にすることが
できる。具体的には、例えば、周波数偏差Δｆが大きい
場合は、時間間隔ΔＴを短くし、逆に周波数偏差Δｆが
小さい場合は、時間間隔ΔＴを長くするといった具合
に、得られた周波数偏差Δｆの大きさと、この周波数偏
差Δｆを検出する際の角度偏差θ_new ，θ_old の時間間
隔ΔＴとが反比例するように時間間隔ΔＴを可変にす
る。

【０１９１】これにより、周波数偏差算出部８０２で得
られた周波数偏差Δｆが大きい場合は、より短い時間間
隔ΔＴで式（４）による演算が行なわれ、周波数偏差Δ
ｆが小さい場合は、より長い時間間隔ΔＴで式（４）に
よる演算が行なわれ、この結果、常に、正確な位相偏差
Δｆを安定して検出することができるようになる。以上
のように、本発明の第２実施例としてのＭＬＳＥ型等化
器を用いた復調装置によれば、ＬＭＳＥ型等化器７５で
の等化前のＩｃｈ，Ｑｃｈ信号のもつ周波数偏差Δｆを
周波数弁別器８０で検出し、この周波数偏差Δｆに基づ
いて、発振器８２の三角関数発生メモリ８２３が、この
周波数偏差Δｆを最小にする位相回転情報をもった三角
関数情報（ｓｉｎθ，ｃｏｓθ）を複素演算器７４に供
給することにより、複素演算器７４でＩｃｈ，Ｑｃｈ信
号のもつ周波数偏差を最小にすることができるので、受
信信号の受けたフェージングなどの影響によってキャリ
ア同期が外れることを防ぐことができ、これにより、極
めて効果的に、キャリア同期が外れたときのような急峻
な周波数飛びを防止して正確に受信信号を復調すること
ができるようになる。

【０１９２】また、フェージングがない状態では、着信
レベル対ビットエラーレート（ＢＥＲ）特性を十分に確
保できるとともに、フェージングがある状態でも、ＭＬ
ＳＥ型等化器７５による等化動作により十分な伝送品質
を保つことができる。これは、ＭＬＳＥ型等化器７５に
よって、伝送路の状態によってどのような干渉波の影響
が受信データに起こるかを、最尤系列推定を用いて予測
して、その特性を周波数圧縮を行なったベースバンド信
号にトラッキングさせることができるからである。

【０１９３】なお、本実施例におけるＭＬＳＥ型等化器
７５を用いた復調装置は、いずれも単一のＲＦ信号を受
信してこの受信信号を復調する場合の構成であるが、本
発明のＭＬＳＥ型等化器を用いた復調装置は、いわゆる
ダイバーシチ受信構成で複数のＲＦ信号を受信して合成
した受信信号を復調する構成としてもよい。そして、こ
の場合は、ＭＬＳＥ型等化器７５は、第１実施例にて前
述したごとくブランチメトリックを合成する構成を有す
るＭＬＳＥ型等化器２９が用いられる。

【０１９４】また、本実施例におけるＭＬＳＥ型等化器
７５を用いた復調装置では、ＭＬＳＥ型等化器７５に、
他のＭＬＳＥ型等化器を用いてもよい。 （ｂ−１）第２実施例の第１変形例の説明 図３６は本発明の第２実施例のＭＬＳＥ型等化器を用い
た復調装置の第１変形例を示すブロック図で、この図３
６において、図２７に示す符号と同一符号が指す部分は
それぞれ図２７にて前述したものと同様のものである
が、この図３６に示す復調装置は、図２７にて前述した
復調装置に比して、制御部８３と周波数弁別器８０Ａと
が設けられている点が異なる。

【０１９５】ここで、制御部８３は、ＭＬＳＥ型等化器
７５内で得られる先行波情報と遅延波情報との偏差情報
に応じ、後述する周波数弁別器８０Ａで検出された周波
数偏差（周波数偏差）Δｆまたは周波数偏差無し（Δｆ
＝０：所定の固定周波数偏差）の情報のいずれかを選択
的に用いることにより、発振器（三角関数発生部）８２
を制御するものである。

【０１９６】具体的に、この制御部８３は、受信信号か
らＭＬＳＥ型等化器７５のためのトレーニングデータの
開始などを示す初期ユニークワード（ＵＷ）情報がとれ
るまでは、周波数弁別器８０Ａで検出された周波数偏差
Δｆを用いて、発振器（三角関数発生部）８２を制御す
るとともに、受信信号から初期ＵＷ情報がとれると、そ
の後は、ＭＬＳＥ型等化器７５内で得られる先行波情報
と遅延波情報との偏差情報が所定値以上の場合は、周波
数弁別器８０Ａで検出された周波数偏差Δｆを用いて、
発振器８２を制御する一方、ＭＬＳＥ型等化器７５内で
得られる先行波情報と遅延波情報との偏差情報が所定値
より小さい場合は、周波数偏差Δｆ＝０という所定の固
定周波数偏差を用いて、発振器８２を制御するようにな
っている。

【０１９７】また、周波数弁別器８０Ａは、図２７にて
前述した周波数弁別器８０と同様に、遅延回路７９によ
って時間的にΔＴだけ間隔をあけた、ＭＬＳＥ型等化器
７５での等化前のＩｃｈ，Ｑｃｈ信号を用いて、各Ｉｃ
ｈ，Ｑｃｈ信号のもつ周波数偏差Δｆを検出するととも
に、制御部８３の制御に応じて、検出した周波数偏差Δ
ｆ又はΔｆ＝０のいずれかを選択的に出力するものであ
る。

【０１９８】このため、本変形例における周波数弁別器
８０Ａは、図３７に示すように、図２８にて前述したも
のとそれぞれ同様の角度偏差算出部８０１及び周波数偏
差算出部８０２に加えて、固定周波数偏差部８０３及び
セレクタ（ＳＥＬ）８０４で構成される。ここで、固定
周波数偏差部８０３は、固定の周波数偏差Δｆ＝０を出
力するものであり、セレクタ（ＳＥＬ）８０４は、この
固定周波数偏差部８０３からの周波数偏差Δｆ＝０と周
波数偏差算出部８０２で得られる周波数偏差Δｆとを制
御部８３の制御に応じて選択的に出力するものである。

【０１９９】なお、本変形例においても、この周波数弁
別器８０Ａは、図２９にて前述したごとく位相偏差算出
部８０１と同様の位相偏差算出部８０１Ａ，８０１Ｂを
用いて構成しても、周波数偏差Δｆを検出することがで
きる。上述のごとく構成された本変形例におけるＭＬＳ
Ｅ型等化器７５を用いた復調装置でも、図２７〜図３５
を用いて前述したごとく、ＭＬＳＥ型等化器７５での等
化前の各Ｉｃｈ，Ｑｃｈ信号から周波数弁別器８０Ａの
角度偏差算出部８０１によって、現時点の最新の角度偏
差θ_new が算出され、この角度偏差θ_new と、遅延回路
７９で遅延された過去の角度偏差θ_old とを用いて、周
波数偏差算出部８０２によって、Ｉｃｈ，Ｑｃｈ信号の
もつ周波数偏差Δｆが検出される。

【０２００】そして、本変形例における復調装置では、
受信信号から初期ＵＷ情報がとれるまでは、制御部８３
によってセレクタ８０４が制御されて、周波数弁別器８
０Ａで検出された周波数偏差Δｆが選択され、この周波
数偏差Δｆを用いて、各Ａ／Ｄ変換器７２，７３からの
Ｉｃｈ，Ｑｃｈ信号がもつ周波数偏差を最小にする位相
回転情報をもった三角関数情報（ｓｉｎθ，ｃｏｓθ）
を複素演算器７４に供給するよう発振器８２が制御され
る。

【０２０１】また、受信信号から初期ＵＷ情報がとれる
と、その後、ＭＬＳＥ型等化器７５内で得られる先行波
情報と遅延波情報との偏差情報が所定値以上の場合は、
同様に、制御部８３によってセレクタ８０４が制御され
て、周波数弁別器８０Ａで検出された周波数偏差Δｆが
選択され、この周波数偏差Δｆを用いて、上述のごとく
発振器８２が制御される一方、ＭＬＳＥ型等化器７５内
で得られる先行波情報と遅延波情報との偏差情報が所定
値より小さい場合は、制御部８３によってセレクタ８０
４が制御されて、固定周波数偏差部８０３からの周波数
偏差Δｆ＝０という所定の固定周波数偏差が選択され、
この周波数偏差Δｆ＝０を用いて、発振器８２が制御さ
れる。

【０２０２】つまり、ＭＬＳＥ型等化器７５による受信
信号の等化が十分でない初期の段階などにおいては、周
波数弁別器８０Ａで検出される周波数偏差Δｆを用い
て、Ｉｃｈ，Ｑｃｈ信号のもつ周波数偏差が最小となる
ように発振器８２を制御し、ＭＬＳＥ型等化器７５によ
る受信信号の等化が十分な場合には、Ｉｃｈ，Ｑｃｈ信
号のもつ周波数偏差は十分小さく周波数偏差を調整する
必要がないものとして、固定の周波数偏差Δｆ＝０を用
いて発振器８２を制御しているのである。

【０２０３】従って、図２８にて前述した周波数弁別器
８０（８０′）に固定周波数偏差部８０３及びセレクタ
８０４を加えるという周波数弁別器８０Ａの簡素な構成
にもかかわらず、ＭＬＳＥ型等化器７５で得られる先行
波情報と遅延波情報との偏差情報に応じて、周波数弁別
器８０Ａで得られる周波数偏差Δｆを最小にするよう制
御することができるので、極めて効果的に、キャリア同
期が外れたときのような急峻な周波数飛びを防止して受
信信号を正確に復調することができるとともに、十分な
伝送品質を保つことができる。

【０２０４】（ｂ−２）第２実施例の第２変形例の説明 図３８は本発明の第２実施例としてのＭＬＳＥ型等化器
を用いた復調装置の第２変形例を示すブロック図で、こ
の図３９においても、図２７中に示す符号と同一符号を
付したものはそれぞれ図２７にて前述したものと同様の
ものであるが、この図３９に示す復調装置は、図２７に
て前述した復調装置に比して、直交検波部６５の局部発
振器６５５の代わりに電圧制御型の局部発振器(Lo VCO)
６５５′が用いられ、複素演算器７４が省かれ、積分器
（ＬＰＦ）８４及びＤ／Ａ変換器８５が設けられている
点が異なる。

【０２０５】すなわち、この図３８に示す復調装置は、
ＭＬＳＥ型等化器７５の等化前のＩｃｈ，Ｑｃｈの各デ
ィジタル復調信号から周波数弁別器８０で得られるディ
ジタル量の周波数偏差ΔｆをＬＰＦ８４及びＤ／Ａ変換
器８５によってアナログ量に変換して直交検波部６５の
局部発振器６５５′に供給することにより、直交検波部
６５でＩｃｈ，Ｑｃｈベースバンド信号を得る際に、Ｉ
ｃｈ，Ｑｃｈ信号がもつ周波数偏差を、最小となるよう
に制御するようになっているのである。

【０２０６】これにより、本変形例におけるＭＬＳＥ型
等化器を用いた復調装置でも、ＬＭＳＥ型等化器７５で
の等化前のＩｃｈ，Ｑｃｈ信号のもつ周波数偏差Δｆを
周波数弁別器８０で検出し、このディジタル量の周波数
偏差ΔｆをＤ／Ａ変換器８５によってＤ／Ａ変換してア
ナログ量に変換して、直交検波部６５の局部発振器６５
５′に供給することにより、この周波数偏差Δｆを最小
にするように直交検波部６５の局部発振器６５５′の発
振周波数を制御することができるので、受信信号の受け
たフェージングなどの影響によってキャリア同期が外れ
ることを防ぐことができ、これにより、極めて効果的
に、キャリア同期が外れたときのような急峻な周波数飛
びを防止して正確に受信信号を復調することができると
ともに、十分な伝送品質を保つことができる。

【０２０７】（ｂ−３）第２実施例の第３変形例の説明 図３９は本発明の第２実施例としてのＭＬＳＥ型等化器
を用いた復調装置の第３変形例を示すブロック図である
が、この図３９において、図３８中に示す符号と同一符
号を付すものはそれぞれ図３８にて前述したものと同様
のものであるが、この図３９に示す復調装置は、図３８
に示す復調装置に比して、第１変形例において図３６に
て前述したものと同様の制御部８３が設けられている点
が異なる。

【０２０８】すなわち、この図３９に示す復調装置は、
図３６にて前述した復調装置を、第２変形例と同様に、
周波数弁別器８０Ａで得られるＩｃｈ，Ｑｃｈ信号がも
つディジタル量の周波数偏差Δｆを、ＬＰＦ８４及びＤ
／Ａ変換器８５を通じてアナログ量に変換して、直交検
波部６５の局部発振器６５５′へ供給するように構成し
たものである。

【０２０９】これにより、本変形例におけるＭＬＳＥ型
等化器を用いた復調装置では、受信信号から初期ＵＷ情
報が検出されるまでの間と、初期ＵＷ情報が検出されＭ
ＬＳＥ型等化器７５内で得られる先行波情報と遅延波情
報との偏差情報が所要量以上の間（ＭＬＳＥ型等化器７
５による受信信号の等化が十分でない初期の段階など）
とにおいては、図３７にて前述したごとく制御部８３に
よってセレクタ８０４が制御されて、周波数偏差算出部
８０２で検出されるＩｃｈ，Ｑｃｈ信号がもつ周波数偏
差（ディジタル量）Δｆが選択され、これがＤ／Ａ変換
器８５でアナログ量に変換されて、直交検波部６５の局
部発振器６５５′へ供給されることにより、周波数弁別
器８０Ａで検出されたＩｃｈ，Ｑｃｈ信号がもつ周波数
偏差Δｆを最小にするように、直交検波部６５の局部発
振器６５５′が制御される。

【０２１０】一方、初期ＵＷ情報が検出された後、ＭＬ
ＳＥ型等化器７５内で得られる先行波情報と遅延波情報
との偏差情報が所要量以下の場合（ＭＬＳＥ型等化器７
５による受信信号の等化が十分な場合など）には、Ｉｃ
ｈ，Ｑｃｈ信号のもつ周波数偏差Δｆは十分小さく周波
数偏差Δｆを調整する必要がないものとして、制御部８
３によってセレクタ８０４が制御されて、固定周波数偏
差部８０３からの固定の周波数偏差Δｆ＝０が選択され
る。

【０２１１】そして、この周波数弁別器８０Ａの周波数
偏差算出部８０２で得られた周波数偏差これがＤ／Ａ変
換器８５でアナログ量に変換されて、直交検波部６５の
局部発振器６５５′へ供給されることによって、この所
要量以下の周波数偏差Δｆが保持されるように、直交検
波部６５の局部発振器６５５′の発振周波数が制御され
る。

【０２１２】従って、この場合も、図３８に示す周波数
弁別器８０に固定周波数偏差部８０３及びセレクタ８０
４を加えたという周波数弁別器８０Ａの簡素な構成にも
かかわらず、ＭＬＳＥ型等化器７５内で得られる先行波
情報と遅延波情報との偏差情報に応じて、Ｉｃｈ，Ｑｃ
ｈ信号のもつ周波数偏差を最小にするように制御するこ
とができるので、極めて効果的に、常に、キャリア同期
が外れたときのような急峻な周波数飛びを防止して正確
に受信信号を復調することができるとともに、十分な伝
送品質を保つことができる。

【０２１３】（ｃ）第３実施例の説明 図４０は本発明の第３実施例としてのＭＬＳＥ型等化器
を用いた復調装置の構成を示すブロック図であるが、こ
の図４０に示す復調装置は、図２７にて前述したものと
それぞれ同様のＡＧＣアンプ６４，直交検波部６５，ア
ンプ６８，６９，ローパスフィルタ（ＦＩＬ）７０，７
１，Ａ／Ｄ変換器７２，７３，複素演算器（位相回転
部）７４，ＭＬＳＥ型等化器７５，クロック（ＣＬＫ）
再生部７６，ローパスフィルタ（ＬＰＦ）８１及び発振
器（ＮＣＯ：三角関数発生部）８２に加えて、ユニーク
ワード（ＵＷ）検出部８６，パラレル／シリアルデータ
変換部（Ｐ／Ｓ変換部）８７及び周波数偏差（Δｆ）検
出部８８を用いて構成されている。

【０２１４】なお、本実施例の復調装置は、ｋ相無線通
信でのバースト受信信号を復調する場合を想定してお
り、このため、本実施例における直交検波部６５は、主
に、このバースト受信信号を局部発振器６５５からのロ
ーカル信号を用いて直交検波を施すようになっている。
ここで、ユニークワード検出部（バースト受信信号開始
・終了検出部）８６は、受信信号のデータ中、バースト
受信信号の開始と終了とを示すユニークワード（ＵＷ）
を検出して、これに応じてＳＴＡＲＴ／ＳＴＯＰ信号を
出力するものであり、周波数偏差検出部（周波数弁別
器）８８は、第２実施例にて前述した周波数弁別器８０
と同様に、遅延回路７９によって時間的に間隔をあけ
た、ＭＬＳＥ型等化器７５での等化前のＩｃｈ，Ｑｃｈ
信号（複数のデータ）を用いて、各Ｉｃｈ，Ｑｃｈ信号
のもつ周波数偏差を検出するものである。なお、Ｐ／Ｓ
変換部８７は、ＭＬＳＥ型等化器７５が各Ａ／Ｄ変換器
７２，７３でそれぞれＡ／Ｄ変換されて得られたＩｃ
ｈ，Ｑｃｈディジタル復調信号を入力として、ビタビア
ルゴリズムを用いて、最尤系列推定を施すことによって
得られたパラレルデータ（等化データ）をシリアルに変
換して出力するものである。

【０２１５】そして、図４１は上述の周波数偏差検出部
８８の構成を示すブロック図であるが、この図４１に示
すように、この周波数偏差検出部８８は、第２実施例に
おいて図３７により前述したものと同様の角度偏差算出
部８０１，遅延回路７９，周波数偏差算出部８０２，セ
レクタ（ＳＥＬ）８０４及び固定周波数偏差部（Δｆ＝
０）を用いて構成される。なお、この場合も、この周波
数偏差検出部８８は、第２実施例において図２９にて前
述した周波数弁別器８０′のごとく、角度偏差算出部８
０１Ａ，８０１Ｂを用いて構成することができる。

【０２１６】そして、本実施例における復調装置でも、
第２実施例と同様に、ＭＬＳＥ型等化器７５での等化前
のＩｃｈ，Ｑｃｈ信号を用いて、各Ｉｃｈ，Ｑｃｈ信号
のもつ周波数偏差Δｆが周波数偏差検出部８８で検出さ
れるが、ＵＷ検出部８６でバースト受信信号の開始が検
出されると、ＳＴＡＲＴ信号が周波数偏差検出部８８の
セレクタ８０４へ出力される。

【０２１７】これにより、周波数偏差検出部８８では、
セレクタ８０４によって周波数偏差算出部８０２で得ら
れた周波数偏差Δｆが選択されて、この周波数偏差検出
部８８で得られた周波数偏差Δｆが最小になるように、
複素演算器７４へ位相回転情報をもった三角関数情報
（ｓｉｎθ，ｃｏｓθ）を供給する発振器８２が制御さ
れる。

【０２１８】その後、ＵＷ検出部８６でバースト受信信
号の終了が検出されると（実際には、バースト受信信号
の開始が検出されてからのある所定の時間が経過したと
き）、ＳＴＯＰ信号が周波数偏差検出部８８のセレクタ
８０４へ出力され、これにより、セレクタ８０４では、
そのときの周波数偏差検出部８８の周波数偏差を保持す
るように、固定周波数偏差部８０３からの周波数偏差Δ
ｆ＝０が選択されて、次のバースト受信信号が検出され
るまで、発振器８２から出力される三角関数情報（ｓｉ
ｎθ，ｃｏｓθ）の値が固定になるよう制御される。

【０２１９】上述のごとく動作をバースト受信信号毎に
繰り返すことによって、バースト受信信号の復調が行な
われる。また、本実施例でも、周波数偏差検出部８８で
は、得られた周波数偏差Δｆに応じて、遅延回路７９で
の遅延時間ΔＴを可変にすることによって、この周波数
偏差Δｆを検出する際の角度偏差θ_new ，θ_old （検出
データ）の時間間隔ΔＴを可変にすることができる。

【０２２０】具体的には、例えば、周波数偏差Δｆが大
きい場合は、時間間隔ΔＴを短くし、逆に周波数偏差Δ
ｆが小さい場合は、時間間隔ΔＴを長くするといった具
合に、得られた周波数偏差Δｆの大きさと、この周波数
偏差Δｆを検出する際の角度偏差θ_new ，θ_old の時間
間隔ΔＴとが反比例するように時間間隔ΔＴを可変にし
ている。

【０２２１】これにより、周波数偏差算出部８０２で得
られた周波数偏差Δｆが大きい場合は、より短い時間間
隔ΔＴで式（４）による演算が行なわれ、周波数偏差Δ
ｆが小さい場合は、より長い時間間隔ΔＴで式（４）に
よる演算が行なわれ、この結果、常に、正確な位相ずれ
情報Δｆを安定して検出することができるようになる。

【０２２２】以上のように本発明の第３実施例としての
ＭＬＳＥ型等化器７５を用いた復調装置によれば、バー
スト受信信号を復調するに際しても、極めて簡素な構成
で、Ｉｃｈ，Ｑｃｈ信号がもつ周波数偏差Δｆを最小に
するように、複素演算器７４へ位相回転情報をもった三
角関数情報（ｓｉｎθ，ｃｏｓθ）を供給する発振器８
２を制御することができるので、受信信号の受けたフェ
ージングなどの影響によってキャリア同期が外れること
を防ぐことができ、これにより、極めて正確に、バース
ト受信信号の復調を行なうことができる。

【０２２３】また、符号間干渉の影響に対してすぐれた
特性を持つＭＬＳＥ型等化器７５の使用が可能であるた
め、遅延検波方式を用いた復調装置に比して、大幅に回
線品質を向上させることができるとともに、シンボルの
クロックレートの高速化や多相位変調などの実現にも大
いに寄与する。なお、本実施例におけるＭＬＳＥ型等化
器７５を用いた復調装置は、単一のＲＦ信号を受信して
この受信信号を復調する場合の構成であるが、本発明の
ＭＬＳＥ型等化器を用いた復調装置は、いわゆるダイバ
ーシチ受信構成で複数のＲＦ信号を受信して合成した受
信信号を復調する構成としてもよい。そして、この場合
も、ＭＬＳＥ型等化器７５には、第１実施例にて前述し
たごとくブランチメトリックを合成する構成を有するＭ
ＬＳＥ型等化器２９が用いられる。

【０２２４】また、本実施例におけるＭＬＳＥ型等化器
７５を用いた復調装置では、ＭＬＳＥ型等化器７５に、
他のＭＬＳＥ型等化器を用いてもよい。また、上述のＭ
ＬＳＥ型等化器を用いた復調装置は、基地局で次々に受
信する子局が切り替わり、子局ごとに受信信号のもつ周
波数偏差が異なる場合にも対応できるよう、バースト受
信信号終了時に、周波数偏差検出部８８の入力情報また
は出力情報を子局毎に複数組記憶する記憶部を設けて、
それぞれ異なる複数の周波数偏差が複数存在する場合な
どでも、それぞれの周波数偏差を最小にするように制御
して、正確に複数のデータを復調するように構成するこ
ともできる。

【０２２５】（ｃ−１）第３実施例の第１変形例の説明 図４２は本発明の第３実施例としてのＭＬＳＥ型等化器
を用いた復調装置の第１変形例を示すブロック図で、こ
の図４２において、図４０中に示す符号と同一符号を付
したものはそれぞれ図４０にて前述したものと同様のも
のであるが、この図４２示す復調装置は、図４０にて前
述した復調装置に比して、制御部８９が設けられる点が
異なる。

【０２２６】ここで、この制御部８９は、第２実施例に
おいて図３６及び図３７にて前述した制御部８３と同様
に、ＭＬＳＥ型等化器７５内で得られる先行波情報と遅
延波情報との偏差情報に応じ、周波数偏差検出部（周波
数弁別器）８８で検出された周波数偏差Δｆまたは所定
の固定周波数偏差Δｆ＝０のいずれかを選択的に用いる
ことにより、周波数偏差検出部８８を通じて、発振器
（三角関数発生部）８２を制御するものである。

【０２２７】具体的に、この制御部８９は、本実施例で
も、受信信号から初期ＵＷ情報がとれるまでは、周波数
偏差検出部８８で検出された周波数偏差Δｆを用いて、
発振器８２を制御するとともに、受信信号から初期ＵＷ
情報がとれると、その後、ＭＬＳＥ型等化器７５内で得
られる先行波情報と遅延波情報との偏差情報が所定値以
上の場合は、周波数偏差検出部８８で検出された周波数
偏差Δｆを用いて、発振器８２を制御する一方、ＭＬＳ
Ｅ型等化器７５内で得られる先行波情報と遅延波情報と
の偏差情報が所定値より小さい場合は、所定の固定周波
数偏差Δｆ＝０を用いて、発振器８２を制御するように
なっている。

【０２２８】これにより、この図４２に示すＭＬＳＥ型
等化器を用いた復調装置では、ＵＷ検出部８６で受信信
号から初期ＵＷ情報が検出されると、ＳＴＡＲＴ信号が
制御部８９へ出力され、制御部８９はこのＳＴＡＲＴ信
号を受けると、ＭＬＳＥ型等化器７５内で得られる先行
波情報と遅延波情報との偏差情報が所定値以上の場合
は、周波数偏差検出部８８で検出される周波数偏差Δｆ
を用いて発振器８２が制御されるよう周波数偏差検出部
８８のセレクタ８０４を制御する。

【０２２９】そして、このセレクタ８０４からは周波数
偏差算出部８０２で算出された周波数偏差Δｆが出力さ
れ、これが、Ｉｃｈ，Ｑｃｈ信号のもつ周波数偏差を最
小にする位相回転情報をもった三角関数情報（ｓｉｎ
θ，ｃｏｓθ）を複素演算器７４に出力する発振器８２
へ供給されて、発振器８２が制御される。一方、ＵＷ検
出部８６で受信信号から初期ＵＷ情報が検出され、ＳＴ
ＡＲＴ信号が制御部８９へ出力された後、ＭＬＳＥ型等
化器７５内で得られる先行波情報と遅延波情報との偏差
情報が所定値より小さい場合、制御部８３は周波数偏差
検出部８８の固定周波数偏差部８０３からの周波数偏差
Δｆ＝０を用いて発振器８２が制御されるようセレクタ
８０４を制御する。

【０２３０】これにより、周波数偏差検出部８８からは
固定の周波数偏差Δｆ＝０が出力され、これがＬＰＦ８
１を通じて発振器８２へ供給されることにより、前時点
で周波数偏差検出部８８で検出された周波数偏差Δｆを
用いての発振器８２の制御が維持される。つまり、本変
形例における復調装置でも、第２実施例の第１変形例に
て前述した復調装置と同様に、ＭＬＳＥ型等化器７５に
よる受信信号の等化が十分でない初期の段階などにおい
ては、周波数偏差検出部８８で検出される周波数偏差Δ
ｆを用いて、Ｉｃｈ，Ｑｃｈ信号のもつ周波数偏差が最
小となるように発振器８２を制御し、ＭＬＳＥ型等化器
７５による受信信号の等化が十分な場合には、Ｉｃｈ，
Ｑｃｈ信号のもつ周波数偏差は十分小さく周波数偏差を
調整する必要がないものとして、固定の周波数偏差Δｆ
＝０により前時点での周波数偏差Δｆを用いて発振器８
２を制御することができるのである。

【０２３１】従って、図２８にて前述した周波数弁別器
８０（８０′）に固定周波数偏差部８０３及びセレクタ
８０４を加えるという周波数弁別器８０Ａの簡素な構成
にもかかわらず、ＭＬＳＥ型等化器７５内で得られる先
行波情報と遅延波情報との偏差情報に応じて、Ｉｃｈ，
Ｑｃｈ信号のもつ周波数偏差Δｆを最小にするように、
発振器８２を制御することができるので、より正確に、
バースト受信信号の復調を行なうことができるようにな
る。

【０２３２】また、符号間干渉の影響に対してすぐれた
特性を持つＭＬＳＥ型等化器７５を用いるため、遅延検
波方式を用いた復調装置に比して、大幅に回線品質を向
上させることができるとともに、シンボルのクロックレ
ートの高速化や多相位変調などの実現にも大いに寄与す
る。 （ｃ−２）第３実施例の第２変形例の説明 図４３は本発明の第３実施例としてのＭＬＳＥ型等化器
を用いた復調装置の第２変形例を示すブロック図で、こ
の図４３においても、図４０中に示す符号と同一符号付
したものはそれぞれ図４０にて前述したものであるが、
この図４３に示す復調装置は、図４０にて前述した復調
装置に比して、積分器（ＬＰＦ）８４及びＤ／Ａ変換器
８５が設けられ、複素演算器７４が省かれる点が異な
る。

【０２３３】すなわち、この図４３に示す復調装置は、
ＭＬＳＥ型等化器７５の等化前のＩｃｈ，Ｑｃｈの各デ
ィジタル復調信号から周波数偏差検出部（周波数弁別
器）８８で得られるディジタル量の周波数偏差ΔｆをＬ
ＰＦ８４及びＤ／Ａ変換器８５によってアナログ量に変
換して、直交検波部６５の局部発振器６５５に供給する
ことにより、直交検波部６５でＩｃｈ，Ｑｃｈベースバ
ンド信号を得る際に、Ｉｃｈ，Ｑｃｈ信号がもつ周波数
偏差Δｆを、最小にするように制御できるようになって
いるのである。

【０２３４】これにより、本変形例におけるＭＬＳＥ型
等化器を用いた復調装置でも、ＭＬＳＥ型等化器７５で
の等化前のＩｃｈ，Ｑｃｈ信号を用いて、各Ｉｃｈ，Ｑ
ｃｈ信号のもつ周波数偏差Δｆが周波数偏差検出部８８
で検出されるが、ＵＷ検出部８６でバースト受信信号の
開始が検出されると、ＳＴＡＲＴ信号が周波数偏差検出
部８８のセレクタ８０４へ出力される。

【０２３５】そして、周波数偏差検出部８８では、セレ
クタ８０４によって周波数偏差算出部８０２で得られた
周波数偏差Δｆが選択されて、これがＬＰＦ８４及びＤ
／Ａ変換器８５でアナログ量に変換されて、直交検波部
６５の局部発振器６５５へ供給され、この周波数偏差Δ
ｆに応じて、局部発振器６５５の発振周波数が制御され
る。

【０２３６】その後、ＵＷ検出部８６でバースト受信信
号の終了が検出されると（実際には、バースト受信信号
の開始が検出されてからのある所定の時間が経過したと
き）、ＳＴＯＰ信号が周波数偏差検出部８８のセレクタ
８０４へ出力され、これにより、セレクタ８０４では、
そのときの周波数偏差検出部８８の周波数偏差を保持す
るように、固定周波数偏差部８０３からの周波数偏差Δ
ｆ＝０が選択されて、次のバースト受信信号が検出され
るまで、局部発振器６５５の発振周波数が固定になるよ
う制御される。

【０２３７】上述のごとく動作をバースト受信信号毎に
繰り返すことによって、バースト受信信号の復調が行な
われる。このように、本変形例におけるＭＬＳＥ型等化
器７５を用いた復調装置でも、ＬＭＳＥ型等化器７５で
の等化前のＩｃｈ，Ｑｃｈ信号のもつ周波数偏差Δｆを
周波数偏差検出部８８で検出し、ＵＷ検出部８６でバー
スト受信信号の開始／終了を示すＵＷ情報が検出された
際に出力されるＳＴＡＲＴ／ＳＴＯＰ信号に応じて、こ
の周波数偏差ΔｆをＤ／Ａ変換器８５によってＤ／Ａ変
換してアナログ量に変換して、直交検波部６５の局部発
振器６５５に供給することにより、この周波数偏差Δｆ
を最小にするように局部発振器６５５の発振周波数を制
御することができるので、バースト受信信号の受けたフ
ェージングなどの影響によってキャリア同期が外れるこ
とを防ぐことができ、これにより、極めて正確に、バー
スト受信信号の復調を行なうことができるとともに、十
分な伝送品質を保つことができる。

【０２３８】（ｃ−３）第３実施例の第３変形例の説明 図４４は本発明の第３実施例としてのＭＬＳＥ型等化器
を用いた復調装置の第３変形例を示すブロック図で、こ
の図４４において、図４３中に示す符号と同一符号を付
したものはそれぞれ図４３にて前述したものと同様のも
のであるが、この図４４に示す復調装置は、図４３にて
前述した復調装置に比して、第１変形例において図４２
にて前述したものと同様の制御部８９が設けられる点が
異なる。

【０２３９】すなわち、この図４４に示す復調装置は、
本実施例の第１変形例において図４２により前述した復
調装置において、周波数弁別器８０Ａで得られるＩｃ
ｈ，Ｑｃｈ信号がもつディジタル量の周波数偏差Δｆ
を、ＬＰＦ８４及びＤ／Ａ変換器８５を通じてアナログ
量に変換して、直交検波部６５の局部発振器６５５へ供
給できるように構成したものである。

【０２４０】これにより、本変形例におけるＭＬＳＥ型
等化器を用いた復調装置でも、ＵＷ検出部８６で受信信
号から初期ＵＷ情報が検出されると、ＳＴＡＲＴ信号が
制御部８９へ出力され、制御部８９はこのＳＴＡＲＴ信
号を受けると、ＭＬＳＥ型等化器７５内で得られる先行
波情報と遅延波情報との偏差情報が所定値以上の場合
は、周波数偏差検出部８８で検出される周波数偏差Δｆ
を用いて発振器８２が制御されるよう周波数偏差検出部
８８のセレクタ８０４（図４１参照）を制御する。

【０２４１】そして、このセレクタ８０４からは周波数
偏差算出部８０２で算出された周波数偏差Δｆが出力さ
れ、これが、ＬＰＦ８４及びＤ／Ａ変換器８５によって
でディジタル量からアナログ量に変換されて直交検波部
６５の局部発振器６５５に供給され、これに応じて、局
部発振器６５５の発振周波数が制御されて、Ｉｃｈ，Ｑ
ｃｈがもつ周波数偏差Δｆが最小となるように制御され
る。

【０２４２】一方、ＵＷ検出部８６で受信信号から初期
ＵＷ情報が検出され、ＳＴＡＲＴ信号が制御部８９へ出
力された後、ＭＬＳＥ型等化器７５内で得られる先行波
情報と遅延波情報との偏差情報が所定値より小さい場
合、制御部８３は周波数偏差検出部８８の固定周波数偏
差部８０３からの周波数偏差Δｆ＝０を用いて発振器８
２が制御されるようセレクタ８０４を制御する。

【０２４３】これにより、周波数偏差検出部８８からは
固定の周波数偏差Δｆ＝０が出力され、これが、同様
に、ＬＰＦ８４及びＤ／Ａ変換器８５によってでディジ
タル量からアナログ量に変換されて直交検波部６５の局
部発振器６５５に供給されることにより、局部発振器６
５５の発振周波数が、前時点において周波数偏差検出部
８８で検出された周波数偏差Δｆを用いて制御された発
振周波数に維持される。

【０２４４】つまり、本変形例における復調装置でも、
第２実施例の第１変形例にて前述した復調装置と同様
に、ＭＬＳＥ型等化器７５による受信信号の等化が十分
でない初期の段階などにおいては、周波数偏差検出部８
８で検出される周波数偏差Δｆを用いて、Ｉｃｈ，Ｑｃ
ｈ信号のもつ周波数偏差が最小となるように直交検波部
６５における局部発振器６５５の発振周波数を制御し、
ＭＬＳＥ型等化器７５による受信信号の等化が十分な場
合には、Ｉｃｈ，Ｑｃｈ信号のもつ周波数偏差Δｆは十
分小さくこの偏差を調整する必要がないものとして、固
定の周波数偏差Δｆ＝０により前時点での周波数偏差Δ
ｆを用いて制御された発振周波数に局部発振器６５５の
発振周波数が維持することができるのである。

【０２４５】従って、常に、極めて効果的に、Ｉｃｈ，
Ｑｃｈ信号のもつ周波数偏差Δｆを最小にすることがで
き、また、ＭＬＳＥ型等化器７５内で得られる先行波情
報と遅延波情報との偏差情報に応じて、Ｉｃｈ，Ｑｃｈ
信号のもつ周波数偏差Δｆを最小にするように、発振器
８２を制御することができるので、さらに正確に、バー
スト受信信号の復調を行なうことができる。

【０２４６】

【発明の効果】以上詳述したように、本発明のＭＬＳＥ
型等化器によれば、レプリカ生成部，誤差算出部，ブラ
ンチメトリック部，加算・比較・選択部，インパルス応
答演算部，パスメモリ部が独立した演算器を有するよう
に構成され、且つ、インパルス応答演算部とレプリカ生
成部との間に、データの書き込み及び読み出しを同時に
行なうことのできるインパルス応答メモリ部が介装され
ているので、インパルス応答演算部からの演算結果の書
き込みとレプリカ生成部へのインパルス応答演算部から
の演算結果の読み出しとを同時に行なうことができ、こ
れにより、極めて簡素な構成で、高速に受信信号の等化
処理を行なえるという利点がある（請求項１）。

【０２４７】さらに、具体的に、上述のレプリカ生成部
では、第１エンコーダによって、基準信号点の複素値が
ｋビットアドレスより変換され、この情報を用いて、１
シンボル毎にｋ×ｋ種類のレプリカが１クロックサイク
ルで１種生成されるので、極めて簡素な構成で、且つ、
高速にレプリカを生成することができるようになる（請
求項２）。

【０２４８】また、インパルス応答演算部では、第２エ
ンコーダによって、基準信号点に収束係数を掛け合わせ
た複素値がｋビットアドレスより変換されるので、極め
て簡素な構成で、インパルス応答演算部での演算に必要
なデータ（基準信号点×収束係数）得られるとともに、
インパルス応答演算部での演算処理を高速に行なうこと
ができるようになる（請求項３）。

【０２４９】また、上述のインパルス応答メモリ部に、
ＤＲＡＭを用いれば、極めて簡素な構成で、インパルス
応答演算部からの演算結果の書き込みとレプリカ生成部
へのインパルス応答演算部からの演算結果の読み出しと
を高速に行なうことができる（請求項４）。

【０２５０】さらに、加算・比較・選択処理部に設けら
れるパスメトリックメモリ部を、２個のメモリで構成す
れば、前時点のパスメトリックの読み出しと、現時点の
選択パスメトリックの書き込みとをこれら２個のメモリ
の交互切替えによって実行することができるので、パス
メトリックについての加算処理・比較処理・選択処理
を、極めて高速に行なうことができる（請求項５）。

【０２５１】さらに、誤差レジスタにより、加算・比較
・選択処理部の出力を誤差アドレスとして、ｋ×ｋ種類
の誤差からｋクロック周期で所要の誤差を出力し、この
誤差をインパルス応答演算部へ出力することができるの
で、誤差算出部で得られた誤差を加算・比較・選択処理
部でのパスメトリックについての加算処理・比較処理・
選択処理と同一速度，タイミングで出力することがで
き、これにより、極めて高速に誤差を選択して出力する
ことができる（請求項６）。

【０２５２】また、ＦＩＦＯメモリによって、誤差算出
部の入力側で受信信号を一時的に保存することができる
ので、ＭＬＳＥ型等化器内での処理を受信信号に対して
非同期に行なうことが可能になり、これにより高速クロ
ックを用いて高速処理を行なうことができるようになる
（請求項７）。さらに、本発明のＭＬＳＥ型等化器によ
れば、第１レプリカ生成部，第２レプリカ生成部，第１
誤差算出部，第２誤差算出部，第１ブランチメトリック
部，第２ブランチメトリック部，加算・比較・選択処理
部，パスメモリ部，第１インパルス応答演算部，第２イ
ンパルス応答演算部がそれぞれ独立して演算を行なうの
で、この場合も、極めて簡素な構成で、高速に受信信号
の等化処理を行なえるという利点があるとともに、第１
ブランチメトリック部及び第２ブランチメトリック部の
いずれか一方のブランチメトリックを所定値に固定して
出力するので、極めて容易に、第１ブランチメトリック
部又は第２ブランチメトリック部のブランチメトリック
のみを用いて処理を行なうこともできるようになる（以
上、請求項８）。

【０２５３】また、本発明のＭＬＳＥ型等化器を用いた
復調装置によれば、周波数弁別器によって、ＭＬＳＥ型
等化器での等化前の時間的に間隔をあけた複数のデータ
を用いて、これらのデータのもつ周波数偏差を検出し、
この周波数偏差を最小にするように、直交検波部におけ
る局部発振器の発振周波数を制御することができるの
で、受信信号の受けたフェージングなどの影響によって
周波数偏差が大きくなり過ぎてキャリア同期が外れるこ
とを防ぐことができ、これにより、極めて効果的に、キ
ャリア同期が外れたときのような急峻な周波数飛びを防
止して正確に受信信号を復調することができるという利
点がある（請求項９）。

【０２５４】また、上述の制御部は、周波数弁別器で得
られた周波数偏差に応じて、この周波数偏差を検出する
際の検出データの時間間隔を可変にすることができる、
具体的には、周波数弁別器で得られた周波数偏差の大き
さと、この周波数偏差を検出する際の検出データの時間
間隔とが反比例するように、周波数偏差を検出する際の
検出データの時間間隔を可変にすることができるので、
常に、正確な位相偏差を安定して検出することができる
ようになる（請求項１０，１１）。

【０２５５】また、この制御部は、ＭＬＳＥ型等化器内
で得られる先行波情報と遅延波情報との偏差情報に応
じ、周波数弁別器で検出された周波数偏差または所定の
固定周波数偏差のいずれかを選択的に用いることによ
り、局部発振器の発振周波数を制御することができるの
で、極めて簡素な構成で、且つ、効果的に、急峻な周波
数飛びを防止して受信信号を正確に復調することができ
るとともに、十分な伝送品質を保つことができる（請求
項１２，１３）。

【０２５６】さらに、本発明のＭＬＳＥ型等化器を用い
た復調装置によれば、ＭＬＳＥ型等化器での等化前の複
数のデータのもつ周波数偏差を周波数弁別器で検出し、
この周波数偏差を用いて、この周波数偏差を最小にする
位相回転情報をもった三角関数情報を複素演算器に供給
する三角関数発生部が制御されるので、ＭＬＳＥ型等化
器での等化前の複数のデータのもつ周波数偏差を最小に
することができ、極めて効果的に、急峻な周波数飛びな
どを防止して正確に受信信号を復調することができるよ
うになる（請求項１４）。

【０２５７】さらに、この場合も、上述の制御部は、周
波数弁別器で得られた周波数偏差に応じて、この周波数
偏差を検出する際の検出データの時間間隔を可変にす
る、具体的には、周波数弁別器で得られた周波数偏差の
大きさと、この周波数偏差を検出する際の検出データの
時間間隔とが反比例するように、周波数偏差を検出する
際の検出データの時間間隔を可変にすることができるの
で、常に、正確な位相偏差を安定して検出することがで
きるようになる（請求項１５，１６）。

【０２５８】また、ＭＬＳＥ型等化器内で得られる先行
波情報と遅延波情報との偏差情報に応じ、周波数弁別器
で検出された周波数偏差または所定の固定周波数偏差の
いずれかを選択的に用いることにより、三角関数発生部
を制御することもできるので、極めて簡素な構成で、且
つ、効果的にＭＬＳＥ型等化器内で得られる先行波情報
と遅延波情報との偏差情報に応じて、ＭＬＳＥ型等化器
での等化前の複数のデータのもつ周波数偏差を最小にす
ることができ、これにより、正確に受信信号の復調を行
なうことができるようになる（請求項１７，１８）。

【０２５９】さらに、本発明のＭＬＳＥ型等化器を用い
た復調装置によれば、バースト受信信号開始・終了検出
部でバースト受信信号の終了が検出されると、そのとき
の周波数弁別器の周波数偏差を保持するように、直交検
波部における局部発振器の発振周波数を制御することが
できるので、バースト受信信号を復調するに際しても、
極めて簡素な構成で、ＭＬＳＥ型等化器での等化前の複
数のデータのもつ周波数偏差を最小にするように、直交
検波部における局部発振器を制御することができるの
で、受信信号の受けたフェージングなどの影響によって
周波数偏差が大きくなりキャリア同期が外れることを防
ぎ、極めて正確に、バースト受信信号の復調を行なうこ
とができるようになる。また、先行波，遅延波による符
号間干渉の影響に対してすぐれた特性を持つＭＬＳＥ型
等化器を使用するため、遅延検波方式を用いた復調装置
に比して、大幅に回線品質を向上させることができると
ともに、受信信号データのクロックレートの高速化や多
相位変調などの実現にも大いに寄与する（請求項１
９）。

【０２６０】さらに、この場合も、周波数弁別器で得ら
れた周波数偏差に応じて、この周波数偏差を検出する際
の検出データの時間間隔を可変にする、具体的には、周
波数弁別器で得られた周波数偏差の大きさと、この周波
数偏差を検出する際の検出データの時間間隔とが反比例
するように、周波数偏差を検出する際の検出データの時
間間隔を可変にすることができるので、常に、正確な位
相偏差を安定して検出することができるようになる（請
求項２０，２１）。

【０２６１】また、この場合も、ＭＬＳＥ型等化器内で
得られる先行波情報と遅延波情報との偏差情報に応じ、
周波数弁別器で検出された周波数偏差または所定の固定
周波数偏差のいずれかを選択的に用いることにより、局
部発振器の発振周波数を制御することができるので、極
めて簡素な構成で、ＭＬＳＥ型等化器内で得られる先行
波情報と遅延波情報との偏差情報に応じて、ＭＬＳＥ型
等化器での等化前の複数のデータのもつ周波数偏差を最
小にして、より正確に受信信号を復調することができる
ようになる（請求項２２，２３）。

【０２６２】なお、このとき記憶部によって、周波数弁
別器の入力情報または出力情報を複数組記憶することも
できるので、ＭＬＳＥ型等化器での等化前の複数のデー
タのもつ周波数偏差が複数存在する場合などでも、極め
て容易に、それぞれの周波数偏差を最小にするように制
御して、正確に複数のデータを復調することができる
（請求項２４）。

【０２６３】また、本発明のＭＬＳＥ型等化器を用いた
復調装置によれば、バースト受信信号開始・終了検出部
でバースト受信信号の開始が検出されると、周波数弁別
器で得られた周波数偏差が最小になるように、三角関数
発生部を制御するとともに、バースト受信信号開始・終
了検出部でバースト受信信号の終了が検出されると、そ
のときの周波数弁別器の周波数偏差を保持するように、
三角関数発生部を制御することができるので、この場合
も、バースト受信信号を復調するに際しても、極めて簡
素な構成で、ＭＬＳＥ型等化器での等化前の複数のデー
タのもつ周波数偏差を最小にするように、直交検波部に
おける局部発振器を制御することができるので、受信信
号の受けたフェージングなどの影響によって周波数偏差
が大きくなりキャリア同期が外れることを防ぎ、極めて
正確に、バースト受信信号の復調を行なうことができる
ようになる。また、先行波，遅延波による符号間干渉の
影響に対してすぐれた特性を持つＭＬＳＥ型等化器を使
用するため、遅延検波方式を用いた復調装置に比して、
大幅に回線品質を向上させることができるとともに、受
信信号データのクロックレートの高速化や多相位変調な
どの実現にも大いに寄与する（請求項２５）。

【０２６４】さらに、この場合も、周波数弁別器で得ら
れた周波数偏差に応じて、この周波数偏差を検出する際
の検出データの時間間隔を可変にする、具体的には、周
波数弁別器で得られた周波数偏差の大きさと、周波数偏
差を検出する際の検出データの時間間隔とが反比例する
ように、周波数偏差を検出する際の検出データの時間間
隔を可変にすることができるので、常に、正確な位相偏
差を安定して検出することができるようになる（請求項
２６，２７）。

【０２６５】また、ＭＬＳＥ型等化器内で得られる先行
波情報と遅延波情報との偏差情報に応じ、周波数弁別器
で検出された周波数偏差または所定の固定周波数偏差の
いずれかを選択的に用いることにより、ＭＬＳＥ型等化
器での等化前の複数のデータのもつ周波数偏差を最小に
するように三角関数発生部を制御することもできるの
で、極めて簡素な構成で、ＭＬＳＥ型等化器内で得られ
る先行波情報と遅延波情報との偏差情報に応じて、ＭＬ
ＳＥ型等化器での等化前の複数のデータのもつ周波数偏
差を最小にして、より正確に受信信号を復調することが
できるようになる（請求項２８，２９）。

【０２６６】なお、このとき記憶部によって、周波数弁
別器の入力情報または出力情報を複数組記憶することも
できるので、ＭＬＳＥ型等化器での等化前の複数のデー
タのもつ周波数偏差が複数存在する場合などでも、極め
て容易に、それぞれの周波数偏差を最小にするように制
御して、正確に複数のデータを復調することができる
（請求項３０）。

【図面の簡単な説明】

【図１】第１の発明の原理ブロック図である。

【図２】第２の発明の原理ブロック図である。

【図３】第３の発明の原理ブロック図である。

【図４】第４の発明の原理ブロック図である。

【図５】第５の発明の原理ブロック図である。

【図６】第６の発明の原理ブロック図である。

【図７】本発明の第１実施例としてのＭＬＳＥ型等化器
が適用される移動体無線通信システムの一例を示すブロ
ック図である。

【図８】第１実施例におけるＭＬＳＥ型等化器の構成を
示すブロック図である。

【図９】第１実施例のＭＬＳＥ型等化器におけるレプリ
カ生成部，ＤＰＲＡＭ，ＣＩＲ計算部の構成を示すブロ
ック図である。

【図１０】第１実施例のＭＬＳＥ型等化器におけるＡＣ
Ｓ部及び誤差レジスタの構成を示すブロック図である。

【図１１】第１実施例のＭＬＳＥ型等化器におけるパス
メモリ部の構成を示すブロック図である。

【図１２】第１実施例のＭＬＳＥ型等化器におけるパス
メモリ部の構成を示すブロック図である。

【図１３】第１実施例のＭＬＳＥ型等化器におけるパス
メモリ部の構成を示すブロック図である。

【図１４】第１実施例のＭＬＳＥ型等化器の動作を説明
するための図である。

【図１５】第１実施例のＭＬＳＥ型等化器の動作を説明
するための図である。

【図１６】第１実施例のＭＬＳＥ型等化器の動作を説明
するための図である。

【図１７】第１実施例のＭＬＳＥ型等化器の動作を説明
するための図である。

【図１８】第１実施例のＭＬＳＥ型等化器の動作を説明
するための図である。

【図１９】第１実施例のＭＬＳＥ型等化器の動作を説明
するための図である。

【図２０】第１実施例のＭＬＳＥ型等化器の動作を説明
するための図である。

【図２１】第１実施例のＭＬＳＥ型等化器の動作を説明
するための図である。

【図２２】第１実施例のＭＬＳＥ型等化器におけるパス
メモリ部の動作を説明するための図である。

【図２３】第１実施例のＭＬＳＥ型等化器におけるパス
メモリ部の動作を説明するための図である。

【図２４】第１実施例のＭＬＳＥ型等化器におけるパス
メモリ部の動作を説明するための図である。

【図２５】第１実施例のＭＬＳＥ型等化器におけるパス
メモリ部の動作を説明するための図である。

【図２６】（ａ），（ｂ）はそれぞれ第１実施例のＭＬ
ＳＥ型等化器におけるパスメモリ部の動作を説明するた
めの図である。

【図２７】本発明の第２実施例としてのＭＬＳＥ型等化
器を用いた復調装置の構成を示すブロック図である。

【図２８】第２実施例のＭＬＳＥ型等化器を用いた復調
装置における周波数弁別器の構成を示すブロック図であ
る。

【図２９】第２実施例のＭＬＳＥ型等化器を用いた復調
装置における周波数弁別器の他の構成を示すブロック図
である。

【図３０】第２実施例のＭＬＳＥ型等化器を用いた復調
装置におけるローパスフィルタ及び発振器（ＮＣＯ）の
構成を示すブロック図である。

【図３１】第２実施例のＭＬＳＥ型等化器を用いた復調
装置における複素演算器の構成を示すブロック図であ
る。

【図３２】第２実施例のＭＬＳＥ型等化器の構成を示す
ブロック図である。

【図３３】第２実施例のＭＬＳＥ型等化器におけるレプ
リカ生成部，ＤＰＲＡＭ，ＣＩＲ計算部の構成を示すブ
ロック図である。

【図３４】第２実施例のＭＬＳＥ型等化器におけるＡＣ
Ｓ部及び誤差レジスタの構成を示すブロック図である。

【図３５】第２実施例のＭＬＳＥ型等化器におけるパス
メモリ部の構成を示すブロック図である。

【図３６】第２実施例のＭＬＳＥ型等化器を用いた復調
装置の第１変形例を示すブロック図である。

【図３７】第２実施例のＭＬＳＥ型等化器を用いた復調
装置の第１変形例における周波数弁別器の構成を示すブ
ロック図である。

【図３８】第２実施例のＭＬＳＥ型等化器を用いた復調
装置の第２変形例を示すブロック図である。

【図３９】第２実施例のＭＬＳＥ型等化器を用いた復調
装置の第３変形例を示すブロック図である。

【図４０】本発明の第３実施例としてのＭＬＳＥ型等化
器を用いた復調装置の構成を示すブロック図である。

【図４１】第３実施例のＭＬＳＥ型等化器を用いた復調
装置における周波数偏差検出部の構成を示すブロック図
である。

【図４２】第３実施例のＭＬＳＥ型等化器を用いた復調
装置の第１変形例を示すブロック図である。

【図４３】第３実施例のＭＬＳＥ型等化器を用いた復調
装置の第２変形例を示すブロック図である。

【図４４】第３実施例のＭＬＳＥ型等化器を用いた復調
装置の第３変形例を示すブロック図である。

【図４５】一般的なＭＬＳＥ型等化器の構成を示すブロ
ック図である。

【図４６】一般的なＭＬＳＥ型等化器の構成を示すブロ
ック図である。

【図４７】一般的なＭＬＳＥ型等化器の動作を説明する
ための図である。

【図４８】（ａ），（ｂ）はそれぞれ一般的なＭＬＳＥ
型等化器の動作を説明するための図である。

【図４９】一般的なＭＬＳＥ型等化器の動作を説明する
ための図である。

【図５０】一般的なＭＬＳＥ型等化器の動作を説明する
ための図である。

【図５１】一般的なＭＬＳＥ型等化器の動作を説明する
ための図である。

【図５２】（ａ）〜（ｃ）はそれぞれ一般的なＭＬＳＥ
型等化器の動作を説明するための図である。

【図５３】（ａ），（ｂ）はそれぞれ一般的なＭＬＳＥ
型等化器の動作を説明するための図である。

【図５４】一般的なＭＬＳＥ型等化器の動作を説明する
ための図である。

【図５５】一般的なＭＬＳＥ型等化器を用いた復調装置
の構成を示すブロック図である。

【符号の説明】

１ レプリカ生成部 １Ａ 第１レプリカ生成部 １Ｂ 第２レプリカ生成部 ２ 誤差算出部 ２Ａ 第１誤差算出部 ２Ｂ 第２誤差算出部 ３ ブランチメトリック部 ３Ａ 第１ブランチメトリック部 ３Ｂ 第２ブランチメトリック部 ４，４′ 加算・比較・選択処理部 ５ インパルス応答演算部 ５Ａ 第１インパルス応答演算部 ５Ｂ 第２インパルス応答演算部 ６ パスメモリ部 ８ 直交検波部 ９ 局部発振器 １０，２９ ＭＬＳＥ型等化器 １１ 周波数弁別器 １２Ａ〜１２Ｄ，４０ 制御部 １３ 識別部 １４ 位相回転部 １５ 三角関数発生部 １６ バースト受信信号開始・終了検出部 ２１ 送信機 ２２ 受信機 ２３，２８Ａ，２８Ｂ 変調器 ２４，２７ 発振器 ２５，２６Ａ，２６Ｂ アンテナ ３１Ａ レプリカ生成部（第１レプリカ生成部） ３１Ｂ レプリカ生成部（第２レプリカ生成部） ３２Ａ 誤差計算部（第１誤差算出部） ３２Ｂ 誤差計算部（第２誤差算出部） ３３Ａ ブランチメトリック計算部（第１ブランチメト
リック部） ３３Ｂ ブランチメトリック計算部（第２ブランチメト
リック部） ３４ ＡＣＳ(Add Compare Select)部（加算・比較・選
択処理部） ３５Ａ ＣＩＲ(Channel Impulse Response)計算部（第
１インパルス応答演算部） ３５Ｂ ＣＩＲ計算部（第２インパルス応答演算部） ３６ パスメモリ部 ３７Ａ，３７Ｂ ＤＰＲＡＭ(Dual-Port RAM：インパル
ス応答メモリ部） ３８Ａ，３８Ｂ 誤差レジスタ ３９Ａ，３９Ｂ ＦＩＦＯ(First-In-First-Out)メモリ ４１，４７，４８，３４６，３４８ 加算器 ４２，４３，４９，５０ 複素演算器 ４５，４６ エンコーダ(PLD DI,PLD DR: 第１エンコー
ダ） ５１，５２ エンコーダ(PLD μDI,PLD μDR: 第２エ
ンコーダ) ６１，６５２，６５３ ミキサ（ＭＩＸ） ６２，６５５′ 局部発振器(Lo VCO) ６３ バンドパスフィルタ（ＢＰＦ） ６４ ＡＧＣアンプ(Automatic Gain Control AMP) ６５ 直交検波部 ６８，６９ アンプ（ＡＭＰ） ７０，７１ ローパスフィルタ（ＬＰＦ） ７２，７３ Ａ／Ｄ変換器 ７４ 複素演算器 ７５ ＭＬＳＥ型等化器 ７６ クロック再生部 ７９ 遅延回路（τ） ８０，８０′，８０Ａ 周波数弁別器 ８１ ローパスフィルタ（ＬＰＦ） ８２ 発振器（ＮＣＯ） ８３ 制御部 ８４ 積分器（ＬＰＦ） ８５ Ｄ／Ａ変換器 ８６ ユニークワード（ＵＷ）検出部 ８７ パラレル／シリアルデータ変換部（Ｐ／Ｓ変換
部） ８８ 周波数偏差検出部（周波数弁別器） ３４１ 加算部 ３４２ 比較選択部 ３４３ パスメトリックメモリ ３４４，３４５，３４７，３４９，３５０，３５４，３
８３，３８６ フリップフロップ（ＦＦ）回路 ３５１，３５２，３８４，３８５ セレクタ ３５３ コンパレータ ３５５ 読み出しアドレスカウンタ ３５６ 書き込みアドレスカウンタ ３５７ ＲＡＭ切替カウンタ ３５８ 書き込みカウンタ ３５９，３６０ デコーダ ３６１，３６２ ランダムアクセスメモリ（ＲＡＭ） ３８１ アドレスカウンタ ３８２ シフトレジスタ ４０１ パスメモリ制御部(PMEM-CONT) ４０２ ランダムアクセスメモリ（ＲＡＭ） ４０３ デコーダ ，４０４〜４０８，４２１，４２３〜４２８，４３０
フリップフロップ回路（ＤＱ） ４０９，４１４，４１８，４２２，４２９ インバータ
（ＩＮＶ） ４１０，４１１，４３８ ＡＮＤゲート ４１２，４１５，４１９ ＮＡＮＤゲート ４１３，４１５，４３４，４３７，４３９ フリップフ
ロップ回路（ＤＦＦ） ４３１ レジスタ(DY-REG) ４３２ カウンタ(10BIT COUNT) ４３３ 多重化回路（２−１ＭＵＸ） ４３６ レジスタ(DX-REG) ４４０ ３ステート回路 ６５１，６５４ ハイブリッド（Ｈ，ＨＹＢ） ６５５ 局部発振器(Lo XO,LOCAL) ７６１，７６２，７４１〜７４５ 乗算器 ７４６，７４７，７６３，８１１，８２１ 加算器 ７６４ 位相比較器(P.D:Phase-Locked-Loop) ７６５ ループフィルタ(Loop Filter) ７６６ クロック再生用発振器(CLK VCO) ８０１，８０１Ａ，８０１Ｂ 角度偏差算出部 ８０２ 周波数偏差算出部 ８０３ 固定周波数偏差部 ８０４ セレクタ（ＳＥＬ） ８１２，８２２ 遅延素子 ８２３ 三角関数発生メモリ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 三夫 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 箕輪 良一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 鬼柳 広幸 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 坂本 真吾 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 海野 勇 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 古木 健悦 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 鈴木 賢治 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 鈴木 友幸 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内

Claims (30)

【特許請求の範囲】
1. 【請求項１】 ｋ相ＰＳＫ無線通信での送信信号推定用
   レプリカを生成するレプリカ生成部と、 該レプリカ生成部で得られた該レプリカと該ｋ相ＰＳＫ
   無線通信での受信信号との誤差を算出する誤差算出部
   と、 該誤差算出部で得られた該誤差の絶対値を二乗してブラ
   ンチメトリックを得るブランチメトリック部と、 該ブランチメトリック部で得られた該ブランチメトリッ
   クに基づいて得られるパスメトリックについて、加算処
   理，比較処理及び選択処理を施すことにより、最も加算
   結果の小さい遷移を選択する加算・比較・選択処理部
   と、 該加算・比較・選択処理部で得られた処理結果に基づ
   き、所要のアルゴリズムで、伝送路のインパルス応答を
   演算して、この演算結果をレプリカ生成用情報として該
   レプリカ生成部へ入力するインパルス応答演算部と、 該加算・比較・選択処理部で得られた処理結果に基づい
   て、最も加算結果の小さい遷移を記憶しながら、最も確
   からしいパスを等化出力とするパスメモリ部とをそなえ
   たＭＬＳＥ型等化器において、 該レプリカ生成部，該誤差算出部，該ブランチメトリッ
   ク部，該加算・比較・選択処理部，該インパルス応答演
   算部，該パスメモリ部が独立した演算器を有するように
   構成され、且つ、 該インパルス応答演算部からの演算結果の書き込みと該
   レプリカ生成部への該インパルス応答演算部からの演算
   結果の読み出しとを同時に行なうべく、該インパルス応
   答演算部と該レプリカ生成部との間に介装されて、デー
   タの書き込み及び読み出しを同時に行なうことのできる
   インパルス応答メモリ部が設けられるとともに、 前時点のパスメトリックの読み出しと、該加算・比較・
   選択処理部で選択された現時点の選択パスメトリックの
   書き込みとを同時に行なうべく、該加算・比較・選択処
   理部に、データの書き込み及び読み出しを同時に行なう
   ことのできるパスメトリックメモリ部が設けられたこと
   を特徴とする、ＭＬＳＥ型等化器。
2. 【請求項２】 該レプリカ生成部が、基準信号点の複素
   値をｋビットアドレスより変換する第１エンコーダをそ
   なえ、この第１エンコーダからの情報を用いて、１シン
   ボル毎にｋ×ｋ種類のレプリカを１クロックサイクルで
   １種生成するように構成されたことを特徴とする請求項
   １記載のＭＬＳＥ型等化器。
3. 【請求項３】 該インパルス応答演算部が、基準信号点
   に収束係数を掛け合わせた複素値をｋビットアドレスよ
   り変換する第２エンコーダをそなえて構成されたことを
   特徴とする請求項１記載のＭＬＳＥ型等化器。
4. 【請求項４】 該インパルス応答メモリ部がＤＲＡＭで
   あることを特徴とする請求項１記載のＭＬＳＥ型等化
   器。
5. 【請求項５】 該パスメトリックメモリ部が、２個のメ
   モリで構成され、前時点のパスメトリックの読み出し
   と、現時点の選択パスメトリックの書き込みとを該２個
   のメモリの交互切替えによって実行することを特徴とす
   る請求項１記載のＭＬＳＥ型等化器。
6. 【請求項６】 該加算・比較・選択処理部の出力を誤差
   アドレスとして、ｋ×ｋ種類の誤差からｋクロック周期
   で所要の誤差を出力して、この誤差を該インパルス応答
   演算部へ出力する誤差レジスタが設けられていることを
   特徴とする請求項１記載のＭＬＳＥ型等化器。
7. 【請求項７】 該誤差算出部の入力側に、該受信信号を
   一時的に保存するＦＩＦＯメモリが設けられていること
   を特徴とする請求項１記載のＭＬＳＥ型等化器。
8. 【請求項８】 ｋ相ＰＳＫ無線通信での送信信号推定用
   レプリカを生成する第１レプリカ生成部と、 該第１レプリカ生成部で得られた該レプリカと該ｋ相Ｐ
   ＳＫ無線通信での第１受信信号との誤差を算出する第１
   誤差算出部と、 該第１誤差算出部で得られた該誤差の絶対値を二乗して
   ブランチメトリックを得る第１ブランチメトリック部と
   をそなえるとともに、 該ｋ相ＰＳＫ無線通信での送信信号推定用レプリカを生
   成する第２レプリカ生成部と、 該第２レプリカ生成部で得られた該レプリカと該ｋ相Ｐ
   ＳＫ無線通信での第２受信信号との誤差を算出する第２
   誤差算出部と、 該第２誤差算出部で得られた該誤差の絶対値を二乗して
   ブランチメトリックを得る第２ブランチメトリック部と
   をそなえるとともに、 上記の第１ブランチメトリック部及び第２ブランチメト
   リック部でそれぞれ得られた該ブランチメトリックに基
   づいて得られるパスメトリックについて、加算処理，比
   較処理及び選択処理を施すことにより、最も加算結果の
   小さい遷移を選択する加算・比較・選択処理部と、 該加算・比較・選択処理部で得られた処理結果に基づい
   て、最も加算結果の小さい遷移を記憶しながら、最も確
   からしいパスを等化出力とするパスメモリ部とをそな
   え、 該加算・比較・選択処理部で得られた処理結果に基づ
   き、所要のアルゴリズムで、伝送路のインパルス応答を
   演算して、この演算結果をレプリカ生成用情報として該
   第１レプリカ生成部へ入力する第１インパルス応答演算
   部と、 該加算・比較・選択処理部で得られた処理結果に基づ
   き、所要のアルゴリズムで、伝送路のインパルス応答を
   演算して、この演算結果をレプリカ生成用情報として該
   第２レプリカ生成部へ入力する第２インパルス応答演算
   部とをそなえたＭＬＳＥ型等化器において、 上記の第１レプリカ生成部，第２レプリカ生成部，第１
   誤差算出部，第２誤差算出部，該第１ブランチメトリッ
   ク部，該第２ブランチメトリック部，該加算・比較・選
   択処理部，該パスメモリ部，該第１インパルス応答演算
   部，該第２インパルス応答演算部が独立した演算器を有
   するように構成され、且つ、 上記の第１ブランチメトリック部及び第２ブランチメト
   リック部のいずれか一方が、該ブランチメトリックを所
   定値に固定して出力しうるように構成されていることを
   特徴とする、ＭＬＳＥ型等化器。
9. 【請求項９】 ｋ相ＰＳＫ無線通信での受信信号を局部
   発振器からのローカル信号を用いて直交検波する直交検
   波部と、 該直交検波部で得られた復調信号を入力として、ビタビ
   アルゴリズムを用いて、最尤系列推定を施すＭＬＳＥ型
   等化器とをそなえ、 該ＭＬＳＥ型等化器での等化前の時間的に間隔をあけた
   複数のデータを用いて、該データのもつ周波数偏差を検
   出する周波数弁別器と、 該周波数弁別器で得られた周波数偏差を最小にするよう
   に、該直交検波部における該局部発振器の発振周波数を
   制御する制御部とが設けられたことを特徴とする、ＭＬ
   ＳＥ型等化器を用いた復調装置。
10. 【請求項１０】 該制御部が、該周波数弁別器で得られ
    た周波数偏差に応じて、該周波数偏差を検出する際の検
    出データの時間間隔を可変にするよう構成されているこ
    とを特徴とする請求項９記載のＭＬＳＥ型等化器を用い
    た復調装置。
11. 【請求項１１】 該制御部が、該周波数弁別器で得られ
    た周波数偏差の大きさと、該周波数偏差を検出する際の
    検出データの時間間隔とが反比例するように、該周波数
    偏差を検出する際の検出データの時間間隔を可変にする
    よう構成されていることを特徴とする請求項１０記載の
    ＭＬＳＥ型等化器を用いた復調装置。
12. 【請求項１２】 該制御部が、該ＭＬＳＥ型等化器内で
    得られる先行波情報と遅延波情報との偏差情報に応じ、
    該周波数弁別器で検出された周波数偏差または所定の固
    定周波数偏差のいずれかを選択的に用いることにより、
    該局部発振器の発振周波数を制御するように構成されて
    いることを特徴とする請求項９記載のＭＬＳＥ型等化器
    を用いた復調装置。
13. 【請求項１３】 該制御部が、 受信信号から初期ユニークワード情報がとれるまでは、
    該周波数弁別器で検出された周波数偏差を用いて、該局
    部発振器の発振周波数を制御するとともに、 受信信号から初期ユニークワード情報がとれると、その
    後は、該ＭＬＳＥ型等化器内で得られる先行波情報と遅
    延波情報との偏差情報が所定値以上の場合は、該周波数
    弁別器で検出された周波数偏差を用いて、該局部発振器
    の発振周波数を制御する一方、該ＭＬＳＥ型等化器内で
    得られる先行波情報と遅延波情報との偏差情報が所定値
    より小さい場合は、所定の固定周波数偏差を用いて、該
    局部発振器の発振周波数を制御するように構成されてい
    ることを特徴とする請求項１２記載のＭＬＳＥ型等化器
    を用いた復調装置。
14. 【請求項１４】 ｋ相ＰＳＫ無線通信での受信信号を局
    部発振器からのローカル信号を用いて直交検波する直交
    検波部と、 該直交検波部で得られた復調信号を所定の識別レベルで
    識別する識別部と、 該識別部からの出力について、位相回転を施す位相回転
    部と、 該位相回転部に位相回転情報を有する三角関数情報を出
    力する三角関数発生部と、 該識別部後の復調信号を入力として、ビタビアルゴリズ
    ムを用いて、最尤系列推定を施すＭＬＳＥ型等化器とを
    そなえ、 該ＭＬＳＥ型等化器での等化前の時間的に間隔をあけた
    複数のデータを用いて、該データのもつ周波数偏差を検
    出する周波数弁別器と、 該周波数弁別器で得られた周波数偏差を最小にするよう
    に、該三角関数発生部を制御する制御部とが設けられた
    ことを特徴とする、ＭＬＳＥ型等化器を用いた復調装
    置。
15. 【請求項１５】 該制御部が、該周波数弁別器で得られ
    た周波数偏差に応じて、該周波数偏差を検出する際の検
    出データの時間間隔を可変にするよう構成されているこ
    とを特徴とする請求項１４記載のＭＬＳＥ型等化器を用
    いた復調装置。
16. 【請求項１６】 該制御部が、該周波数弁別器で得られ
    た周波数偏差の大きさと、該周波数偏差を検出する際の
    検出データの時間間隔とが反比例するように、該周波数
    偏差を検出する際の検出データの時間間隔を可変にする
    よう構成されていることを特徴とする請求項１５記載の
    ＭＬＳＥ型等化器を用いた復調装置。
17. 【請求項１７】 該制御部が、該ＭＬＳＥ型等化器内で
    得られる先行波情報と遅延波情報との偏差情報に応じ、
    該周波数弁別器で検出された周波数偏差または所定の固
    定周波数偏差のいずれかを選択的に用いることにより、
    該三角関数発生部を制御するように構成されていること
    を特徴とする請求項１４記載のＭＬＳＥ型等化器を用い
    た復調装置。
18. 【請求項１８】 該制御部が、 受信信号から初期ユニークワード情報がとれるまでは、
    該周波数弁別器で検出された周波数偏差を用いて、該三
    角関数発生部を制御するとともに、 受信信号から初期ユニークワード情報がとれると、その
    後は、該ＭＬＳＥ型等化器内で得られる先行波情報と遅
    延波情報との偏差情報が所定値以上の場合は、該周波数
    弁別器で検出された周波数偏差を用いて、該三角関数発
    生部を制御する一方、該ＭＬＳＥ型等化器内で得られる
    先行波情報と遅延波情報との偏差情報が所定値より小さ
    い場合は、所定の固定周波数偏差を用いて、該三角関数
    発生部を制御するように構成されていることを特徴とす
    る請求項１７記載のＭＬＳＥ型等化器を用いた復調装
    置。
19. 【請求項１９】 ｋ相ＰＳＫ無線通信でのバースト受信
    信号を局部発振器からのローカル信号を用いて直交検波
    する直交検波部と、 該直交検波部で得られた復調信号を入力として、ビタビ
    アルゴリズムを用いて、最尤系列推定を施すＭＬＳＥ型
    等化器とをそなえ、 該バースト受信信号の開始情報と終了情報とを検出する
    バースト受信信号開始・終了検出部と、 該ＭＬＳＥ型等化器での等化前の時間的に間隔をあけた
    複数のデータを用いて、該データのもつ周波数偏差を検
    出する周波数弁別器と、 該バースト受信信号開始・終了検出部で該バースト受信
    信号の開始が検出されると、該周波数弁別器で得られた
    周波数偏差を最小にするように、該直交検波部における
    該局部発振器の発振周波数を制御するとともに、該バー
    スト受信信号開始・終了検出部で該バースト受信信号の
    終了が検出されると、そのときの該周波数弁別器の周波
    数偏差を保持するように、該直交検波部における該局部
    発振器の発振周波数を制御する制御部とが設けられたこ
    とを特徴とする、ＭＬＳＥ型等化器を用いた復調装置。
20. 【請求項２０】 該制御部が、該周波数弁別器で得られ
    た周波数偏差に応じて、該周波数偏差を検出する際の検
    出データの時間間隔を可変にするよう構成されているこ
    とを特徴とする請求項１９記載のＭＬＳＥ型等化器を用
    いた復調装置。
21. 【請求項２１】 該制御部が、該周波数弁別器で得られ
    た周波数偏差の大きさと、該周波数偏差を検出する際の
    検出データの時間間隔とが反比例するように、該周波数
    偏差を検出する際の検出データの時間間隔を可変にする
    よう構成されていることを特徴とする請求項２０記載の
    ＭＬＳＥ型等化器を用いた復調装置。
22. 【請求項２２】 該制御部が、該ＭＬＳＥ型等化器内で
    得られる先行波情報と遅延波情報との偏差情報に応じ、
    該周波数弁別器で検出された周波数偏差または所定の固
    定周波数偏差のいずれかを選択的に用いることにより、
    該局部発振器の発振周波数を制御するように構成されて
    いることを特徴とする請求項１９記載のＭＬＳＥ型等化
    器を用いた復調装置。
23. 【請求項２３】 該制御部が、 受信信号から初期ユニークワード情報がとれるまでは、
    該周波数弁別器で検出された周波数偏差を用いて、該局
    部発振器の発振周波数を制御するとともに、 受信信号から初期ユニークワード情報がとれると、その
    後は、該ＭＬＳＥ型等化器内で得られる先行波情報と遅
    延波情報との偏差情報が所定値以上の場合は、該周波数
    弁別器で検出された周波数偏差を用いて、該局部発振器
    の発振周波数を制御する一方、該ＭＬＳＥ型等化器内で
    得られる先行波情報と遅延波情報との偏差情報が所定値
    より小さい場合は、所定の固定周波数偏差を用いて、該
    局部発振器の発振周波数を制御するように構成されてい
    ることを特徴とする請求項２２記載のＭＬＳＥ型等化器
    を用いた復調装置。
24. 【請求項２４】 該周波数弁別器の入力情報または出力
    情報を複数組記憶しうる記憶部が設けられていることを
    特徴とする請求項１９記載のＭＬＳＥ型等化器を用いた
    復調装置。
25. 【請求項２５】 ｋ相ＰＳＫ無線通信でのバースト受信
    信号を局部発振器からのローカル信号を用いて直交検波
    する直交検波部と、 該直交検波部で得られた復調信号を所定の識別レベルで
    識別する識別部と、 該識別部からの出力について、位相回転を施す位相回転
    部と、 該位相回転部に位相回転情報を有する三角関数情報を出
    力する三角関数発生部と、 該識別部後の復調信号を入力として、ビタビアルゴリズ
    ムを用いて、最尤系列推定を施すＭＬＳＥ型等化器とを
    そなえ、 該バースト受信信号の開始情報と終了情報とを検出する
    バースト受信信号開始・終了検出部と、 該ＭＬＳＥ型等化器での等化前の時間的に間隔をあけた
    複数のデータを用いて、該データのもつ周波数偏差を検
    出する周波数弁別器と、 該バースト受信信号開始・終了検出部で該バースト受信
    信号の開始が検出されると、該周波数弁別器で得られた
    周波数偏差を最小にするように、該三角関数発生部を制
    御するとともに、該バースト受信信号開始・終了検出部
    で該バースト受信信号の終了が検出されると、そのとき
    の該周波数弁別器の周波数偏差を保持するように、該三
    角関数発生部を制御する制御部とが設けられたことを特
    徴とする、ＭＬＳＥ型等化器を用いた復調装置。
26. 【請求項２６】 該制御部が、該周波数弁別器で得られ
    た周波数偏差に応じて、該周波数偏差を検出する際の検
    出データの時間間隔を可変にするよう構成されているこ
    とを特徴とする請求項２５記載のＭＬＳＥ型等化器を用
    いた復調装置。
27. 【請求項２７】 該制御部が、該周波数弁別器で得られ
    た周波数偏差の大きさと、該周波数偏差を検出する際の
    検出データの時間間隔とが反比例するように、該周波数
    偏差を検出する際の検出データの時間間隔を可変にする
    よう構成されていることを特徴とする請求項２６記載の
    ＭＬＳＥ型等化器を用いた復調装置。
28. 【請求項２８】 該制御部が、該ＭＬＳＥ型等化器内で
    得られる先行波情報と遅延波情報との偏差情報に応じ、
    該周波数弁別器で検出された周波数偏差または所定の固
    定周波数偏差のいずれかを選択的に用いることにより、
    該三角関数発生部を制御するように構成されていること
    を特徴とする請求項２５記載のＭＬＳＥ型等化器を用い
    た復調装置。
29. 【請求項２９】 該制御部が、 受信信号から初期ユニークワード情報がとれるまでは、
    該周波数弁別器で検出された周波数偏差を用いて、該三
    角関数発生部を制御するとともに、 受信信号から初期ユニークワード情報がとれると、その
    後は、該ＭＬＳＥ型等化器内で得られる先行波情報と遅
    延波情報との偏差情報が所定値以上の場合は、該周波数
    弁別器で検出された周波数偏差を用いて、該三角関数発
    生部を制御する一方、該ＭＬＳＥ型等化器内で得られる
    先行波情報と遅延波情報との偏差情報が所定値より小さ
    い場合は、所定の固定周波数偏差を用いて、該三角関数
    発生部を制御するように構成されていることを特徴とす
    る請求項２８記載のＭＬＳＥ型等化器を用いた復調装
    置。
30. 【請求項３０】 該周波数弁別器の入力情報または出力
    情報を複数組記憶しうる記憶部が設けられていることを
    特徴とする請求項２５記載のＭＬＳＥ型等化器を用いた
    復調装置。