JPH08274552A - 増幅器 - Google Patents

Abstract

(57)【要約】 【目的】 寄生発振が発生せず広帯域な利得性能を有す
るマイクロ波又はミリ波帯域の増幅器を提供する。 【構成】 入力整合回路１２には、伝送線路２の端部ｂ
に、伝送線路９と抵抗Ｒ1 とキャパシタＣ3 のＲＣバイ
アス回路１４を点ｇ1 で接地接続し、伝送線路２の他の
端部ａから点ｇ1 までの距離をλ／４とし、出力整合回
路１３には、伝送線路６の端部ｄに、伝送線路１０と抵
抗Ｒ2 とキャパシタＣ4 のＲＣバイアス回路１５を点ｇ
2 で接地接続し、伝送線路６の他の端部ｃから点ｇ2 ま
での距離をλ／４とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、増幅器に関し、特にマ
イクロ波又はミリ波帯域の無線通信装置等に用いる増幅
器に関するものである。

【０００２】

【従来の技術】従来、低雑音増幅器（ＬＮＡ：Low Nois
e Amplifier ）では、λ／４長スタブを用いると、そこ
で定在波がたって放射損失が大きくなることや回路面積
が大きくなり過ぎるなどの理由から、λ／４未満の長さ
の線路を用いて整合回路とバイアス回路を兼ねるように
構成する手法が一般に行われていた。図９に、上記のよ
うな増幅器の一例の構成を示す。図に示すように、この
増幅器３０１では、入力整合回路１２Ｅ及び出力整合回
路１３Ｅに、先端をＭＩＭ（メタル・インシュレータ・
メタル：金属と絶縁体とを互層にしたもの）キャパシタ
Ｃ1 ，Ｃ2 で高周波的に接地した誘導性のＲＦショート
スタブ２Ｅ，６Ｅを用いており、これをそれぞれ直流バ
イアスＶg ，Ｖd の供給にも用いている。

【０００３】高出力増幅器では、図１０に示すように、
整合回路として容量性のオープンスタブ４Ｆ，８Ｆを用
い、バイアス回路としてλ／４長のキャパシタＣ1 ，Ｃ
2 で接地したスタブ３２，３６を用いることが多い。こ
れは、この整合方法が、広範な負荷インピーダンスに対
応できるからである。ところで、マイクロ波・ミリ波高
出力増幅器では、図９に示したようなショートスタブ型
の整合回路を用いることもある。このメリットは利得が
広帯域になり、かつ、周波数に対してアンプの入力イン
ピーダンス変動が比較的小さくなることである。これは
特に増幅器を他の回路と複合化して動作させるときには
切望される特性である。

【０００４】

【発明が解決しようとする課題】しかしながら、マイク
ロ波・ミリ波帯に動作帯域をもつ増幅器などでは、ショ
ートスタブ整合をとると、安定定数Ｋが１以下の不安定
な低周波領域まで整合がとれ、利得ももってしまう。こ
れにより、ショートスタブ整合を用いた増幅器では、低
周波での寄生発振が生じることがよくあった。低周波発
振を防ぐ手段として、図１１に示すように、ＤＣバイア
スラインをＲＣ直列回路で並列にシャントする方法がと
られることがあった（チェン他著：”One Watt Q-Band
Class A Pseudomorphic HEMT MMIC Amplifier" ,１９９
４年 ＩＥＥＥ ＭＴＴ−Ｓ ダイジェスト p.p.805-
808 参照）。

【０００５】しかし、図１１の方法では、発振抑制用Ｒ
Ｃバイアス回路を他の素子や線路に近接して配置する
と、電磁気的結合が生じて今度はマイクロ波領域での寄
生発振につながる。ＲＣバイアス回路を増幅器のルート
伝送線路から遠ざけて配置する方法もあるが、そうする
とＲＣバイアス回路が低周波寄生発振を抑制する効果が
弱くなってしまう。このように従来技術では、発振抑制
用ＲＣバイアス回路を増幅器においていかなる位置に接
続すればよいかという課題が解決されていなかった。ま
た、増幅器を含めて、ＲＣバイアス回路の回路定数の設
定方法が確立されていなかった。

【０００６】本発明は、上記の課題を解決するためにな
されたものであり、寄生発振が発生せず広帯域な利得性
能を有するマイクロ波又はミリ波帯域の増幅器を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】上記の課題を解決するた
め、請求項１記載の発明は、電界効果トランジスタ又は
バイポーラトランジスタを含む３端子素子を能動素子と
して用い、前記トランジスタのドレイン端又はコレクタ
端に出力整合回路を有し、ソース端又はエミッタ端が接
地され、ゲート端又はベース端に入力整合回路を有する
増幅器において、入力整合回路として、前記ゲート端又
はベース端に第１伝送線路が接続され、前記第１伝送線
路の端部のうち前記ゲート端又はベース端ではない側の
第１端部にλ／４未満の長さ（λ：前記増幅器の動作周
波数での波長）の第２伝送線路が接続され、前記第２伝
送線路の端部のうち前記第１端部ではない側の第２端部
が第１キャパシタにより第３接地点で接地され、前記第
１端部に第３伝送線路、あるいは前記第３伝送線路と第
１オープンスタブとの組み合わせが接続され、出力整合
回路として、前記ドレイン端又はコレクタ端に第５伝送
線路が接続され、前記第５伝送線路の端部のうち前記ド
レイン端又はコレクタ端ではない側の第３端部にλ／４
未満の長さの第６伝送線路が接続され、前記第６伝送線
路の端部のうち前記第３端部ではない側の第４端部が第
２キャパシタにより第４接地点で接地され、前記第３端
部に第７伝送線路、あるいは前記第７伝送線路と第２オ
ープンスタブとの組み合わせが接続され、前記第２端部
にバイアス抵抗を介して入力側バイアスが給電され、前
記第４端部に出力側バイアスが給電され、かつ、前記第
２端部に、第９伝送線路と第１抵抗と第３キャパシタの
直列回路が第１接地点で接地接続され、前記第１端部か
ら前記第１接地点までの距離がλ／４となるようにする
とともに、前記第４端部に第１０伝送線路と第２抵抗と
第４キャパシタの直列回路が第２接地点で接地接続さ
れ、前記第３端部から前記第２接地点までの距離をλ／
４としたことを特徴とする。

【０００８】また、請求項２記載の発明は、請求項１に
記載した増幅器において、前記第１抵抗の抵抗値をＲ1
とし、前記第２抵抗の抵抗値をＲ2 とし、前記第３キャ
パシタのキャパシタンス値をＣ3 とし、前記第４キャパ
シタのキャパシタンス値をＣ4 とし、前記第３伝送線路
又は前記第７伝送線路の特性インピーダンスをＺ。と
し、前記第２伝送線路の特性インピーダンスをＺ02と
し、前記第９伝送線路の特性インピーダンスをＺ09と
し、前記第６伝送線路の特性インピーダンスをＺ06と
し、前記第１０伝送線路の特性インピーダンスをＺ10と
し、ω。＝２πｆ。（ｆ。：前記増幅器の動作周波数）
としたとき、下式 Ｃ3 ≧１００／（ω。×Ｚ。） １０／（ω。×Ｃ3 ）≦Ｒ1 ＜０．６×Ｚ。 Ｚ。＜Ｚ02＜２×Ｚ。 Ｚ。＜Ｚ09＜２×Ｚ。 Ｚ02≦Ｚ09 Ｃ4 ≧１００／（ω。×Ｚ。） １０／（ω。×Ｃ4 ）≦Ｒ2 ＜０．６×Ｚ。 Ｚ。＜Ｚ06＜２×Ｚ。 Ｚ。＜Ｚ10＜２×Ｚ。 Ｚ06≦Ｚ10 を同時に満足することを特徴とする。

【０００９】

【作用】上記構成を有する請求項１記載の発明によれ
ば、第２端部に接続した第９伝送線路と第１抵抗と第３
キャパシタからなる直列回路、あるいは、第４端部に接
続した第１０伝送線路と第２抵抗と第４キャパシタから
なる直列回路は、低周波における寄生発振を抑制する回
路を構成している。また、第１キャパシタ及び第２キャ
パシタは、通常、この増幅器の動作周波数では、十分に
低いインピーダンスにみえるように設定する。すなわ
ち、レイアウト面積を大きくとって十分なキャパシタン
ス値となるようにする。したがって、この増幅器の動作
周波数帯域付近においては、第２端部、第４端部はＲＦ
ショートになっており、寄生発振抑制のために付加した
回路は、この増幅器の動作には何ら影響を及ぼさない。
この増幅器の動作周波数よりかなり低い周波数では、第
１キャパシタ，第２キャパシタも比較的高いインピーダ
ンスにみえてくる。こうなると第１端部からみて第１抵
抗と第１キャパシタの直列回路、第３端部からみて第２
抵抗と第２キャパシタの直列回路がみえてくるようにな
る。これらの発振止めＲＣバイアス回路は、ＲＣ時定数
を適当に選択して設定すれば、低周波の発振エネルギー
を減衰させる働きをもち、寄生発振を抑制するが、増幅
器の動作周波数での動作には何ら影響を及ぼさない。ま
た、第１キャパシタ，第２キャパシタには、十分なレイ
アウト面積を与えて十分大きなキャパシタンス値を与え
ることが望ましいが、集積回路のプロセスの都合から、
増幅器の動作周波数にとって、第１キャパシタ，第２キ
ャパシタが十分なキャパシタンス値をもたない回路設計
の場合も実際には生ずる。この場合では、増幅器の動作
周波数において、第２伝送線路，第６伝送線路はそれぞ
れ第１キャパシタ，第２キャパシタで十分にＲＦショー
トにはならない。こういった回路設計の場合でも、本実
施例の回路構成では、第１端部から第１接地点までの距
離、第３端部から第２接地点までの距離がそれぞれλ／
４であるので、発振止めＲＣバイアス回路は、接地点で
ショート、第１端部と第２端部からオープンにみえ、増
幅器の正常動作に影響を及ぼさない。また、発振止めＲ
Ｃバイアス回路は、ルート伝送線路からλ／４長という
十分近い位置にあるので、本来の寄生発振抑制の効果を
発揮する。また、第９伝送線路と第１０伝送線路は、発
振止めＲＣバイアス回路を他の線路や素子から距離をお
いて配置させる効果がある。隣接による電磁気的結合が
生ずることを防ぎ、不要なマイクロ波領域の寄生発振を
生ずることを防ぐ働きもする。なお、寄生発振を抑制す
る効果を保ち、他の素子や線路との不用な電磁気的結合
をさけるために、第１端部から第１接地点までの回路上
の距離、第３端部から第２接地点までの回路上の距離λ
／４は、±５０％の誤差まで許容できることが確認され
た。

【００１０】また、請求項２記載の発明によれば、請求
項１記載の発明と同様の作用に加え、請求項１記載の発
明に係る増幅器において最も有効に寄生発振抑制が働く
ようにするものである。その場合の条件は、入力整合回
路側については、第１キャパシタのキャパシタンス値を
Ｃ1 とすると、Ｃ1 は、増幅器の中心動作周波数ｆ。に
おいてＺ。より十分低インピーダンス、周波数ｆ。／１
００でＺ。より十分高インピーダンスにみえる必要があ
る。このため、Ｃ1 は、下式 Ｃ1 ≒１０／（ω。×Ｚ。） を満足する値に設定される。ここに、ω。＝２πｆ。で
ある。また、第３キャパシタのキャパシタンス値をＣ3
とすると、Ｃ3 は、ｆ。／１０以上の周波数で十分ＲＦ
ショートである必要性から、下式 Ｃ3 ≧１００／（ω。×Ｚ。） を満足する値に設定される。また、第１抵抗の抵抗値Ｒ
1 については、発振止めＲＣバイアス回路が増幅器の動
作周波数での利得を抑圧しないＲＣ時定数を有するとい
う条件から、下式 １／（Ｒ1 ×Ｃ3 ）≦ω。／１０ を満足する値に設定される必要がある。しかし、Ｒ1 が
大きすぎると、寄生発振の抑圧効果が低減するので、下
式 Ｒ1 ＜０．６×Ｚ。 の範囲の値に設定する必要がある。上記の２つの式よ
り、第３キャパシタのキャパシタンス値Ｃ3 の条件式と
しては、下式 １０／（ω。×Ｃ3 ）≦Ｒ1 ＜０．６×Ｚ。 が得られる。発振止めＲＣバイアス回路は、動作周波数
ｆ。において増幅器にＲＦ的に影響を与えない必要があ
るので、第２伝送線路と第９伝送線路の特性インピーダ
ンスＺ02，Ｚ09は、ルート伝送線路の特性インピーダン
スＺ。よりも高インピーダンスとし、下式 Ｚ。＜Ｚ02＜２×Ｚ。 Ｚ。＜Ｚ09＜２×Ｚ。 を満足する値とする。すなわち、伝送線路をマイクロス
トリップ線路などで構成したときには、線幅をルート伝
送線路よりも細くする。そして、発振止めＲＣバイアス
回路の第９伝送線路の特性インピーダンスＺ09は、下式 Ｚ02≦Ｚ09 を満足する値とし、バイアス回路の伝送線路よりもさら
に高インピーダンスにして、さらなる安全を図る。仮
に、第１キャパシタが動作周波数ｆ。で十分ＲＦショー
トに設定できなかった回路構成のときでも、以上のよう
な回路パラメータの設定を行った場合、動作周波数ｆ。
では、第２端部からＲＣバイアス側を見込んだインピー
ダンスＺinは１、距離が約λ／４のため、簡単のためＺ
09＝Ｚ02とすると、下式 Ｚin≒Ｚ02² ／Ｒ1 となり、Ｚ。より十分に高インピーダンスに見える。す
なわち、発振止めＲＣバイアス回路は、動作周波数ｆ。
で増幅器の動作に何ら影響を及ぼさない。以上では入力
整合回路側について述べたが、出力整合回路側の発振止
めＲＣバイアス回路についても同様の議論により、第６
伝送線路と第１０伝送線路の特性インピーダンスをそれ
ぞれＺ06，Ｚ10とし、第２キャパシタ及び第４キャパシ
タのキャパシタンス値をそれぞれＣ2 ，Ｃ4 とすると、
下記の各式 Ｃ2 ≒１０／（ω。×Ｚ。） Ｃ4 ≧１００／（ω。×Ｚ。） １０／（ω。×Ｃ4 ）≦Ｒ2 ＜０．６×Ｚ。 Ｚ。＜Ｚ06＜２×Ｚ。 Ｚ。＜Ｚ10＜２×Ｚ。 Ｚ06≦Ｚ10 の条件が得られる。

【００１１】

【実施例】以下、本発明の実施例を図面にもとづいて説
明する。本発明の第１実施例である増幅器の構成を図１
に示す。この第１実施例の増幅器１０１は、入力整合回
路には２重スタブ整合を用い、出力整合回路にはオープ
ンスタブ８を設けないショートスタブ整合を用いたもの
である。本実施例の増幅器１０１の特徴は、発振止めＲ
Ｃバイアス回路１４Ａ，１５Ａを設けた点にある。

【００１２】図に示すように、この増幅器１０１には、
電界効果トランジスタ（ＦＥＴ：Field-Effect Transis
tor ）１１が用いられており、このＦＥＴ１１のドレイ
ン端Ｄには出力整合回路１３Ａが接続され、ソース端Ｓ
が接地され、ゲート端Ｇには入力整合回路１２Ａが接続
された、いわゆるソース接地増幅器を構成している。

【００１３】また、入力整合回路１２Ａとして、ゲート
端Ｇに第１伝送線路１Ａが接続され、この第１伝送線路
１Ａの端部のうちゲート端Ｇではない側の第１端部ａに
長さＬ2 （Ｌ2 ＜λ／４，λ：この増幅器１０１の動作
周波数ｆ。での波長）の第２伝送線路２Ａが接続され、
第２伝送線路２Ａの端部のうち第１端部ａではない側の
第２端部ｂが第１キャパシタＣ1 により第３接地点ｇ3
で接地され、第１端部ａに特性インピーダンスＺ。
（Ｚ。：ルート伝送線路の特性インピーダンス）の第３
伝送線路３Ａと第１オープンスタブ４Ａが接続されてい
る。

【００１４】さらに出力整合回路１３Ａとして、ドレイ
ン端Ｄに第５伝送線路５Ａが接続され、この第５伝送線
路５Ａの端部のうちドレイン端Ｄではない側の第３端部
ｃに長さＬ6 （Ｌ6 ＜λ／４）の第６伝送線路６Ａが接
続され、第６伝送線路６Ａの端部のうち第３端部ｃでは
ない側の第４端部ｄが第２キャパシタＣ2 により第４接
地点ｇ4 で接地され、第３端部ｃに特性インピーダンス
Ｚ。の第７伝送線路７Ａが接続されている。

【００１５】また、第２端部ｂにバイアス抵抗Ｒgbを介
して入力側バイアスＶg が給電され、点ｄに出力側バイ
アスＶd が給電される。さらに、入力バイアス点である
第２端部ｂに、第９伝送線路９Ａと第１抵抗Ｒ1 と第３
キャパシタＣ3 の直列回路が第１接地点ｇ1 で接地接続
されて発振止めＲＣバイアス回路１４Ａを構成し、第１
端部ａから第１接地点ｇ1 までの距離がλ／４（±５０
％の誤差まで許容）となるようにしてある。

【００１６】また、出力バイアス点である第４端部ｄ
に、第１０伝送線路１０Ａと第２抵抗Ｒ2 と第４キャパ
シタＣ4 の直列回路が第２接地点ｇ2 で接地接続されて
発振止めＲＣバイアス回路１５Ａを構成し、第３端部ｃ
からこの第２接地点ｇ2 までの距離がλ／４（±５０％
の誤差まで許容）となるようにしてある。

【００１７】上記の第１実施例の増幅器１０１におい
て、第２端部ｂに接続した第９伝送線路９Ａと第１抵抗
Ｒ1 と第３キャパシタＣ3 からなる直列回路である発振
止めＲＣバイアス回路１４Ａ、あるいは、第４端部ｄに
接続した第１０伝送線路１０Ａと第２抵抗Ｒ2 と第４キ
ャパシタＣ4 からなる直列回路である発振止めＲＣバイ
アス回路は、低周波における寄生発振の抑制回路を構成
している。

【００１８】また、図１において、ショートスタブ型整
合回路の第１キャパシタＣ1 及び第２キャパシタＣ2
は、通常、この増幅器１０１の動作周波数ｆ。では、十
分に低いインピーダンスにみえるように設定する。すな
わち、レイアウト面積を大きくとって十分なキャパシタ
ンス値となるようにする。したがって、この増幅器１０
１の動作周波数帯域付近においては、第２端部ｂ、第４
端部ｄはＲＦショートになっており、寄生発振抑制のた
めに付加した回路は、この増幅器１０１の動作には何ら
影響を及ぼさない。

【００１９】この増幅器１０１の動作周波数ｆ。よりか
なり低い周波数（例えばｆ。／１０以下のところ）で
は、第１キャパシタＣ1 ，第２キャパシタＣ2 も比較的
高いインピーダンスにみえてくる。こうなると第１端部
ａからみて第１抵抗Ｒ1 と第１キャパシタＣ1 の直列回
路、第３端部ｃからみて第２抵抗Ｒ2 と第２キャパシタ
Ｃ2 の直列回路がみえてくるようになる。これらの発振
止めＲＣバイアス回路は、ＲＣ時定数を適当に選択して
設定すれば、低周波の発振エネルギーを減衰させる働き
をもち、寄生発振を抑制するが、増幅器１０１の動作周
波数ｆ。での動作には何ら影響を及ぼさない。

【００２０】図１における第１キャパシタＣ1 ，第２キ
ャパシタＣ2 には、十分なレイアウト面積を与えて十分
大きなキャパシタンス値を与えることが望ましいが、集
積回路のプロセスの都合から、増幅器１０１の動作周波
数ｆ。にとって、第１キャパシタＣ1 ，第２キャパシタ
Ｃ2 が十分なキャパシタンス値をもたない回路設計の場
合も実際には生ずる。この場合では、増幅器１０１の動
作周波数ｆ。において、第２伝送線路２Ａ，第６伝送線
路６Ａはそれぞれ第１キャパシタＣ1 ，第２キャパシタ
Ｃ2 で十分にＲＦショートにはならない。

【００２１】こういった回路設計の場合でも、本実施例
の回路構成では、第１端部ａから第１接地点ｇ1 までの
距離、第３端部ｃから第２接地点ｇ2 までの距離がそれ
ぞれλ／４であるので、発振止めＲＣバイアス回路１４
Ａ，１５Ａは、接地点でショート、第１端部ａと第２端
部ｂからオープンにみえ、増幅器１０１の正常動作に影
響を及ぼさない。

【００２２】また、発振止めＲＣバイアス回路１４Ａ，
１５Ａは、ルート伝送線路からλ／４長という十分近い
位置にあるので、本来の寄生発振抑制の効果を発揮す
る。また、第９伝送線路９Ａと第１０伝送線路１０Ａ
は、発振止めＲＣバイアス回路１４Ａ，１５Ａを他の線
路や素子から距離をおいて配置させる効果がある。隣接
による電磁気的結合が生ずることを防ぎ、不要なマイク
ロ波領域の寄生発振を生ずることを防ぐ働きもする。

【００２３】なお、寄生発振を抑制する効果を保ち、他
の素子や線路との不用な電磁気的結合をさけるために、
第１端部ａから第１接地点ｇ1 までの回路上の距離、第
３端部ｃから第２接地点ｇ2 までの回路上の距離λ／４
は、±５０％の誤差まで許容できることが確認された。

【００２４】この増幅器１０１は、ＧａＡｓ系ＭＭＩＣ
（マイクロ波モノリシックＩＣ）で構成されている。能
動素子には、ゲート長０．１５μｍのＴ型ゲートＡｌＧ
ａＡｓ／ＩｎＧａＡｓヘテロ接合ＦＥＴ（ゲート幅Ｗg
＝２００μｍ）を用いた。抵抗にはエピ抵抗を用い、キ
ャパシタには金属−絶縁体−金属（ＭＩＭ）構造を用い
た。基板厚は４０μｍで、配線厚は２μｍとした。伝送
線路にはマイクロストリップ線路を用いた。本ＭＭＩＣ
では、配線幅が３０μｍのとき伝送線路の特性インピー
ダンスはちょうどルート伝送線路の特性インピーダンス
Ｚ。と同じ５０Ωである。

【００２５】この増幅器１０１の所望の中心動作周波数
は６０ＧＨｚである（このときλ／４は４６５μｍ）。
この実施例は、回路レイアウト面積の制約からキャパシ
タＣ3 ，Ｃ4 に十分な大きさを与えられなかった場合の
ものである。バイアス回路の回路パラメータは、Ｃ1 ＝
２ｐＦ、Ｃ2 ＝２ｐＦ、Ｃ3 ＝３ｐＦ、Ｃ4 ＝３ｐＦ、
Ｒgb＝１００Ω、Ｒ1 ＝２０Ω、Ｒ2 ＝２０Ω、第２伝
送線路２Ａの長さＬ2を１５０μｍ、第９伝送線路９Ａ
の長さＬ9 を３１５μｍ、第６伝送線路６Ａの長さＬ6
を３００μｍ、第１０伝送線路１０Ａの長さＬ10を１６
５μｍとした。また、これらの線幅は、特性インピーダ
ンスがＺ。＝５０Ωである３０μｍとした。

【００２６】次に、上記の第１実施例の増幅器１０１と
比較する第１比較例について説明する。図７に示すよう
に、この第１比較例の増幅器２０１は、上述した第１実
施例の増幅器１０１と同様、入力整合回路には２重スタ
ブ整合を用い、出力整合回路には第２オープンスタブ８
を設けないショートスタブ整合を用いたものであるが、
第１実施例の増幅器１０１と異なる点は、発振止めＲＣ
バイアス回路を設けていない点にある。他の構成は図１
に示す第１実施例の増幅器１０１と同様である。

【００２７】図３は、上記の第１実施例の増幅器１０１
と、第１比較例の増幅器２０１の安定定数Ｋの値を示す
周波数特性図である。発振止めＲＣバイアス回路のない
第１比較例の増幅器２０１の場合は、実線に示すように
Ｋ＜１の範囲が広く、特にＤＣから１０ＧＨｚの低周波
領域で回路が不安定であることがわかる。これに対し、
発振止めＲＣバイアス回路を設けた第１実施例の増幅器
１０１の場合（図３において点線で表示）では、低周波
での安定性は劇的に改善されていることがわかる。

【００２８】図４は、上記の増幅器１０１及び２０１の
低周波領域での小信号利得の測定値を示したものであ
る。発振止めＲＣバイアス回路のない第１比較例の増幅
器２０１の場合（実線の場合）、ＤＣから１０ＧＨｚの
低周波領域で不要な利得のピークがみられる。これはし
ばしば正の３ｄＢ以上の値となり、また、しばしばこの
周波数での寄生発振に発展し、増幅器の機能が損なわれ
た。これに対し、発振止めＲＣバイアス回路を設けた第
１実施例の増幅器１０１の場合には、この低周波領域で
の小信号利得は大幅に抑制されており、寄生発振も生じ
ず、安定な増幅特性を示した。

【００２９】図５は、上記の第１実施例の増幅器１０１
の５５ＧＨｚから６５ＧＨｚまでの周波数領域における
小信号の周波数特性を示す。本実施例の場合は、後述す
る式（１）〜（１５）の条件を満足できなかったもの
の、設計時に所望した通り、６０ＧＨｚを中心として、
広帯域な周波数特性が得られていることがわかる。これ
に反し、第１比較例の増幅器２０１の特性については図
示はしないが、寄生発振が生じることが多く、測定不可
能であった。図中、Ｓ11，Ｓ12，Ｓ21，Ｓ22はＳパラメ
ータを表わしており、パラメータＳ12の場合は図中右側
の縦軸目盛を用い、パラメータＳ12以外の場合は図中左
側の縦軸目盛を用いる。

【００３０】次に、本発明の第２実施例について説明す
る。この第２実施例の増幅器１０２は、入力整合回路及
び出力整合回路ともに２重スタブ整合を用いたものであ
る。本実施例の増幅器１０１の特徴は、発振止めＲＣバ
イアス回路１４Ｂ，１５Ｂを設けた点にある。

【００３１】図に示すように、この増幅器１０２には、
電界効果トランジスタ（ＦＥＴ）１１が用いられてお
り、このＦＥＴ１１のドレイン端Ｄには出力整合回路１
３Ｂが接続され、ソース端Ｓが接地され、ゲート端Ｇに
は入力整合回路１２Ｂが接続された、いわゆるソース接
地増幅器を構成している。

【００３２】また、入力整合回路１２Ｂとして、ゲート
端Ｇに第１伝送線路１Ｂが接続され、この第１伝送線路
１Ｂの端部のうちゲート端Ｇではない側の第１端部ａに
長さＬ2 （Ｌ2 ＜λ／４，λ：この増幅器１０１の動作
周波数ｆ。での波長）の第２伝送線路２Ｂが接続され、
第２伝送線路２Ｂの端部のうち第１端部ａではない側の
第２端部ｂが第１キャパシタＣ1 により第３接地点ｇ3
で接地され、第１端部ａに特性インピーダンスＺ。の第
３伝送線路３Ｂと第１オープンスタブ４Ｂが接続されて
いる。

【００３３】さらに出力整合回路１３Ｂとして、ドレイ
ン端Ｄに第５伝送線路５Ｂが接続され、この第５伝送線
路５Ｂの端部のうちドレイン端Ｄではない側の第３端部
ｃに長さＬ6 （Ｌ6 ＜λ／４）の第６伝送線路６Ｂが接
続され、第６伝送線路６Ｂの端部のうち第３端部ｃでは
ない側の第４端部ｄが第２キャパシタＣ2 により第４接
地点ｇ4 で接地され、第３端部ｃに特性インピーダンス
Ｚ。の第７伝送線路７Ｂ及び第２オープンスタブ８Ｂが
接続されている。

【００３４】また、第２端部ｂにバイアス抵抗Ｒgbを介
して入力側バイアスＶg が給電され、第４端部ｄに出力
側バイアスＶd が給電される。さらに、入力バイアス点
である第２端部ｂに、第９伝送線路９Ｂと第１抵抗Ｒ1
と第３キャパシタＣ3 の直列回路が第１接地点ｇ1 で接
地接続されて発振止めＲＣバイアス回路１４Ｂを構成
し、第１端部ａから第１接地点ｇ1 までの距離がλ／４
（±５０％の誤差まで許容）となるようにしてある。ま
た、出力バイアス点である第４端部ｄに、第１０伝送線
路１０Ｂと第２抵抗Ｒ2 と第４キャパシタＣ4 の直列回
路が第２接地点ｇ2 で接地接続されて発振止めＲＣバイ
アス回路１５Ｂを構成し、第３端部ｃからこの第２接地
点ｇ2 までの距離がλ／４（±５０％の誤差まで許容）
となるようにしてある。

【００３５】また、上記の入力整合回路１２Ｂにおい
て、第１キャパシタＣ1 のキャパシタンス値Ｃ1 は、増
幅器１０２の中心動作周波数ｆ。においてＺ。より十分
低インピーダンス、周波数ｆ。／１００でＺ。より十分
高インピーダンスにみえる必要がある。このため、Ｃ1
は、下式 Ｃ1 ≒１０／（ω。×Ｚ。） ………（１） を満足する値に設定される。ここに、ω。＝２πｆ。で
ある。

【００３６】また、発振止めＲＣバイアス回路１４Ｂの
第３キャパシタＣ3 のキャパシタンス値Ｃ3 は、ｆ。／
１０以上の周波数で十分ＲＦショートである必要性か
ら、下式 Ｃ3 ≧１００／（ω。×Ｚ。） ………（２） を満足する値に設定される。

【００３７】また、発振止めＲＣバイアス回路１４Ｂの
第１抵抗の抵抗値Ｒ1 については、発振止めＲＣバイア
ス回路１４Ｂが増幅器１０２の動作周波数での利得を抑
圧しないＲＣ時定数を有するという条件から、下式 １／（Ｒ1 ×Ｃ3 ）≦ω。／１０ ………（３） を満足する値に設定される必要がある。

【００３８】しかし、Ｒ1 が大きすぎると、寄生発振の
抑圧効果が低減するので、下式 Ｒ1 ＜０．６×Ｚ。 ………（４） の範囲の値に設定する必要がある。

【００３９】上式（３）及び（４）より、キャパシタン
ス値Ｃ3 の条件式としては、下式 １０／（ω。×Ｃ3 ）≦Ｒ1 ＜０．６×Ｚ。 ………（５） が得られる。

【００４０】発振止めＲＣバイアス回路１４Ｂは、動作
周波数ｆ。において増幅器１０２にＲＦ的に影響を与え
ない必要があるので、第２伝送線路２Ｂ，第９伝送線路
９Ｂの特性インピーダンスＺ02，Ｚ09は、ルート伝送線
路の特性インピーダンスＺ。よりも高インピーダンスと
し、下式 Ｚ。＜Ｚ02＜２×Ｚ。 ………（６） Ｚ。＜Ｚ09＜２×Ｚ。 ………（７） を満足する値とする。すなわち、伝送線路をマイクロス
トリップ線路などで構成したときには、線幅をルート伝
送線路よりも細くする。

【００４１】そして、発振止めＲＣバイアス回路１４Ｂ
の第９伝送線路９Ｂの特性インピーダンスＺ09は、下式 Ｚ02≦Ｚ09 ………（８） を満足する値とし、バイアス回路の伝送線路よりもさら
に高インピーダンスにして、さらなる安全を図る。

【００４２】仮に、第１キャパシタＣ1 が動作周波数
ｆ。で十分ＲＦショートに設定できなかった回路構成の
ときでも、以上のような回路パラメータの設定を行った
場合、動作周波数ｆ。では、図２における第２端部ｂか
らＲＣバイアス側を見込んだインピーダンスＺinは１、
距離が約λ／４のため、簡単のためＺ09＝Ｚ02とする
と、下式 Ｚin≒Ｚ02² ／Ｒ1 ………（９） となり、Ｚ。より十分に高インピーダンスに見える。す
なわち、発振止めＲＣバイアス回路１４Ｂは、動作周波
数ｆ。で増幅器１０２の動作に何ら影響を及ぼさない。

【００４３】以上では入力整合回路側について述べた
が、出力整合回路側の発振止めＲＣバイアス回路１５Ｂ
についても同様の議論により、下記の各式 Ｃ2 ≒１０／（ω。×Ｚ。） ………（１０） Ｃ4 ≧１００／（ω。×Ｚ。） ………（１１） １０／（ω。×Ｃ4 ）≦Ｒ2 ＜０．６×Ｚ。 ………（１２） Ｚ。＜Ｚ06＜２×Ｚ。 ………（１３） Ｚ。＜Ｚ10＜２×Ｚ。 ………（１４） Ｚ06≦Ｚ10 ………（１５） の条件が得られる。上記の各式（１）〜（１５）におい
て、Ｚ06，Ｚ10は、それぞれ第６伝送線路６Ｂと第１０
伝送線路１０Ｂの特性インピーダンスを示しており、Ｃ
2 ，Ｃ4 は、それぞれ第２キャパシタＣ2 及び第４キャ
パシタＣ4 のキャパシタンス値を示している。

【００４４】この増幅器１０２は、ＧａＡｓ系ＭＭＩＣ
で構成されている。能動素子には、ゲート長０．１５μ
ｍのＴ型ゲートＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合
ＦＥＴ（ゲート幅Ｗg ＝１００μｍ）を用いた。抵抗に
はエピ抵抗を用い、キャパシタには金属−絶縁体−金属
（ＭＩＭ）構造を用いた。基板厚は４０μｍで、配線厚
は２μｍとした。伝送線路にはマイクロストリップ線路
を用いた。本ＭＭＩＣでは、配線幅が３０μｍのとき伝
送線路の特性インピーダンスはちょうどルート伝送線路
の特性インピーダンスＺ。と同じ５０Ωである。

【００４５】この増幅器１０２の所望の中心動作周波数
は６０ＧＨｚである（このときλ／４は４６５μｍ）。
この増幅器１０２のバイアス回路の回路パラメータは、
上式（１）〜（１５）の条件を満たすように、Ｃ1 ＝１
ｐＦ、Ｃ2 ＝１ｐＦ、Ｃ3 ＝１０ｐＦ、Ｃ4 ＝１０ｐ
Ｆ、Ｒgb＝１５０Ω、Ｒ1 ＝１５Ω、Ｒ2 ＝１５Ω、第
２伝送線路２Ｂの長さＬ2 を１００μｍ、第９伝送線路
９Ｂの長さＬ9 を３６５μｍ、第６伝送線路６Ｂの長さ
Ｌ6 を２５０μｍ、第１０伝送線路１０Ｂの長さＬ10を
２１５μｍとした。また、これらの線幅は、特性インピ
ーダンスをＺ。＝５０Ωよりも大きくするため、２０μ
ｍとした。

【００４６】次に、上記の第２実施例の増幅器１０２と
比較する第２比較例について説明する。図８に示すよう
に、この第２比較例の増幅器２０２は、上述した第２実
施例の増幅器１０２と同様、入力整合回路及び出力整合
回路ともに２重スタブ整合を用い、出力整合回路にはオ
ープンスタブ８を設けたものであるが、第２実施例の増
幅器１０２と異なる点は、発振止めＲＣバイアス回路を
設けていない点にある。他の構成は図２に示す第２実施
例の増幅器１０２と同様である。

【００４７】この第２実施例の増幅器１０２は、上記の
第１実施例の増幅器１０１の場合と同様に、ＤＣから１
０ＧＨｚにかけて大幅な安定化がみられ、低周波領域で
の小信号利得の測定でも、ＤＣから１５ＧＨｚにかけて
の不要な利得が、第１実施例の増幅器１０１の場合より
もさらに１０ｄＢ抑制され、大幅に低減されている。

【００４８】図６に、第２実施例の増幅器１０２の５０
ＧＨｚから７０ＧＨｚの周波数領域における小信号の周
波数特性を示す。図に示すように、６０ＧＨｚを中心と
して、広帯域な周波数特性が得られていることがわか
る。これに反し、第２比較例の増幅器２０２の特性につ
いては図示はしないが、寄生発振が生じることが多く、
測定不可能であった。図中、Ｓ11，Ｓ12，Ｓ21，Ｓ22は
Ｓパラメータを表わしており、パラメータＳ12の場合は
図中右側の縦軸目盛を用い、パラメータＳ12以外の場合
は図中左側の縦軸目盛を用いる。

【００４９】なお、本発明は、上記実施例に限定される
ものではない。上記実施例は、例示であり、本発明の特
許請求の範囲に記載された技術的思想と実質的に同一な
構成を有し、同様な作用効果を奏するものは、いかなる
ものであっても本発明の技術的範囲に包含される。

【００５０】例えば、上記各実施例においては、３端子
を有するトランジスタとしてＦＥＴを用いる例について
説明しているが、本発明はこれには限定されず、３端子
トランジスタとしてバイポーラトランジスタを用いても
かまわない。バイポーラトランジスタを用いた場合に
は、上記実施例におけるドレイン端のかわりにコレクタ
端を用い、上記実施例におけるソース端のかわりにエミ
ッタ端を用い、上記実施例におけるゲート端のかわりに
ベース端を用い、上記実施例におけるソース接地増幅器
ではなくエミッタ接地増幅器となる。

【００５１】また、上記第１，２実施例においては、第
１端部ａに特性インピーダンスＺ。の伝送線路３Ａ又は
３Ｂとオープンスタブ４Ａ又は４Ｂが接続された例につ
いて説明しているが、本発明はこれには限定されず、第
１端部ａには特性インピーダンスＺ。の伝送線路３Ａ又
は３Ｂのみを接続するようにしてもよい。

【００５２】また、上記第１実施例においては、第３端
部ｃに特性インピーダンスＺ。の第７伝送線路７Ａのみ
が接続された例について説明しているが、本発明はこれ
には限定されず、第３端部ｃには特性インピーダンス
Ｚ。の第７伝送線路７Ａと第２オープンスタブを接続す
るようにしてもよい。

【００５３】

【発明の効果】以上説明したように、本発明の増幅器
は、ＡｌＧａＡｓ／ＩｎＧａＡｓヘテロ接合ＦＥＴが本
来もっているミリ波に及ぶ高い周波数までの広帯域な利
得性能を最大限に引き出す回路構成となる。したがっ
て、ＧａＡｓ系マイクロ波・ミリ波ＭＭＩＣにおける本
増幅器の果たす役割は絶大なものがあり、ミリ波通信シ
ステムの応用拡大に寄与するところが大である。

【図面の簡単な説明】

【図１】本発明の第１実施例である増幅器の構成を示す
回路図である。

【図２】本発明の第２実施例である増幅器の構成を示す
回路図である。

【図３】図１に示す増幅器の動作を説明する図（１）で
ある。

【図４】図１に示す増幅器の動作を説明する図（２）で
ある。

【図５】図１に示す増幅器の動作を説明する図（３）で
ある。

【図６】図２に示す増幅器の動作を説明する図である。

【図７】図１に示す第１実施例と比較するための第１比
較例である増幅器の構成を示す回路図である。

【図８】図２に示す第２実施例と比較するための第２比
較例である増幅器の構成を示す回路図である。

【図９】従来例である増幅器の構成を示す回路図（１）
である。

【図１０】従来例である増幅器の構成を示す回路図
（２）である。

【図１１】従来例である増幅器の構成を示す回路図
（３）である。

【符号の説明】

１Ａ〜１Ｇ 第１伝送線路 ２Ａ〜２Ｅ，２Ｇ 第２伝送線路 ３Ａ〜３Ｄ，３Ｆ，３Ｇ 第３伝送線路 ４Ａ〜４Ｄ，４Ｆ，４Ｇ 第１オープンスタブ ５Ａ〜５Ｇ 第５伝送線路 ６Ａ〜６Ｅ，６Ｇ 第６伝送線路 ７Ａ〜７Ｇ 第７伝送線路 ８Ｂ，８Ｄ，８Ｆ，８Ｇ 第２オープンスタブ ９Ａ，９Ｂ 第９伝送線路 １０Ａ，１０Ｂ 第１０伝送線路 １１ ＦＥＴ １２Ａ〜１２Ｇ 入力整合回路 １３Ａ〜１３Ｇ 出力整合回路 １４Ａ，１４Ｂ，１５Ａ，１５Ｂ 発振止めＲＣバイア
ス回路 ３２，３６ スタブ １０１，１０２ 増幅器 ２０１，２０２ 増幅器 ３０１〜３０３ 増幅器 Ｃ1 第１キャパシタ Ｃ2 第２キャパシタ Ｃ3 第３キャパシタ Ｃ4 第４キャパシタ Ｒ1 第１抵抗 Ｒ2 第２抵抗 Ｒgb バイアス抵抗

Claims (2)

【特許請求の範囲】
1. 【請求項１】 電界効果トランジスタ又はバイポーラト
   ランジスタを含む３端子素子を能動素子として用い、前
   記トランジスタのドレイン端又はコレクタ端に出力整合
   回路を有し、ソース端又はエミッタ端が接地され、ゲー
   ト端又はベース端に入力整合回路を有する増幅器におい
   て、 入力整合回路として、前記ゲート端又はベース端に第１
   伝送線路が接続され、前記第１伝送線路の端部のうち前
   記ゲート端又はベース端ではない側の第１端部にλ／４
   未満の長さ（λ：前記増幅器の動作周波数での波長）の
   第２伝送線路が接続され、前記第２伝送線路の端部のう
   ち前記第１端部ではない側の第２端部が第１キャパシタ
   により第３接地点で接地され、前記第１端部に第３伝送
   線路、あるいは前記第３伝送線路と第１オープンスタブ
   との組み合わせが接続され、 出力整合回路として、前記ドレイン端又はコレクタ端に
   第５伝送線路が接続され、前記第５伝送線路の端部のう
   ち前記ドレイン端又はコレクタ端ではない側の第３端部
   にλ／４未満の長さの第６伝送線路が接続され、前記第
   ６伝送線路の端部のうち前記第３端部ではない側の第４
   端部が第２キャパシタにより第４接地点で接地され、前
   記第３端部に第７伝送線路、あるいは前記第７伝送線路
   と第２オープンスタブとの組み合わせが接続され、前記
   第２端部にバイアス抵抗を介して入力側バイアスが給電
   され、前記第４端部に出力側バイアスが給電され、 かつ、前記第２端部に、第９伝送線路と第１抵抗と第３
   キャパシタの直列回路が第１接地点で接地接続され、前
   記第１端部から前記第１接地点までの距離がλ／４とな
   るようにするとともに、前記第４端部に第１０伝送線路
   と第２抵抗と第４キャパシタの直列回路が第２接地点で
   接地接続され、前記第３端部から前記第２接地点までの
   距離をλ／４としたことを特徴とする増幅器。
2. 【請求項２】 請求項１に記載した増幅器において、 前記第１抵抗の抵抗値をＲ1 とし、前記第２抵抗の抵抗
   値をＲ2 とし、前記第３キャパシタのキャパシタンス値
   をＣ3 とし、前記第４キャパシタのキャパシタンス値を
   Ｃ4 とし、前記第３伝送線路又は前記第７伝送線路の特
   性インピーダンスをＺ。とし、前記第２伝送線路の特性
   インピーダンスをＺ02とし、前記第９伝送線路の特性イ
   ンピーダンスをＺ09とし、前記第６伝送線路の特性イン
   ピーダンスをＺ06とし、前記第１０伝送線路の特性イン
   ピーダンスをＺ10とし、ω。＝２πｆ。（ｆ。：前記増
   幅器の動作周波数）としたとき、下式 Ｃ3 ≧１００／（ω。×Ｚ。） １０／（ω。×Ｃ3 ）≦Ｒ1 ＜０．６×Ｚ。 Ｚ。＜Ｚ02＜２×Ｚ。 Ｚ。＜Ｚ09＜２×Ｚ。 Ｚ02≦Ｚ09 Ｃ4 ≧１００／（ω。×Ｚ。） １０／（ω。×Ｃ4 ）≦Ｒ2 ＜０．６×Ｚ。 Ｚ。＜Ｚ06＜２×Ｚ。 Ｚ。＜Ｚ10＜２×Ｚ。 Ｚ06≦Ｚ10 を同時に満足することを特徴とする増幅器。