JPH08265364A - 輻輳制御システム - Google Patents

Abstract

(57)【要約】 【目的】 より有効な輻輳制御を行う。 【構成】 単位時間あたりにおけるＣＰＵ１５０に対す
る割込み数が予め定められた設定値に達したときに所定
の輻輳制御を行う。その場合、２種類の設定値を設け、
ＣＰＵ１５０の処理能力に応じて各レジスタ１２１、１
２２に値を設定する。割込み数がレジスタ１２１内の設
定値に達したとき以後の送受信を受付けないようにし、
また割込み数がレジスタ１２２内の設定値に達したとき
外部装置に対し割込みを行わないように通知を行う。 【効果】 輻輳状態になる前に輻輳制御を行うことがで
き、輻輳による通信障害が発生しない。ＣＰＵ１５０は
レジスタを読出すだけで良いので、輻輳制御を行っても
処理能力が低下しない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は輻輳制御システムに関
し、特にＣＰＵと、このＣＰＵへ割込みを行うことによ
り該ＣＰＵとの間で送受信を行う装置とにおける輻輳状
態を制御する輻輳制御システムに関する。

【０００２】

【従来の技術】従来、複数の端末回線を収容しパケット
多重を行うパケット多重化装置においては、ＣＰＵの使
用率やメモリの使用率をソフトウェアプログラムで定期
的に測定していた。そして、使用率が制限値を越えた
時、端末回線に対して受信規制を行うことにより輻輳制
御を行っていた。

【０００３】なお、特開平１―１３７７４４号公報に
は、パケット送信の残りに応じて他のパケットの送信要
求を待たせることによってデータ伝送効率を向上させる
技術が開示されている。

【０００４】また、特開昭６２―５７３４３号公報に
は、入出力されるパケットの個数をサンプリングして使
用頻度の少ない回線を選択する技術が開示されている。

【０００５】

【発明が解決しようとする課題】上述した従来の技術で
は、使用率の測定タイミング同士の間に瞬間的に複数の
データ処理が発生した場合、ソフトウェアが輻輳制御を
行う前に輻輳状態が発生し、受信オーバフロー等の通信
障害が発生する可能性があるという欠点がある。

【０００６】また、ＣＰＵ及びメモリの各使用率を的確
に測定するために使用率測定間隔を短くすることも考え
られるが、その場合にはＣＰＵの処理能力を圧迫し、シ
ステムの処理能力を低下させることになるという欠点が
ある。

【０００７】さらにまた、上述した各特許公報に開示さ
れている技術によっては上記の欠点を解決することはで
きない。

【０００８】本発明は上述した従来技術の欠点を解決す
るためになされたものであり、その目的はより有効な輻
輳制御を行うことのできる輻輳制御システムを提供する
ことである。

【０００９】

【課題を解決するための手段】本発明による輻輳制御シ
ステムは、ＣＰＵと、このＣＰＵへ割込みを行うことに
より該ＣＰＵとの間で送受信を行う装置とにおける輻輳
状態を制御する輻輳制御システムであって、単位時間あ
たりにおける前記ＣＰＵに対する割込み数が予め定めら
れた設定値に達したときに所定の輻輳制御を行う輻輳制
御手段とを含むことを特徴とする。

【００１０】

【作用】単位時間あたりにおけるＣＰＵに対する割込み
数が予め定められた設定値に達したときに所定の輻輳制
御を行う。その場合、２種類の設定値を設け、割込み数
が第１の種類の設定値に達したとき以後の送受信を受付
けないようにし、割込み数が第２の種類の設定値に達し
たとき外部装置に対し割込みを行わないように通知を行
う。

【００１１】

【実施例】次に、本発明について図面を参照して説明す
る。

【００１２】図１は本発明による輻輳制御システムの一
実施例の構成を示すブロック図である。

【００１３】図においては、端末・中継回線用の複数の
回線対応部１３０と、それらによる割込みを受付ける割
込みコントローラ１４０と、割込みその他を行うＣＰＵ
１５０とを有するパケット多重化装置１００に本システ
ムを適用した場合の構成が示されている。

【００１４】図において、本実施例による輻輳制御シス
テムは、回線対応部１３０の送受信割込みをカウントす
る回線割込みカウンタ１２０と、割込み測定を行う周期
が設定される割込み測定タイミング設定レジスタ１１０
と、設定条件により周期信号を出力する測定周期信号作
成部１１１とを含んで構成されている。

【００１５】また、本例による輻輳制御システムは、処
理可能割込み数が設定されるカウンタ設定レジスタ１２
１及び１２２と、割込み数がこれらレジスタ１２１及び
１２２の各設定値に達しているか否かを表示する割込み
状態表示レジスタ１２３とを含んで構成されている。な
お、各レジスタ１１０、１２１、１２２及び１２３は、
外部指令によって設定値を自由に変えることができるも
のとする。

【００１６】一般にこの種の装置では、複数の回線、そ
の他の割込み信号をＣＰＵに伝えることにより、ソフト
ウェア割込み処理を行い各機能の制御が行われる。よっ
て、装置の輻輳状態は、割込み処理数に比例して増加す
ることになる。すなわち、端末回線による割込みには、
送信割込みや受信割込みがあるが、これらの割込みは通
信データ量が多ければ多いほど多くなり、通信データが
少なければ割込みも少なくなる。

【００１７】そこで本装置では、ＣＰＵ１５０の有する
処理能力に応じて、処理可能な割込み数を予めレジスタ
１２１及び１２２に設定しておき、割込み信号を規定時
間毎にカウンタ１２０で計数するのである。そして、計
数値がレジスタ１２１及び１２２の設定値を越えたとき
にはその旨を割込み状態表示レジスタ１２３に設定し、
ＣＰＵ１５０がこの表示レジスタ１２３の内容をチェッ
クすることにより、設定値以上の割込み数が発生したと
きには回線に対して輻輳制御を行うことにより、ＣＰＵ
の処理が増加する前に端末に対して適切な輻輳制御を行
うのである。

【００１８】以下、本システムの動作を具体的に説明す
る。

【００１９】まず、本装置の動作開始前に、ＣＰＵ１５
０は規定時間内に割込み処理可能な割込み数を複数レベ
ル設定する。本例では、レベル０及びレベル１の２レベ
ルとする。必要であれば３レベル以上にしても良いが、
そのレベル数と同数のカウンタ設定レジスタを設けてお
く必要がある。

【００２０】カウンタ設定レジスタ１２１には、レベル
０としてＣＰＵの処理能力の８０［％］程度の値を設定
しておく。また、レベルカウンタ設定レジスタ１２２に
は、レベル１としてＣＰＵの処理能力の９０［％］程度
の値を設定しておく。さらにまた、割込み測定タイミン
グ設定レジスタ１１０には上述した規定時間値を設定し
ておく。

【００２１】装置の動作が開始され、回線対応部１３０
において送信・受信割込みが発生すると、回線割込みカ
ウンタ１２０は、測定周期信号により割込み数をカウン
トする。カウントした割込み数は、カウンタ設定レジス
タ１２１及び１２２内で夫々の設定値と比較される。比
較の結果、割込み数が設定値を越えた場合には、割込み
状態表示レジスタ１２３にその状態を表示する。

【００２２】ＣＰＵ１５０は、割込み処理時に割込み状
態表示レジスタ１２３を読出す。そして、読出した結果
レベル０又はレベル１に達している場合には、そのレベ
ルに応じた回線に対して輻輳制御を行う。この場合、レ
ベル０及びレベル１の各々に対応する輻輳制御を予め決
定しておけば、そのレベル、すなわち割込み数に応じた
輻輳制御を行うことができる。

【００２３】例えば、割込み数がＣＰＵの処理能力の８
０［％］（レベル０）に達したときには、それ以後の新
しい端末通信を受付けないように輻輳制御を実行する。
つまり、端末通信を待たせるのである。また、割込み数
がＣＰＵの処理能力の９０［％］（レベル１）に達した
ときには、端末に対して積極的に輻輳制御をする。つま
り、端末に対して、データを送らないように通知し、受
信割込みを減らすようにするのである。要するに、通信
データ量を規制する制御を行えば良いのであり、その他
の制御を行っても良い。

【００２４】以上のように受信割込み数を制御するの
で、割込み数がＣＰＵ１５０の処理能力の限界に達する
前の段階でそのレベルに応じた輻輳制御を行うことがで
きるのである。

【００２５】次に、図２を参照して各レジスタの構成例
について説明する。

【００２６】まず、図２（ａ）には図１中の測定タイミ
ング設定レジスタ１１０が示されている。このレジスタ
１１０はビットＤ0 〜Ｄn のｎ＋１ビットのレジスタで
ある。そして、本例ではその設定値が「０」（１０進
数）のときの測定タイミングが１［ｍｓ］であるものと
する。つまり、１［ｍｓ］が単位時間となり、この単位
時間あたりの割込み数を計数するのである。

【００２７】また、設定値が「１」（１０進数）のとき
の測定タイミングが２［ｍｓ］、設定値が「２」（１０
進数）のときの測定タイミングが３［ｍｓ］であるもの
とする。つまり、２［ｍｓ］、３［ｍｓ］が夫々単位時
間となり、この単位時間あたりの割込み数をカウントす
るのである。

【００２８】このように、レジスタ１１０の設定値が設
定自在であるので、適切な値を設定すればＣＰＵ１５０
の処理能力に応じた輻輳制御を行うことができる。

【００２９】同図（ｂ）には図１中のカウンタ設定レジ
スタ１２１が示されている。このレジスタ１２１もビッ
トＤ0 〜Ｄn のｎ＋１ビットのレジスタである。そし
て、本例ではその設定値が「０」（１０進数）のとき割
込みカウンタ値が「５」（１０進数）であるものとす
る。つまり、カウンタ１２０の計数値が「５」になった
ときに状態表示レジスタ１２３にその旨を設定すること
になる。

【００３０】また、設定値が「１」（１０進数）のとき
割込みカウンタ値が「１０」（１０進数）、設定値が
「２」（１０進数）のとき割込みカウンタ値が「１５」
（１０進数）であるものとする。つまり、カウンタ１２
０の計数値が「１０」、「１５」になったときに状態表
示レジスタ１２３にその旨を設定することになる。

【００３１】同図（ｃ）には図１中のカウンタ設定レジ
スタ１２２が示されており、その構成は同図（ｂ）のカ
ウンタ設定レジスタ１２１と同様である。

【００３２】ただし、上述したように、両レジスタの設
定値は互いに異なるものとしておく。これにより、割込
み数がＣＰＵ１５０の処理能力の限界に達する前の段階
でそのレベルに応じた輻輳制御を行うことができるので
ある。

【００３３】同図（ｄ）には図１中の状態表示レジスタ
１２３が示されている。このレジスタ１２３もビットＤ
0 〜Ｄn のｎ＋１ビットのレジスタである。ＣＰＵ１５
０が本レジスタ１２３を読出すことにより、割込み数が
カウンタ設定レジスタ１２１、１２２に設定されている
値に達しているか否かを確認することができるのであ
る。

【００３４】ここでは、ビットＤ0 がレベル０の状態に
対応し、ビットＤ1 がレベル１の状態に対応しているも
のとする。そして、ビットＤ0 を読出した結果が「０」
であるときカウンタ１２０の計数値がレジスタ１２１の
設定値未満であり、「１」であるときカウンタ１２０の
計数値がレジスタ１２１の設定値以上であることにな
る。また、ビットＤ1 を読出した結果が「０」であると
きカウンタ１２０の計数値がレジスタ１２２の設定値未
満であり、「１」であるときカウンタ１２０の計数値が
レジスタ１２２の設定値以上であることになる。

【００３５】このように、ＣＰＵ１５０がビットＤ0 及
びＤ1 を読出すことにより、割込み数がＣＰＵ１５０の
処理能力の限界に達する前に検知でき、そのレベルに応
じた輻輳制御を行うことができるのである。この場合、
ＣＰＵ１５０は単にレジスタを読出すだけであるので、
ＣＰＵの処理能力を圧迫することはなく、装置全体の処
理能力が低下しないのである。

【００３６】

【発明の効果】以上説明したように本発明は、割込み発
生数を計数し、その計数値が予め設定しておいた値に達
したときに輻輳制御を行うことにより、ＣＰＵやメモリ
が輻輳状態になる前に輻輳制御を行うことができ、輻輳
による通信障害が発生せず、また輻輳制御を行っても処
理能力が低下しないという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例による輻輳制御システムの構成
を示すブロック図である。

【図２】（ａ）は図１中の測定タイミング設定レジスタ
１１０を示す図、（ｂ）は図１中のカウンタ設定レジス
タ１２１を示す図、（ｃ）は図１中のカウンタ設定レジ
スタ１２２を示す図、（ｄ）は図１中の状態表示レジス
タ１２３を示す図である。

【符号の説明】

１１０ 測定タイミング設定レジスタ １２０ カウンタ １２１、１２２ カウンタ設定レジスタ １２３ 状態表示レジスタ １５０ ＣＰＵ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵと、このＣＰＵへ割込みを行うこ
   とにより該ＣＰＵとの間で送受信を行う装置とにおける
   輻輳状態を制御する輻輳制御システムであって、単位時
   間あたりにおける前記ＣＰＵに対する割込み数が予め定
   められた設定値に達したときに所定の輻輳制御を行う輻
   輳制御手段とを含むことを特徴とする輻輳制御システ
   ム。
2. 【請求項２】 前記設定値には２種類の設定値を含み、
   前記輻輳制御手段は前記割込み数が第１の種類の設定値
   に達したとき以後の送受信を受付けないようにする第１
   の制御手段と、前記割込み数が第２の種類の設定値に達
   したとき前記装置に対し割込みを行わないように通知を
   行う第２の制御手段とを含むことを特徴とする請求項１
   記載の輻輳制御システム。
3. 【請求項３】 前記設定値を外部から設定自在としたこ
   とを特徴とする請求項１又は２記載の輻輳制御システ
   ム。
4. 【請求項４】 前記ＣＰＵの処理能力に応じて前記設定
   値を設定したことを特徴とする請求項１〜３のいずれか
   に記載の輻輳制御システム。