JPH08259715A - 高分子材料の表面改質工法 - Google Patents

高分子材料の表面改質工法

Info

Publication number
JPH08259715A
JPH08259715A JP7064496A JP6449695A JPH08259715A JP H08259715 A JPH08259715 A JP H08259715A JP 7064496 A JP7064496 A JP 7064496A JP 6449695 A JP6449695 A JP 6449695A JP H08259715 A JPH08259715 A JP H08259715A
Authority
JP
Japan
Prior art keywords
polymer material
liquid
substrate
present
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7064496A
Other languages
English (en)
Other versions
JP3209875B2 (ja
Inventor
Tsutomu Shibuya
務 渋谷
Kaoru Katayama
薫 片山
Mitsugi Shirai
貢 白井
Shinichi Wai
伸一 和井
Hideaki Sasaki
秀昭 佐々木
Yasuhiro Iwata
泰宏 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP06449695A priority Critical patent/JP3209875B2/ja
Priority to US08/619,186 priority patent/US5801350A/en
Publication of JPH08259715A publication Critical patent/JPH08259715A/ja
Priority to US09/028,095 priority patent/US6017424A/en
Priority to US09/384,105 priority patent/US6423405B1/en
Application granted granted Critical
Publication of JP3209875B2 publication Critical patent/JP3209875B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2809—Web or sheet containing structurally defined element or component and having an adhesive outermost layer including irradiated or wave energy treated component

Abstract

(57)【要約】 【目的】 高分子材料の表面に滴下した液体の濡れ拡が
り性を向上させる高分子材料の表面改質工法を得る。 【構成】 基板２は、その表面に高分子材料による膜が
設けられて構成される。この高分子材料のレーザ照射エ
リア１、すなわち、液体により基板状に仮固定される電
子部品等の場所に、光エネルギとしてレーザ光３を照射
する。レーザ光３としては、波長１００nm〜６００nm、
エネルギ密度０．０５Ｊ／cm2〜０．５Ｊ／cm2のものが
使用される。 【効果】 高分子材料に光エネルギを与えることにより
表面改質が行われ、液体の濡れ拡がり性を向上させるこ
とができる。本発明による改質処理は、処理表面に、は
んだ付けを行うための金属配線パターンが存在するよう
な場合にも適用可能であり、また、必要なエリアのみの
表面改質を行うことができるので、必要最小限の液体を
使用するだけで、電子部品の仮固定を行うことができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高分子材料の表面改質
工法に係り、特に、電子回路基板上に電子部品を仮固定
するために使用する液体の濡れ拡がり性を向上させるた
めに使用して好適な高分子材料の表面改質工法に関す
る。
【０００２】
【従来の技術】高分子材料の表面改質工法に関する従来
技術として、例えば、Ｏ2 アッシャ、あるいは、Ａｒス
パッタ等によるによる工法が知られている。これらの工
法は、処理すべき高分子材料層が塗布された回路基板等
を真空容器内に設置して処理を行うもので、基板上の高
分子材料の全面に対して表面改質を行うものである。
【０００３】
【発明が解決しようとする課題】前述した従来技術は、
真空雰囲気中でのみ基板表面の改質が可能なものであ
り、真空装置、真空容器等を含む大がかりな装置を必要
とするという問題点を有している。また、この従来技術
は、基板上の高分子材料の全面に対しての表面改質を行
うものであるため、電子回路基板等において、その上の
電子部品を仮固定する領域以外の処理不要なエリアまで
改質が行われてしまい、その結果、電子部品の仮固定に
使用する液体が、部品の仮固定に不要な部分まで濡れ拡
がることになり、多くの無駄な液体を必要とするという
問題点を有する。
【０００４】本発明の目的は、前記従来技術の問題点を
解決し、真空装置、真空容器等を必要とすることなく、
かつ、電子部品の仮固定のために必要とする領域のみに
ついて、基板の表面改質を行うことを可能にした高分子
材料の表面改質工法を提供することにある。
【０００５】
【課題を解決するための手段】本発明によれば前記目的
は、回路基板等の表面に塗布された高分子材料の必要と
する領域表面にのみ光エネルギを照射することにより達
成される。
【０００６】
【作用】本発明は、高分子材料の表面の表面改質が必要
な領域にのみ光エネルギを与えることにより、光エネル
ギが照射された部分のみの表面改質をすることができ、
必要とする領域のみで液体の濡れ拡がり性を向上させる
ことができる。これにより、電子部品等を仮固定するた
めの液体を、処理エリア内のみで濡れ拡がらせることが
でき、必要最少量の液体により、処理エリア内を濡らす
ことができる。
【０００７】また、本発明は、処理エリア内に、はんだ
付けを行うための金属パターンが存在するような場合に
も、金属パターンにダメージを与えることなく絶縁物で
ある高分子材料の表面改質を行うことができる。
【０００８】
【実施例】以下、本発明による高分子材料の表面改質工
法の一実施例を図面により詳細に説明する。
【０００９】図１は本発明の一実施例による高分子材料
の表面改質工法を説明する図、図２は被処理基板の構成
例を示す図、図３は本発明の一実施例による処理を行っ
た基板に電子部品を仮固定した状態を説明する図、図４
ははんだ付けを行うための金属パターンが処理領域に存
在する場合について説明する図、図５は光エネルギの照
射形状の例を説明する図、図６は本発明の一実施例によ
る液体の濡れ状態を従来技術と比較して説明する図、図
７は表面改質の評価方法を説明する図、図８は液滴の接
触角からエキシマレーザの最適エネルギ密度を求めるた
めの実験結果を説明する図である。図１〜図７におい
て、１はレーザ照射エリア、２は基板、３はレーザ光、
４は高分子材料層、５はベース材、６は電子部品、７は
仮固定用液体、８は金属配線、９はＯ2 アッシャエリ
ア、１０はスポイト、１１は濡れ拡がりエリアである。
【００１０】本発明の一実施例による高分子材料の表面
改質工法により処理を行う基板２は、図２にその構成例
として示すように、セラミック等によるベース材５の表
面に、ＰＩＱ（ポリイミド−イソインドロキナゾリンジ
オン）、ＰＭＭＡ（ポリメチルメタクリレート）等によ
る高分子材料層４が絶縁物層として塗布されて構成され
ている。このような基板２上には、電子回路を形成する
ために必要な金属配線が施され、所定の場所に、ＬＳＩ
等の電子部品がはんだ付けされる。
【００１１】本発明の一実施例は、ＬＳＩ等の電子部品
をはんだ付けするに際して、電子部品等を仮固定用液体
を用いて仮固定する場合の、前記仮固定用液体の濡れ性
を改善するものである。
【００１２】本発明の一実施例による高分子材料の表面
改質工法は、図１に示すように、高分子材料層４が塗布
されて形成される基板２の電子部品を仮固定する領域で
あるレーザ照射エリア１に、レーザ光３による光エネル
ギを照射することにより行われる。レーザ光３の光源と
しては、エキシマレーザが使用される。レーザ光３は、
その波長１００nm〜６００nm、エネルギ密度０．０５Ｊ
／cm2〜０．５Ｊ／cm2とするのが好適である。
【００１３】レーザ光３を照射して表面改質が実施され
た基板２の表面は、レーザ照射エリア１に電子部品仮固
定用の液体７として、例えば、テトラエチレングリコー
ル、ペンタエチレングリコール等のアルコール系溶剤が
滴下されると、その液体７をレーザ照射エリア１内に均
等に濡れ拡がらせ、処理を施していない基板２の表面に
液体７を濡れ拡がらせることがない。このため、本発明
の一実施例を施した基板２は、図３に示すように、ＬＳ
Ｉ等の電子部品６を、はんだ付けを行う前に、基板２上
の所定の位置に液体７により仮固定することができる。
【００１４】また、前述した本発明の一実施例による高
分子材料の表面改質工法は、はんだ付けを行うための金
属パターンが存在するような基板２の表面に対して施さ
れた場合にも、図４に示すように、金属配線８にダメー
ジを与えることなく、基板２に塗布されている高分子材
料層４の表面改質が可能であった。
【００１５】さらに、本発明の一実施例による工法にお
いて、レーザ照射エリア１の形状は、図５に示すよう
に、照射するレーザ光３の断面形状により任意の形状と
することができ、例えば、図５（ａ）に示す四角形、図
５（ｂ）に示す円形、図５（ｃ）に示す広い範囲を改質
するための複数集合形等の形状とすることができる。ま
た、本発明の一実施例による工法は、大気中、真空中、
Ｈｅアシスト中においても有効であり、高分子材料層４
の表面改質が可能である。
【００１６】次に、図６を参照して前述した本発明の一
実施例による工法を施した場合の液体の濡れ拡がりの状
態を、従来技術の場合と比較して説明する。
【００１７】図６（ａ）に示すように、本発明の一実施
例による工法を施した場合のアルコール系溶剤である液
体７の濡れ拡がりは、レーザ光を照射した領域１の部分
のみとなる。これは、本発明の一実施例による処理を行
っていない部分は、その部分に液体が滴下され、あるい
は、レーザ光を照射した領域１から液体が侵入しようと
しても、その表面張力により液体を濡れ拡がらせること
がないためである。
【００１８】一方、従来技術による工法の場合、図６
（ｂ）に示すように、その処理領域を特定の領域に限定
することができず、基板の全面を処理しなければならな
いため、図６（ｂ）に示すように、液体７は、基板表面
の全てに濡れ拡がってしまうことになる。
【００１９】次に、図７を参照して、本発明の一実施例
による工法の評価方法を説明する。まず、図２に示すよ
うな基板２をサンプルとして用意し、エキシマレーザ
を、そのエネルギ密度０．１Ｊ／cm2 、時間３０ｎｓと
して、１回基板に照射する。その後、図７（１）に示す
ように、スポイト１０を使用して、アルコール系溶剤の
液体７を滴下し、図７（２）に示すように、その液体滴
を濡れ拡がらせた。そして、濡れ拡がった液体滴を１５
分間放置し、図７（３）に示すように、液体７が処理領
域全面に拡がったまま変化がなく、また、被処理領域に
漏れ出ていないことにより、表面の改質が充分になされ
たと評価した。
【００２０】次に、図８を参照して、エキシマレーザの
最適エネルギ密度を求めるための実験結果を説明する。
【００２１】表面改質の評価は、図８（ａ）に示すよう
に、仮固定液を基板表面に滴下したときの仮固定液と基
板表面とのなす角である接触角１２によって行うことが
でき、通常接触角が２０度以下であれば、濡れ性に関す
る表面の改質が充分になされたとすることができる。図
８（ｂ）は、エキシマレーザのエネルギ密度と前述した
接触角との関係を示す実験結果であり、図から判るよう
に、エキシマレーザのエネルギ密度は、０．０５Ｊ／cm
2 以上として、時間３０ｎｓで１回レーザを基板に照射
したときに、接触角を充分に小さくすることができ、濡
れ性の改善を図ることができる。しかし、エネルギ密度
が０．１５Ｊ／cm2 を越えると、加工残渣が増加すると
いう問題が生じるようになる。このことから、エキシマ
レーザは、そのエネルギ密度を、０．０５Ｊ／cm2〜
０．１５Ｊ／cm2として、時間３０ｎｓで１回だけ基板
に照射するのがよいことがわかる。
【００２２】前述したように本発明の一実施例による高
分子材料の表面改質工法によれば、高分子材料の表面の
表面改質が必要な領域にのみ光エネルギを与えることに
より、光エネルギが照射された部分のみの表面改質をす
ることができ、必要とする領域のみで液体の濡れ拡がり
性を向上させることができる。これにより、電子部品等
を仮固定するための液体を、処理エリア内のみで濡れ拡
がらせることができ、必要最少量の液体により、処理エ
リア内を濡らすことができる。
【００２３】また、処理エリア内に、はんだ付けを行う
ための金属パターンが存在するような場合にも、金属パ
ターンにダメージを与えることなく高分子材料の表面改
質を行うことができる。
【００２４】
【発明の効果】以上説明したように本発明によれば、高
分子材料に光エネルギを与えるだけの簡単な方法によ
り、高分子材料の所望の領域のみの表面改質を行うこと
ができ、電子部品等を仮固定するための液体の濡れ拡が
り性を向上させることができる。また、処理エリア内
に、はんだ付けを行うための金属パターンが存在するよ
うな場合にも、金属パターンにダメージを与えることな
く高分子材料の表面改質を行うことができる。
【００２５】本発明によれば、必要な領域のみの表面改
質を行うことができるので、必要最少量の仮固定用の液
体を使用するだけで、電子部品等を基板上に仮固定する
ことができる。
【図面の簡単な説明】
【図１】本発明の一実施例による高分子材料の表面改質
工法を説明する図である。
【図２】被処理基板の構成例を示す図である。
【図３】本発明の一実施例による処理を行った基板に電
子部品を仮固定した状態を説明する図である。
【図４】はんだ付けを行うための金属パターンが処理領
域に存在する場合について説明する図である。
【図５】光エネルギの照射形状の例を説明する図であ
る。
【図６】本発明の一実施例による液体の濡れ状態を従来
技術と比較して説明する図である。
【図７】表面改質の評価方法を説明する図である。
【図８】液滴の接触角からエキシマレーザの最適エネル
ギ密度を求めるための実験結果を説明する図である。
【符号の説明】
１ レーザ照射エリア ２ 基板 ３ レーザ光 ４ 高分子材料層 ５ ベース材 ６ 電子部品 ７ 仮固定用液体 ８ 金属配線 ９ Ｏ2 アッシャエリア １０ スポイト １１ 濡れ拡がりエリア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和井 伸一 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 佐々木 秀昭 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 岩田 泰宏 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 高分子材料の表面における液体の濡れ拡
    がり性を向上させる高分子材料の表面改質工法におい
    て、前記材料表面の改質を行うべき所望の領域の高分子
    材料の表面に光エネルギを照射することを特徴とする高
    分子材料の表面改質工法。
  2. 【請求項２】 前記高分子材料の表面の改質を行うべき
    所望の領域に、はんだ付けを行うための金属パターンが
    存在してもよいことを特徴とする請求項１記載の高分子
    材料の表面改質工法。
  3. 【請求項３】 前記高分子材料が、ＰＩＱ（ポリイミド
    −イソインドロキナゾリンジオン）、ＰＭＭＡ（ポリメ
    チルメタクリレート）等の絶縁物であることを特徴とす
    る請求項１または２記載の高分子材料の表面改質工法。
  4. 【請求項４】 前記光エネルギは、波長１００nm〜６０
    ０nmの光であることを特徴とする請求項１、２または３
    記載の高分子材料の表面改質工法。
  5. 【請求項５】 前記光エネルギは、エネルギ密度０．０
    ５Ｊ／cm2〜０．５Ｊ／cm2の光であることを特徴とする
    請求項１ないし４のうち１記載の高分子材料の表面改質
    工法。
  6. 【請求項６】 前記光エネルギは、同一の領域に少なく
    とも１回照射されることを特徴とする請求項１ないし５
    のうち１記載の高分子材料の表面改質工法。
  7. 【請求項７】 前記光エネルギの照射が、大気中、真空
    中、Ｈｅアシスト中のいずれか１つの雰囲気中で行われ
    ることを特徴とする請求項１ないし６のうち１記載の高
    分子材料の表面改質工法。
JP06449695A 1995-03-23 1995-03-23 基板の製造方法及び基板 Expired - Fee Related JP3209875B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP06449695A JP3209875B2 (ja) 1995-03-23 1995-03-23 基板の製造方法及び基板
US08/619,186 US5801350A (en) 1995-03-23 1996-03-21 Surface reformation method of high polymer material
US09/028,095 US6017424A (en) 1995-03-23 1998-02-23 Laser assisted surface reformation method of high polymer material
US09/384,105 US6423405B1 (en) 1995-03-23 1999-08-27 Surface reformation method of high polymer material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06449695A JP3209875B2 (ja) 1995-03-23 1995-03-23 基板の製造方法及び基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP06331499A Division JP3619698B2 (ja) 1999-03-10 1999-03-10 電子部品搭載用基板の表面改質方法

Publications (2)

Publication Number Publication Date
JPH08259715A true JPH08259715A (ja) 1996-10-08
JP3209875B2 JP3209875B2 (ja) 2001-09-17

Family

ID=13259877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06449695A Expired - Fee Related JP3209875B2 (ja) 1995-03-23 1995-03-23 基板の製造方法及び基板

Country Status (2)

Country Link
US (3) US5801350A (ja)
JP (1) JP3209875B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209875B2 (ja) * 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
JP3120695B2 (ja) * 1995-05-19 2000-12-25 株式会社日立製作所 電子回路の製造方法
EP1448033A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on a circuit board
US5969418A (en) * 1997-12-22 1999-10-19 Ford Motor Company Method of attaching a chip to a flexible substrate
JP2888829B1 (ja) * 1998-06-05 1999-05-10 日本特殊陶業株式会社 ランド付基板の検査装置
WO2000032294A1 (en) * 1998-12-02 2000-06-08 Lg Chemical Ltd. Methods for reforming polymer surface for improved wettability
JP4958363B2 (ja) 2000-03-10 2012-06-20 スタッツ・チップパック・インコーポレイテッド パッケージング構造及び方法
WO2001068311A1 (en) * 2000-03-10 2001-09-20 Chippac, Inc. Flip chip interconnection structure
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
US6780682B2 (en) 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US6737295B2 (en) * 2001-02-27 2004-05-18 Chippac, Inc. Chip scale package with flip chip interconnect
US6622380B1 (en) * 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
JP2009544354A (ja) * 2006-07-20 2009-12-17 ダブリューエムエス・ゲイミング・インコーポレーテッド 受動的ゲームプレイに基づく特別イベント資格機能（ｆｅａｔｕｒｅ）を有する賭け事ゲーム
ES2597861B1 (es) * 2015-07-21 2017-12-20 Universidad De Vigo Método para la producción de superficies superhidrofílicas y superhidrofóbicas
US11404600B2 (en) 2019-06-11 2022-08-02 Meta Platforms Technologies, Llc Display device and its process for curing post-applied underfill material and bonding packaging contacts via pulsed lasers
US11557692B2 (en) 2019-06-11 2023-01-17 Meta Platforms Technologies, Llc Selectively bonding light-emitting devices via a pulsed laser
KR20210099860A (ko) * 2020-02-05 2021-08-13 삼성전자주식회사 반도체 패키지 및 패키지-온-패키지의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3161752A (en) * 1962-01-16 1964-12-15 Whitfield M P Stuart Current supply including high frequency component for spark erosion machining apparatus
US3755886A (en) * 1971-10-22 1973-09-04 Magnavox Co Method for soldering electrical conductors
US3978341A (en) * 1974-04-10 1976-08-31 E. I. Du Pont De Nemours And Company Short wavelength ultraviolet irradiation treatment of polymeric surfaces
GB8628916D0 (en) * 1986-12-03 1987-01-07 Multicore Solders Ltd Solder composition
JPH0352936A (ja) * 1989-07-19 1991-03-07 Nitto Denko Corp 表面改質方法
JP2584884B2 (ja) * 1990-05-31 1997-02-26 株式会社日立製作所 配線基板
US5865365A (en) * 1991-02-19 1999-02-02 Hitachi, Ltd. Method of fabricating an electronic circuit device
JP3259374B2 (ja) * 1992-11-27 2002-02-25 松下電器産業株式会社 電子部品の半田付け方法
JP3355251B2 (ja) * 1993-11-02 2002-12-09 株式会社日立製作所 電子装置の製造方法
JP3209875B2 (ja) * 1995-03-23 2001-09-17 株式会社日立製作所 基板の製造方法及び基板
JP3120695B2 (ja) * 1995-05-19 2000-12-25 株式会社日立製作所 電子回路の製造方法

Also Published As

Publication number Publication date
US6423405B1 (en) 2002-07-23
US6017424A (en) 2000-01-25
JP3209875B2 (ja) 2001-09-17
US20020048664A1 (en) 2002-04-25
US5801350A (en) 1998-09-01

Similar Documents

Publication Publication Date Title
JPH08259715A (ja) 高分子材料の表面改質工法
US4980536A (en) Removal of particles from solid-state surfaces by laser bombardment
US4388517A (en) Sublimation patterning process
JP3398376B2 (ja) 重合体誘電体層におけるバイア・ホールの製造方法
JPS6384789A (ja) 光加工方法
KR890013736A (ko) 마스크 및 무마스크 처리 스트립을 사용한 새로운 레지스트의 엑사이머 레이저 패턴화 방법
Leiderer et al. Laser-induced particle removal from silicon wafers
US5505320A (en) Method employing laser ablating for providing a pattern on a substrate
JP3001986B2 (ja) 基板を乾燥する方法及び装置
JP2008013809A (ja) レーザーアブレーションによる機能膜の製造法およびそれに用いるレーザーアブレーション加工用組成物
JPH0447466B2 (ja)
JPH0791661B2 (ja) 電子的構成要素を形成するためレ−ザを使用するリソグラフィック方法
US6599780B2 (en) Film production method and film produced thereby
JP3619698B2 (ja) 電子部品搭載用基板の表面改質方法
JPH07185875A (ja) パルスレーザによる材料加工方法
US20170178946A1 (en) Pulsed-mode direct-write laser metallization
JP3998974B2 (ja) 回路基板のパターニング方法
JPH086070A (ja) 液晶表示素子の製造方法
US20050150877A1 (en) Method and device for laser beam processing of silicon substrate, and method and device for laser beam cutting of silicon wiring
JPH08187588A (ja) レーザ加工方法
JP2000202664A (ja) レ―ザ穴あけ加工方法
JP2005005746A (ja) 電子部品搭載基板
US7655152B2 (en) Etching
JPH1065312A (ja) 導体パターン形成方法
JPH03262187A (ja) パターン形成方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070713

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120713

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees