JPH08256046A - 出力バッファ回路 - Google Patents

Abstract

(57)【要約】 【目的】電源系およびグラウンド系に発生するノイズの
低減化が図られるとともに外部負荷の大きさに応じた電
流制御が行われる出力バッファ回路を提供する。 【構成】電源ＶｄｄとグラウンドＧＮＤとの間に、Ｎチ
ャンネルトランジスタ１１，Ｐチャンネルトランジスタ
１２のペアと、Ｐチャンネルトランジスタ１３，Ｎチャ
ンネルトランジスタ１４のペアとを配列し、それらＮチ
ャンネルトランジスタ１１，Ｐチャンネルトランジスタ
１２の接続点とＰチャンネルトランジスタ１３，Ｎチャ
ンネルトランジスタ１４の接続点とを接続し、その接続
点の電位を反転してＰチャンネルトランジスタ１３に印
加するナンドゲート１９と、その接続点の電位を反転し
てＮチャンネルトランジスタ１４に印加するノアゲート
２０とを備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路におけ
る出力バッファ回路に関する。

【０００２】

【従来の技術】近年、半導体集積回路の高集積化に伴
い、１つのチップ上に多数の出力バッファ回路が搭載さ
れ、またそれら出力バッファ回路のスイッチング速度も
高速化されているため、それら多数の出力バッファ回路
が同時にスイッチングされると短時間に大量の電流が流
れ電源系やグラウンド系が変動し、これに伴いノイズが
発生し、回路が誤動作する場合がある。

【０００３】この問題を解決するために、特開平４−３
４５３１７号公報には、電源とグラウンドとの間に、電
源側から順にＮチャンネルトランジスタとＰチャンネル
トランジスタが直列接続された構成の出力バッファ回路
が提案されている。この公報に提案された出力バッファ
回路では、電源側に接続されたＮチャンネルトランジス
タ、グラウンド側に接続されたＰチャンネルトランジス
タそれぞれの電圧降下分だけ小さな振幅で出力電圧が遷
移するため、外部負荷に流れる電流もそれだけ抑制さ
れ、これにより電源系やグラウンド系に発生するノイズ
の低減化が図られている。

【０００４】

【発明が解決しようとする課題】しかし、上述した特開
平４−３４５３１７号公報に提案された出力バッファ回
路の出力電圧は、０Ｖと電源電圧Ｖｄｄとの間よりも狭
い振幅でしか遷移しないため、出力バッファ回路に接続
される外部負荷のＤＣ規格を満足しない場合があり、誤
動作の要因となる。また外部負荷としてＣＭＯＳ回路が
接続されるとそのＣＭＯＳ回路に中間レベルの電圧が印
加されることとなり、その場合には定常状態において貫
通電源が流れることになり問題がある。

【０００５】本発明は、上記事情に鑑み、電源系および
グラウンド系に発生するノイズの低減化が図られるとと
もに外部負荷の大きさに応じた電流制御が行われる出力
バッファ回路を提供することを目的とする。

【０００６】

【課題を解決するための手段】上記目的を達成する本発
明の出力バッファ回路は、 （１）電源とグラウンドとの間に互いに直列に配列さ
れ、ゲートが互いに接続された、電源側から順に第１の
Ｎチャンネルトランジスタおよび第１のＰチャンネルト
ランジスタ （２）電源とグラウンドとの間に互いに直列に配列され
るとともに互いの接続点が上記第１のＮチャンネルトラ
ンジスタと上記第１のＰチャンネルトランジスタとの接
続点に接続されてなる、電源側から順に第２のＰチャン
ネルトランジスタおよび第２のＮチャンネルトランジス
タ （３）上記接続点の電位を反転して上記第２のＰチャン
ネルトランジスタに印加する第１のゲート回路 （４）上記接続点の電位を反転して上記第２のＮチャン
ネルトランジスタに印加する第２のゲート回路 を備えたことを特徴とするものである。

【０００７】

【作用】本発明の出力バッファ回路は、上記構成によ
り、出力電圧が遷移する初期の段階では、先ず第１のＮ
チャンネルトランジスタもしくは第１のＰチャンネルト
ランジスタがオン状態になる。ここで、電源側に第１の
Ｎチャンネルトランジスタが、グラウンド側に第１のＰ
チャンネルトランジスタが接続されているため、それら
第１のＮチャンネルトランジスタないし第１のＰチャン
ネルトランジスタではシュレッショルド電圧分だけ電圧
効果が生じ、それら第１のＮチャンネルトランジスタも
しくは第１のＰチャンネルトランジスタの電圧降下分だ
け小さい振幅で出力電圧が遷移する。従って、出力電圧
が遷移する初期の段階では、第１のＮチャンネルトラン
ジスタもしくは第１のＰチャンネルトランジスタがオン
状態になっても外部負荷に流れる電流はそれだけ抑制さ
れるため、急激な電流変化はなく電源系やグラウンド系
に発生するノイズが低減される。

【０００８】次に、出力電圧の遷移による振幅の大きさ
に応じて第１のゲート回路もしくは第２のゲート回路で
第２のＰチャンネルトランジスタもしくは第２のＮチャ
ンネルトランジスタがオン状態になる。これら第２のＰ
チャンネルトランジスタと第２のＮチャンネルトランジ
スタは、電源側に第２のＰチャンネルトランジスタが、
グラウンド側に第２のＮチャンネルトランジスタが接続
されているため、出力電圧は電源電位とグラウンド電位
の間で遷移することになり、大きな振幅が得られ、従来
技術のように外部負荷のＤＣ規格を満足せず誤動作が発
生したり、ＣＭＯＳ回路が接続され定常状態で貫通電流
が流れたりするような不具合はなく、また第２のＰチャ
ンネルトランジスタもしくは第２のＮチャンネルトラン
ジスタがオン状態になっても、第１のＮチャンネルトラ
ンジスタもしくは第１のＰチャンネルトランジスタで外
部負荷に電流が流れているため、急激な電流変化はなく
電源系やグラウンド系に発生するノイズが低減される。

【０００９】また、本発明は、出力電圧の電位を第１の
ゲート回路、第２のゲート回路を介して、第２のＮチャ
ンネルトランジスタ、第２のＰチャンネルトランジスタ
にフィードバックしながら外部負荷に流れる電流を制御
するものであるため、電源系やグラウンド系に発生する
ノイズを抑えたまま、外部負荷を、外部負荷の大きさに
応じた速度で駆動できる。

【００１０】

【実施例】以下、本発明の実施例について説明する。図
１は、本発明の出力バッファ回路の第１実施例の回路図
である。電源ＶｄｄとグラウンドＧＮＤとの間に、電源
Ｖｄｄ側から順にＮチャンネルトランジスタ１１とＰチ
ャンネルトランジスタ１２が互いに直列に配列されてお
り、それらＮチャンネルトランジスタ１１、Ｐチャンネ
ルトランジスタ１２の各ゲートが互いに接続されてい
る。それら各ゲートは、インバータ１８の出力、ナンド
ゲート１９（本発明にいう第１のゲート回路）、および
ノアゲート２０（本発明にいう第２のゲート回路）の各
入力に接続されている。また、インバータ１８の入力は
インバータ１７を経由して入力端子１５に接続されてい
る。 また電源ＶｄｄとグラウンドＧＮＤとの間に、電
源Ｖｄｄ側から順にＰチャンネルトランジスタ１３とＮ
チャンネルトランジスタ１４が互いに直列に配列されて
おり、それらＰチャンネルトランジスタ１３、Ｎチャン
ネルトランジスタ１４の各ゲートは、ナンドゲート１９
の出力、ノアゲート２０の出力にそれぞれ接続されてい
る。またＰチャンネルトランジスタ１３とＮチャンネル
トランジスタ１４の接続点は、Ｎチャンネルトランジス
タ１１とＰチャンネルトランジスタ１２の接続点、ナン
ドゲート１９とノアゲート２０の各入力、および出力端
子１６に接続されている。このように構成された出力バ
ッファ回路１０の出力端子１６に外部負荷（図示せず）
が接続される。

【００１１】図２は、図１に示す出力バッファ回路の各
部波形を示す図である。入力端子１５のノードＡが
‘Ｌ’レベルの状態においては、インバータ１７，１８
を経由してノードＢも‘Ｌ’レベルにあるため、Ｎチャ
ンネルトランジスタ１１、Ｐチャンネルトランジスタ１
２は、それぞれオフ状態、オン状態にある。またノード
Ｃは、ノードＢの‘Ｌ’レベルがナンドゲート１９で反
転され‘Ｈ’レベルにあるため、Ｐチャンネルトランジ
スタ１３はオフ状態にある。またＰチャンネルトランジ
スタ１２がオン状態にあるため、ノードＥは‘Ｌ’レベ
ルにあり、ノードＤはこのノードＥの‘Ｌ’レベルとノ
ードＢの‘Ｌ’レベルとがノアゲート２０に入力されて
いるため、‘Ｈ’レベルにあり、このためＮチャンネル
トランジスタ１４はオン状態にある。

【００１２】ここで、入力端子１５のノードＡが、図２
に示すように‘Ｌ’レベルから‘Ｈ’レベルに変化する
と、インバータ１７，１８を経由してノードＢも‘Ｈ’
レベルに変化する。すると、Ｎチャンネルトランジスタ
１１、Ｐチャンネルトランジスタ１２は、ノードＢが
‘Ｈ’レベルのため、それぞれオン状態、オフ状態に変
化する。

【００１３】一方、ノードＣの電位は、ノードＢが
‘Ｈ’レベルに変化してもノードＥの電位がまだ‘Ｌ’
レベルにあるため、ナンドゲート１９で反転され‘Ｈ’
レベルにあり、Ｐチャンネルトランジスタ１３はオフ状
態にある。またノードＤは、ノードＢの‘Ｈ’レベルが
ノアゲート２０で反転されるため、図２に示すように
‘Ｈ’レベルから‘Ｌ’レベルに変化し、これによりＮ
チャンネルトランジスタ１４はオン状態からオフ状態に
変化する。

【００１４】Ｎチャンネルトランジスタ１１がオン状態
になるため、電源Ｖｄｄ→Ｎチャンネルトランジスタ１
１→出力端子１６の経路を通って外部負荷に電流が流れ
る。ここでＮチャンネルトランジスタ１１は電源Ｖｄｄ
側に接続されているため、その電圧降下は大きく、従っ
て外部負荷にはその電圧降下分だけ抑えられた小さな電
流が流れ、ノードＥの電位は図２に示すようにゆるやか
に上昇し、このため急激な電流変化はなく電源Ｖｄｄの
変動は小さく、電源系に発生するノイズが低減される。

【００１５】ここでＮチャンネルトランジスタ１１がオ
ン状態になっているため、電源Ｖｄｄ→Ｎチャンネルト
ランジスタ１１→出力端子１６の経路を通って外部負荷
に電流が流れ続けており、これによりノードＥの電位が
‘Ｈ’レベル側に上昇する。Ｎチャンネルトランジスタ
１１がオンを開始した初期はノードＥの電位はナンドゲ
ート１９のしきい値（およそ電源電圧Ｖｄｄ−Ｎチャン
ネルトランジスタ１１の電圧降下分Ｖｔｈ_N ）よりも小
さいため、ノードＣは‘Ｈ’レベルにあり、Ｐチャンネ
ルトランジスタ１３はまだオフ状態にある。Ｎチャンネ
ルトランジスタ１１から外部負荷にさらに電流が流れ、
ノードＥの電位がさらに‘Ｈ’側に向かい、ノードＥの
電位がナンドゲート１９のしきい値を越えると、ナンド
ゲート１９の他方の入力にはノードＢの‘Ｈ’レベルが
入力されているため、ノードＣは‘Ｌ’レベルに変化す
る。するとＰチャンネルトランジスタ１３がオン状態に
なり、Ｎチャンネルトランジスタ１１の電流に加えＰチ
ャンネルトランジスタ１３の電流も外部負荷に流れる。
ここでＰチャンネルトランジスタ１３は、電源Ｖｄｄ側
に接続されているため、Ｐチャンネルトランジスタ１３
の電圧降下は小さく、従って外部負荷には電源Ｖｄｄと
等しい電圧が印加されこの電圧で外部負荷に電流が流れ
ることになるが、Ｎチャンネルトランジスタ１１で外部
負荷に既に電流が流されておりノードＥの電位はナンド
ゲート１９のしきい値まで上昇しているため急激な電流
変化はなく電源Ｖｄｄの変動は小さく電源系に発生する
ノイズが低減される。

【００１６】一方、入力端子１５のノードＡが‘Ｈ’レ
ベルから‘Ｌ’レベルに変化する場合には、ノードＢは
インバータ１７、１８を経由して‘Ｌ’レベルに変化す
る。するとＮチャンネルトランジスタ１１、Ｐチャンネ
ルトランジスタ１２は、ノードＢが‘Ｌ’レベルのた
め、それぞれオフ状態、オン状態に変化する。またノー
ドＢが‘Ｌ’レベルのため、ノードＣはナンドゲート１
９を経由して‘Ｈ’レベルに変化し、これによりＰチャ
ンネルトランジスタ１３がオフ状態になる。

【００１７】Ｐチャンネルトランジスタ１２がオン状態
になるため、外部負荷からＰチャンネルトランジスタ１
２に電流が流れる。ここでＰチャンネルトランジスタ１
２はグラウンドＧＮＤ側に接続されているため、その電
圧降下は大きく、従ってＰチャンネルトランジスタ１２
にはその電圧降下分だけ抑えられた小さな電流が流れ、
ノードＥの電位は図２に示すようにゆるやかに下降し、
このため急激な電流変化はなくグラウンドＧＮＤの変動
は小さくグラウンド系に発生するノイズが低減される。

【００１８】Ｐチャンネルトランジスタ１２がオンを開
始した初期はノードＥの電位はノアゲート２０のしきい
値（およそＰチャンネルトランジスタ１２の電圧降下分
Ｖｔｈ_P ）であり、この値はＰチャンネルトランジスタ
１３とＮチャンネルトランジスタ１４とが同時にオン状
態になり貫通電流が流れないように、ナンドゲート１９
のしきい値よりも低いしきい値に調整されている）より
も大きいため、ノードＤはまだ‘Ｌ’レベルにあり、Ｎ
チャンネルトランジスタ１４はオフ状態にある。Ｐチャ
ンネルトランジスタ１２に外部負荷からさらに電流が流
れ、ノードＥの電位がさらに‘Ｌ’側に向かい、ノード
Ｅの電位がノアゲート２０のしきい値より小さくなる
と、ノアゲート２０の他方の入力にはノードＢの‘Ｌ’
レベルが入力されているため、ノードＤは‘Ｈ’レベル
に変化する。するとＮチャンネルトランジスタ１４がオ
ン状態になり、Ｐチャンネルトランジスタ１２に流れて
いる電流に加えＮチャンネルトランジスタ１４にも電流
も流れる。ここでＮチャンネルトランジスタ１４は、グ
ラウンドＧＮＤ側に接続されているため、Ｎチャンネル
トランジスタ１４の電圧降下は小さく、従ってＮチャン
ネルトランジスタ１４にはグラウンドＧＮＤと等しい電
位になるまで電流が流れることになるが、Ｐチャンネル
トランジスタ１２に既に電流が流れておりノードＥの電
位がおよそノアゲート２０のしきい値まで下降している
ため急激な電流変化はなくグラウンドＧＮＤの変動は小
さく、従ってグラウンド系に発生するノイズが低減され
る。

【００１９】ここで、Ｎチャンネルトランジスタ１１、
Ｐチャンネルトランジスタ１３から外部負荷に流れる電
流、およびＰチャンネルトランジスタ１２、Ｎチャンネ
ルトランジスタ１４に外部負荷から流れる電流は、ノー
ドＥの電位に応じてナンドゲート１９、ノアゲート２０
を介して制御されるため、外部負荷を、外部負荷の大き
さに応じた速度で駆動できる。

【００２０】図３は、本発明の出力バッファ回路の第２
実施例の回路図である。図３に示す出力バッファ回路３
０は、図１に示す出力バッファ回路１０と比べ、図１に
示すインバータ１７，１８が削除され、またナンドゲー
ト１９、ノアゲート２０に代えて、それらナンドゲート
１９、ノアゲート２０のしきい値と同等のしきい値を有
するインバータ３１，３２が配置されている点が異なっ
ている。このように回路を簡素化し、本発明にいう第
１、第２のゲート回路としてインバータ３１，３２を使
用しても図１に示す第１実施例と同様の効果を得ること
ができる。

【００２１】図４は、本発明の出力バッファ回路の第３
実施例の回路図である。尚、図１に示す出力バッファ回
路１０の構成要素と同じ要素には同一の番号を付す。図
４に示す第３実施例にも、本発明の出力バッファ回路の
構成要件全てが含まれており、さらに回路が付加されて
いる。

【００２２】電源ＶｄｄとグラウンドＧＮＤとの間に、
Ｎチャンネルトランジスタ４１とＰチャンネルトランジ
スタ４２のペア、Ｎチャンネルトランジスタ４３とＰチ
ャンネルトランジスタ４４のペア、Ｎチャンネルトラン
ジスタ１１とＰチャンネルトランジスタ１２のペア、お
よびＰチャンネルトランジスタ１３とＮチャンネルトラ
ンジスタ１４のペアが、それぞれ配列されている。また
Ｎチャンネルトランジスタ４１、Ｐチャンネルトランジ
スタ４２の各ゲートが互いに接続されているとともにバ
ッファ４７の出力、ナンドゲート１９の入力、ノアゲー
ト２０の入力に接続されている。バッファ４７の入力は
入力端子１５に接続されている。Ｎチャンネルトランジ
スタ４１とＰチャンネルトランジスタ４２の接続点はＮ
チャンネルトランジスタ４３、Ｐチャンネルトランジス
タ４４の各ゲートに接続されている。それらＮチャンネ
ルトランジスタ４３とＰチャンネルトランジスタ４４の
接続点は、バッファ４５，４６の各入力、Ｎチャンネル
トランジスタ１１とＰチャンネルトランジスタ１２の接
続点、ナンドゲート１９とノアゲート２０の各入力、Ｐ
チャンネルトランジスタ１３とＮチャンネルトランジス
タ１４の接続点、および出力端子１６に接続されてい
る。バッファ４５，４６の各出力は、Ｎチャンネルトラ
ンジスタ１１、Ｐチャンネルトランジスタ１２の各ゲー
トに接続されている。またナンドゲート１９、ノアゲー
ト２０の各出力は、Ｐチャンネルトランジスタ１３、Ｎ
チャンネルトランジスタ１４の各ゲートに接続されてい
る。ここで、バッファ４５のしきい値は、およそ電源電
圧Ｖｄｄ−２Ｖｔｈ_N(２Ｖｔｈ_Nは、Ｎチャンネルトラ
ンジスタ４３の電圧降下分の２倍の電圧値）に調整され
ており、またバッファ４６のしきい値は、バッファ４５
のしきい値よりも低い値である、およそ２Ｖｔｈ_P(２Ｖ
ｔｈ_P は、Ｐチャンネルトランジスタ４４の電圧降下分
の２倍の電圧値）に調整されている。

【００２３】ここで、入力端子１５のノードＡが、
‘Ｌ’レベルから‘Ｈ’レベルに変化すると、Ｎチャン
ネルトランジスタ４１、Ｐチャンネルトランジスタ４２
が、それぞれオン状態、オフ状態に変化する。Ｎチャン
ネルトランジスタ４１がオン状態になるため、Ｎチャン
ネルトランジスタ４３，Ｐチャンネルトランジスタ４４
が、それぞれオン状態、オフ状態に変化するが、Ｎチャ
ンネルトランジスタ４１は電源Ｖｄｄ側に接続されてい
るためその電圧降下は大きく、従ってＮチャンネルトラ
ンジスタ４３はその電圧降下分だけ低い電位でオン状態
に変化し、またＮチャンネルトランジスタ４３も電源Ｖ
ｄｄ側に接続されているためその電圧降下は大きく、従
って外部負荷にはその電圧降下分だけ抑えられた小さな
電流が流れ、ノードＥの電位はゆるやかに‘Ｈ’レベル
側に上昇する。Ｎチャンネルトランジスタ４１，４３が
オンを開始した初期はノードＥの電位はバッファ４５の
しきい値よりも小さいため、Ｎチャンネルトランジスタ
１１はまだオフ状態にある。Ｎチャンネルトランジスタ
４３から外部負荷にさらに電流が流れ、ノードＥの電位
がさらに‘Ｈ’側に向かい、ノードＥの電位がバッファ
４５のしきい値を越えると、Ｎチャンネルトランジスタ
１１がオン状態になり、Ｎチャンネルトランジスタ４３
の電流に加えＮチャンネルトランジスタ１１の電流も外
部負荷に流れる。ここでＮチャンネルトランジスタ１１
は、電源Ｖｄｄ側に接続されているため、Ｎチャンネル
トランジスタ１１の電圧降下は大きく、従って外部負荷
にはその電圧降下分だけ抑えられた小さな電流が流れ、
ノードＥの電位はやはりゆるやかに‘Ｈ’レベル側に上
昇する。Ｎチャンネルトランジスタ１１がオンを開始し
た初期はノードＥの電位はナンドゲート１９のしきい値
よりも小さいため、Ｐチャンネルトランジスタ１３はま
だオフ状態にある。Ｎチャンネルトランジスタ１１，４
３双方から外部負荷にさらに電流が流れ、ノードＥの電
位がさらに‘Ｈ’側に向かい、ノードＥの電位がナンド
ゲート１９のしきい値を越えると、Ｐチャンネルトラン
ジスタ１３がオン状態になり、Ｎチャンネルトランジス
タ１１，４３の電流に加えＰチャンネルトランジスタ１
３の電流も外部負荷に流れる。このように、ノードＥの
電位は、Ｎチャンネルトランジスタ４３の電流によりバ
ッファ４５のしきい値まで上昇するとＮチャンネルトラ
ンジスタ１１の電流が加わり、さらにナンドゲート１９
のしきい値まで上昇するとＰチャンネルトランジスタ１
３の電流も加わり３段階に亘り上昇するものであるた
め、電源Ｖｄｄの変動は一層小さくなり電源系に発生す
るノイズがより低減される。

【００２４】一方、入力端子１５のノードＡが‘Ｈ’レ
ベルから‘Ｌ’レベルに変化する場合には、バッファ４
６のしきい値が、およそＰチャンネルトランジスタ４４
の電圧降下分の２倍の電圧値２Ｖｔｈ_P に調整されてい
るため、Ｐチャンネルトランジスタ４４、Ｐチャンネル
トランジスタ１２、Ｎチャンネルトランジスタ１４の順
にオン状態になり、従って今度はグラウンドＧＮＤの変
動が一層小さくなりグラウンド系に発生するノイズがよ
り低減される。

【００２５】さらに、ノードＥの電位の電位に応じてバ
ッファ４５とナンドゲート１９、およびバッファ４６と
ノアゲート２０を介して、外部負荷に流れる電流を制御
するものであるため、外部負荷を、外部負荷の大きさに
応じた速度で駆動できる。

【００２６】

【発明の効果】以上説明したように、本発明の出力バッ
ファ回路によれば、電源系及びグラウンド系に発生する
ノイズが低減され回路の誤動作が防止される。また出力
電圧の遷移に応じて外部負荷の電流を制御するものであ
るため、電源系およびグラウンド系に発生するノイズを
抑えたまま、外部負荷を、外部負荷の大きさに応じた速
度で駆動できる。

【図面の簡単な説明】

【図１】本発明の出力バッファ回路の第１実施例の回路
図である。

【図２】図１に示す出力バッファ回路の各部波形を示す
図である。

【図３】本発明の出力バッファ回路の第２実施例の回路
図である。

【図４】本発明の出力バッファ回路の第３実施例の回路
図である。

【符号の説明】

１０，３０，４０ 出力バッファ回路 １１，１４，４１，４３ Ｎチャネルトランジスタ １２，１３，４２，４４ Ｐチャネルトランジスタ １５ 入力端子 １６ 出力端子 １７，１８，３１，３２ インバータ ４５，４６，４７ バッファ １９ ナンドゲート ２０ ノアゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電源とグラウンドとの間に互いに直列に
   配列され、ゲートが互いに接続された、電源側から順に
   第１のＮチャンネルトランジスタおよび第１のＰチャン
   ネルトランジスタと、 電源とグラウンドとの間に互いに直列に配列されるとと
   もに互いの接続点が前記第１のＮチャンネルトランジス
   タと前記第１のＰチャンネルトランジスタとの接続点に
   接続されてなる、電源側から順に第２のＰチャンネルト
   ランジスタおよび第２のＮチャンネルトランジスタと、 前記接続点の電位を反転して前記第２のＰチャンネルト
   ランジスタに印加する第１のゲート回路と、 前記接続点の電位を反転して前記第２のＮチャンネルト
   ランジスタに印加する第２のゲート回路とを備えたこと
   を特徴とする出力バッファ回路。