JPH08251829A - バッテリ充電制御のための回路および方法 - Google Patents

Abstract

(57)【要約】 【課題】 全てのセルの間で等しい充電状態を維持しバ
ッテリパックの寿命を延長するセルの平衡機能を備えた
バッテリ充電制御回路を実現する。 【解決手段】 バッテリ充電制御回路１０は測定回路５
１を使用してバッテリパック１２，１４，１６，１８の
セルの充電状態を検知する。１つの過小電圧セルを検出
すると、充電制御回路はスリープモードに入る。バッテ
リパックが充電器に置かれたとき、スリープモードにあ
れば、覚醒される。いずれかのセルが過電圧と測定され
れば、他のセルに対してもチェックされる。全てのセル
が過電圧であれば、該バッテリはバランスしている。１
個以上のセルが過電圧でなければ、制御回路３２は放電
トランジスタ２１２，２１４，２１６，２１８を作動さ
せ、過電圧限界より低いヒステリシス電圧内のセルを放
電する。セルの充電のバランス化はセルが互いのプログ
ラム可能なヒステリシス電圧内に入るまで続く。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般的にはバッテリ
セルの監視および充電に関しかつ、より特定的には、バ
ッテリセルの充電のバランス化に関する。

【０００２】

【従来の技術】バッテリはデジタルページャ、セルラ電
話、ノートブック型コンピュータ、および一般に、携帯
用コンシューマ電子製品、を含む広範囲の用途において
使用されている。携帯用電子製品に使用されるバッテリ
はリチウムイオン、リチウムポリマ、ニッケルカドミウ
ム、またはニッケル金属水素化物の組成を含む。前記用
途の多くは１２．０ボルトまたはそれ以上の電位を必要
とするから、複数のバッテリセルがしばしばバッテリパ
ックにおいて直列に接続され必要な動作電位を提供す
る。いったんバッテリが貯蔵寿命によりまたは用途にお
ける通常の使用の間に放電されれば、該バッテリパック
を再充電する必要が生じる。セルの過充電（ｏｖｅｒｃ
ｈａｒｇｉｎｇ）および過少充電（ｕｎｄｅｒｃｈａｒ
ｇｉｎｇ）の問題はバッテリパックが再充電処理に付さ
れる場合に生じる。セルの過充電はリチウムをベースと
した化学薬品において危険なかつ破滅的な障害を引き起
こす可能性があり、一方過放電された（ｏｖｅｒ−ｄｉ
ｓｃｈａｒｇｅｄ）セルはすべてのバッテリの化学薬品
についてセルの寿命を低減する結果となる。

【０００３】

【発明が解決しようとする課題】従来技術においては、
バッテリパック内のすべてのバッテリセルを同時に絶え
ず監視してそれらの状態を監視しかつ、同様に、バッテ
リパック内のすべてのセルを直列形式で充電する、バッ
テリ監視および充電機構が開発されている。もしバッテ
リパック内のセルが均等に整合していなければ数多くの
充電サイクルの期間にわたり電圧差が生じ得る。従っ
て、充電処理が行われる場合、１つのセルが他のセルに
関してよりひどい過充電を生じ過充電されたセルにおい
て安全性の問題を生じる。

【０００４】従って、バッテリパックに対して不当な負
担を与えることなくバランスした様式でバッテリパック
の個々のセルを監視しかつ充電する必要性が存在する。

【０００５】

【課題を解決するための手段】本発明によれば、第１の
バッテリセルに結合されたバッテリ充電制御回路におい
て、前記第１のバッテリセルから第１のバッテリ電圧を
受けかつ前記第１のバッテリセルにおける過電圧状態の
検知に応じてステータス信号を提供するよう結合された
測定回路（５１）、前記ステータス信号に応答して前記
ステータス信号から第１のバッテリ制御信号をデコード
する制御回路（３２）、そして前記第１のバッテリセル
の間に結合されかつ前記第１のバッテリ制御信号に応答
して前記第１のバッテリセルを放電する放電回路（２１
２，２１４）、が設けられる。

【０００６】また、本発明では、バッテリセルを放電す
る方法が提供され、該方法は前記バッテリセルから第１
のバッテリ電圧を測定しかつ前記バッテリセルが過電圧
状態にあればステータス信号を提供する段階、第１のバ
ッテリ制御信号を提供するために前記ステータス信号を
デコードする段階、そして前記第１のバッテリ制御信号
に応答して前記バッテリセルを放電する段階、を具備す
ることを特徴とする。

【０００７】さらに、本発明では、バッテリセルに結合
され該バッテリセルに供給される過電流を検知するバッ
テリ充電制御回路において、第１の電源導体に結合され
た第１の端子を有しかつ前記バッテリセルに結合された
第２の端子を有する電流検知抵抗（１１）、前記バッテ
リセルに供給される過電流を検出するために前記第１お
よび第２の端子の間に結合された入力を有しかつドライ
ブ信号を提供するための出力を有する過電流検出回路
（３５）、そして前記ドライブ信号を受けるよう結合さ
れたゲート、基準電位で動作する第３の端子において前
記バッテリに結合されたソース、および出力端子に結合
され前記ドライブ信号に応答してサーミスタの模擬動作
を提供するドレインを有するトランジスタ（４１）、が
設けられる。

【０００８】さらに、本発明によれば、バッテリ充電制
御回路においてサーミスタを模擬する方法が提供され、
該方法は、バッテリセルにおける過電流を検知する段
階、前記検知された過電流を検出する段階、そして前記
過電流の前記検出に応答してサーミスタ模擬装置を作動
させる段階、を具備することを特徴とする。

【０００９】さらに、本発明では、バッテリセルに結合
され、バッテリ充電器へのバッテリセルの接続を検知す
るためのバッテリ充電制御回路において、第１および第
２の端子において前記バッテリセルから第１のバッテリ
電圧を受けるよう結合されかつ前記バッテリセルにおけ
る過小電圧状態の検知に応じて第１のステータス信号を
提供する出力を有する測定回路（５１）、前記測定回路
の出力に結合された入力を有しかつ出力を有する第１の
論理回路（６０）、前記第１のステータス信号を受ける
よう結合された第１の入力、第２の入力、および前記第
１のステータス信号に応答する出力を有する第２の論理
回路（６２）、前記第１の論理回路の出力に結合された
ゲート、第３の端子において前記バッテリ充電器に結合
されたソース、およびドレインを有する第１のトランジ
スタ（２６）、前記第２の論理回路の出力に結合された
ゲート、前記第１のトランジスタの前記ドレインに結合
されたドレイン、および前記第２の端子に結合されたソ
ースを有する第２のトランジスタ（２４）、そして第１
の電圧を検出するために前記第１のトランジスタの前記
ソースに結合された第１の入力、前記第１の論理回路の
前記出力に結合された第２の入力、前記第２の端子にお
ける電圧を検出するよう結合された第３の入力、および
前記第２の論理回路の前記入力に結合されかつ前記第１
の電圧および前記第２の端子における前記電圧の差に応
じて作動信号を提供する出力を有する検出回路（２４
０）、が設けられる。

【００１０】

【発明の実施の形態】図１を参照すると、伝統的な集積
回路プロセスを使用したモノリシック集積回路（ＩＣ）
として製造するのに適したバッテリ充電制御回路１０が
示されている。バッテリセル１２，１４，１６および１
８は電源導体２０（ＰＡＣＫ＋）およびノード２２の電
源導体の間に直列に接続されている。バッテリセル１
２，１４，１６および１８は好ましくはリチウムイオン
またはポリマ形式の再充電可能なバッテリであり、フル
充電の状態ではリチウムイオンセルは４．２ボルトで動
作しかつポリマセルは３．０ボルトで動作する。制御回
路３２へのＰＲＯＧ１およびＰＲＯＧ２入力はバッテリ
充電制御回路１０に与えられるバッテリセルの合計数を
表す２進プログラミングコードを提供する。以下の表１
には４個までのバッテリセルのための２進プログラミン
グコードのリストが示されている。もしバッテリパック
に４個より少ないバッテリセルが存在すれば、該セルは
短絡回路によって置き換えられる。例えば、もし３つの
セルがプログラムされれば、バッテリセル１２は短絡回
路によって置き換えられる。４個より多くのセルを有す
るバッテリシステムに適応させるため付加的なＰＲＯＧ
入力が導入される。

【００１１】

【表１】

【００１２】電流検知抵抗１１および電流検知抵抗１５
が電源導体２０およびバッテリセル１２の間に直列的に
接続されている。ノード２２は放電トランジスタ２４の
ソースに結合されている。トランジスタ２４のドレイン
は充電トランジスタ２６のドレインに結合されている。
トランジスタ２６のソースは電源導体３０（ＰＡＣＫ
−）に接続されている。ダイオード２５はトランジスタ
２４のソースに接続されたアノードおよびトランジスタ
２４のドレインに接続されたカソードを有する。ダイオ
ード２５はトランジスタ２４の構造に固有のものであ
る。ダイオード２７はトランジスタ２６のソースに接続
されたアノードおよびトランジスタ２６のドレインに接
続されたカソードを有する。ダイオード２７はトランジ
スタ２４の構造に固有のものである。電源導体２０およ
び３０はバッテリセル１２〜１８によって形成されるバ
ッテリパックの正および負の端子を表す。トランジスタ
２４は過小電圧論理（ｕｎｄｅｒ−ｖｏｌｔａｇｅ ｌ
ｏｇｉｃ：ＵＶ論理）回路６２からノード４５において
放電（ＤＩＳＣＨ）信号を受ける。トランジスタ２６の
ゲートは充電（ＣＨＧ）信号を受けるために、ノード４
４において、過電圧（ＯＶ）論理回路６０の出力に接続
されている。ＯＶ論理回路６０の入力は過電流またはオ
ーバカレント（ｏｖｅｒ−ｃｕｒｒｅｎｔ）論理（ＯＩ
論理）回路３７の出力から充電セット（ＳＥＴ ＣＨＡ
ＲＧＥ：ＳＥＴ ＣＨＧ）信号を受けるよう結合されて
いる。トランジスタ４１はノード２２に接続されたドレ
イン、過電流論理回路３７の出力に接続されたゲート、
およびバッテリ充電器内に配置された外部抵抗に接続す
るための端子４３に接続されたソースを有する。トラン
ジスタ４１はまたバイポーラトランジスタとすることも
できる。ＯＩ論理回路３７は過電流検出回路（ＯＩ検
出）３５の出力からの信号、制御回路３２からの低速ク
ロック（ＳＬＯＷ ＣＬＯＣＫ）信号、およびＯＶ論理
回路６０からのＯＶ信号を受ける。

【００１３】ＯＩ論理回路６０のトランジスタ４１はサ
ーミスタの作用をシミュレートする。ニッケル技術をベ
ースとしたバッテリ充電器はサーミスタ接続のために使
用される端子を有する。本発明の利点として、リチウム
技術のバッテリパックがニッケル技術のバッテリ充電器
に接続されたとき、トランジスタ４１が作動され、バッ
テリ充電器をトリクル電流充電モードで動作させる。サ
ーミスタ模擬装置は通常バッテリパックに印加される大
きな値のニッケル技術充電電流をディスエーブルする。
リチウム技術バッテリパックは従って危険な過充電から
保護される。

【００１４】ＯＩ検出回路３５の入力は検知抵抗１１の
間に結合される。ＯＩ検出回路３５は遅延回路６１を介
してＵＶ論理６２のセット（ＳＥＴ）入力に結合された
第２の出力を有する。過放電電流がＯＩ検出回路３５に
よって検出され、バッテリパック端子の短絡回路を表し
ている場合、ＵＶ論理６２のセット入力が作動されてセ
ルを電流経路から切り離す。遅延回路６１は所望の遅延
を提供するために直列に結合された２つのフリップフロ
ップ（図示せず）を含む。遅延回路６１はまた直列に結
合されたひと続きのゲートから形成できる。遅延回路６
１はバッテリパックを容量負荷に接続するのを補償する
ためＩＯ検出３５の出力信号に対し２０．０ミリセカン
ドの遅延を提供する。

【００１５】トランジスタ２４および２６のゲートにお
ける、前記放電（ＤＩＳＣＨ）および充電（ＣＨＧ）信
号は、それぞれ、電源導体２０および３０の間の導電経
路をイネーブルしかつディスエーブルする。もし後に説
明するバッテリ充電制御回路がいずれかの個別のバッテ
リセルに過電圧状態または過小電圧状態が存在すること
を判定すれば、トランジスタ２４および／またはトラン
ジスタ２６は電源導体２０および３０の間の導電経路を
ディスエーブルする。トランジスタ２４および２６は外
部部品として設けることもでき、あるいはバッテリ充電
制御回路１０を含むＩＣ内に集積することもできる。

【００１６】セル測定回路５１はマルチプレクサ３４お
よび４２、抵抗４６，４８および５０、スイッチング回
路５６および比較器５２を含む。アナログマルチプレク
サ３４は電源導体２０に結合された第１のデータ入力Ｄ
１およびバッテリセル１２および１４の間の相互接続部
におけるノード３６に結合された第２のデータ入力Ｄ２
を有する。マルチプレクサ３４はさらにバッテリセル１
４および１６の間の相互接続部におけるノード３８に接
続された第３のデータ入力Ｄ３およびバッテリセル１６
および１８の相互接続部におけるノード４０に接続され
た第４のデータ入力Ｄ４を有する。アナログマルチプレ
クサ４２は、それぞれ、ノード３６，３８，４０および
２２に接続された４つのデータ入力Ｄ１〜Ｄ４を有す
る。

【００１７】マルチプレクサ３４および４２は制御回路
３２の出力から、それぞれ、セレクト１（ＳＥＬＥＣＴ
１），セレクト０（ＳＥＬＥＣＴ０）およびイネーブル
（ＥＮＡＢＬＥ：ＥＮ）の制御信号を受ける。マルチプ
レクサ３４の出力は直列接続された抵抗４６，４８およ
び５０の一方の側に接続されている。マルチプレクサ４
２の出力は同じ直列接続された抵抗４６，４８および５
０の反対側に接続されている。比較回路５２はスイッチ
５６によってノード５４における抵抗４６および４８の
相互接続部にあるいはノード５８における抵抗４８およ
び５０の相互接続部に接続される非反転入力端子を有す
る。制御回路３２はスイッチ（ＳＷＩＴＣＨ）制御信号
により前記スイッチ５６を制御する。比較器５２の反転
入力端子は１．２５ボルトで動作する基準電位Ｖ_ＲＥＦ
を受ける。比較器５２のステータス（ＳＴＡＴＵＳ）信
号出力は過電圧論理６０、過小電圧論理６２の入力、お
よび制御回路３２に結合されている。過小電圧論理６２
の出力はまた制御回路３２の入力に結合されたクロック
回路６４からのシステムクロック信号出力（ＳＹＳＣＬ
Ｋ）をイネーブルするためのクロック回路６４への入力
を提供する。過電圧論理６０および過小電圧論理６２は
制御回路３２から、それぞれ、信号ＯＶ＿ＣＬＯＣＫお
よびＵＶ＿ＣＬＯＣＫを受ける。制御回路３２はまた比
較器５２の非反転入力とスイッチ５６との間に結合され
るヒステリシス電流（ＩＨＹＳＴ）を提供する。

【００１８】放電トランジスタ２１２および２１４は、
それぞれ、バッテリセル１２および１４の間に結合され
ている。トランジスタ２１２のドレインはさらに抵抗２
２０を通してノード３６に結合され、かつトランジスタ
２１４のドレインはさらに抵抗２２２を通してノード３
８に結合されている。放電トランジスタ２１６および２
１８は、それぞれ、バッテリセル１６および１８の間に
接続されている。トランジスタ２１６のドレインは抵抗
２２４を介してノード３８に接続され、かつトランジス
タ２１８のドレインは抵抗２２６を介してノード４０に
接続されている。トランジスタ２１２，２１４，２１６
および２１８のゲートは制御回路３２から、それぞれ、
バッテリ制御信号ＢＡＴ１，ＢＡＴ２，ＢＡＴ３および
ＢＡＴ４を受ける。

【００１９】パック検知回路２４０は電源導体３０に接
続された第１の入力、ノード４４に接続された第２の入
力、過小電圧論理６２のリセット端子に接続された充電
検出（ＣＨＧ ＤＥＴ）信号を提供する第１の出力、お
よび過電流論理回路３７の入力にパックストレッチ（Ｐ
ＡＣＫ ＳＴＲＥＴＣＨ：ＰＡＣＫ ＳＴＲ）信号を提
供するための第２の出力を有する。

【００２０】バッテリ充電制御回路１０の動作は次のよ
うに行われる。バッテリパックがバッテリセルの自己放
電またはシステムにおける使用により放電されたものと
なった場合には、バッテリセル１２，１４，１６および
１８を再充電する必要がある。外部電源、例えば、バッ
テリ充電器、が電源導体２０および３０に接続されかつ
再充電電流がバッテリセル１２，１４，１６および１８
に注入される。特徴として、バッテリ充電器に挿入され
たバッテリパックはまちまちの充電状態を示す個々のバ
ッテリセルを含み、すなわち、１つのバッテリセルは受
入れ可能な充電状態であり、他のバッテリセルは過充電
状態であり、一方他のバッテリセルは過小充電状態であ
り、あるいはこれらの任意の組合わせとなる。本発明の
利点として、バッテリ充電制御回路１０はセルパックの
バッテリセル内の充電をバランスさせてバッテリパック
の寿命および安全性を増大する。

【００２１】バッテリ充電制御回路１０は各バッテリセ
ルにかかる電圧を順次サンプルしかつバッテリセルが充
電の間にアンバランスな状態に到達したことを識別す
る。バッテリセルはもし第１のバッテリセルがバッテリ
パック内の他のセルのヒステリシス電圧ＶＨＹＳＴ内に
あれば他のバッテリセルとバランスしている。バッテリ
充電制御回路１０はバランス化の基準として比較器５２
および抵抗４６，４８および５０によってセットされる
過電圧限界を使用する。もし、バッテリパックを充電す
る場合に、１つまたはそれ以上のバッテリセルが比較器
５２によって過電圧でサンプルされれば、その測定結果
は制御回路３２に転送される。もしバッテリパック内の
すべてのバッテリセル１２，１４，１６および１８が過
電圧であると測定されれば、そのバッテリパックはバラ
ンスしているものと考えられる。もしすべてのものより
少ないセルが同時に過電圧であれば、その過電圧のセル
はバッテリ充電制御回路１０によって放電されてその過
電圧のセルを該バッテリセルの残りとバランスさせる。

【００２２】マルチプレクサ３４および４２を制御する
制御信号セレクト０およびセレクト１は各マルチプレク
サのデータ入力Ｄ１，Ｄ２，Ｄ３およびＤ４の間で選択
するよう循環しバッテリセル１２，１４，１６および１
８を順次サンプルさせる。１つの状態で、制御信号セレ
クト０およびセレクト１はマルチプレクサ３４のＤ１入
力を選択し電源導体２０の電圧を抵抗４６の上側に通過
させる。同時に、制御信号セレクト０およびセレクト１
はマルチプレクサ４２のＤ１入力をイネーブルしてノー
ド３６における電圧を抵抗５０の底部側に通過させる。
従って、バッテリセル１２にかかる電圧は直列抵抗４
６，４８および５０の間に現れる。バッテリセル１２の
ステータスチェックの間に、制御回路３２はさらにスイ
ッチ５６を制御してノード５８を比較器５２の非反転入
力に接続し過電圧障害につきチェックを行う。ノード５
８の電圧は抵抗４６，４８および５０の和によって除算
された抵抗５０の値の抵抗分割比である。抵抗４６の値
は１０２．２５キロオームに選択され、かつ抵抗４８は
３０．５５キロオームにセットされ、一方抵抗５０は５
５．０キロオームにセットされる。これらの抵抗に対し
て選択された値は種々のバッテリセル技術に対して調整
できる。抵抗４６，４８および５０はまた集積回路の外
部に配置されるよう選択できる。もしノード５８の電圧
が前記基準電圧Ｖ_ＲＥＦを超えれば、比較器５２の出力
はハイになって過電圧障害を指示する。もしノード５８
の電圧が基準電圧Ｖ_ＲＥＦより小さければ、比較器の出
力はローに留まりバッテリセル１２は過充電されない。

【００２３】前記過電圧（Ｖ_ＯＶ）電圧限界は次の数式
２に示されるように決定される。

【数２】Ｖ_ＯＶ＝Ｖ_ＲＥＦ×｛Ｒ５０／（Ｒ５０＋Ｒ４
８＋Ｒ４６）｝

【００２４】スイッチ５６が依然として過電圧をチェッ
クするようセットされていることにより、制御信号セレ
クト０およびセレクト１はマルチプレクサ３４および４
２のＤ２入力を選択しノード３６の電圧を抵抗４６の頭
部側にかつノード３８の電圧を抵抗５０の底部側に通過
させる。比較器５２は上に述べたようにバッテリセル１
４の過電圧チェックを行う。この処理はマルチプレクサ
３４および４２のＤ３入力の選択へと反復されノード３
８の電圧を抵抗４６の頭部側にかつノード４０の電圧を
抵抗５０の底部側に通過させる。比較器５２はバッテリ
セル１６の過電圧チェックを行う。制御信号セレクト０
およびセレクト１は最後にマルチプレクサ３４および４
２のＤ４入力を選択してノード４０における電圧を抵抗
４６の頭部側にかつノード２２の電圧を抵抗５０の底部
側に通過させる。比較器５２はバッテリセル１８の過電
圧チェックを行う。もし４つより少ないセルがＰＲＯＧ
１およびＰＲＯＧ２入力によってプログラムされれば、
非選択の、短絡されたセルはマルチプレクサ３４および
４２によってサンプルされない。

【００２５】バッテリ充電制御回路１０は１つのバッテ
リセルの過電圧、すなわち過充電、状態を検出したと
き、それはそのバッテリセルに対しそれを他のバッテリ
セルの状態と比較した直後に放電機能を開始する。この
放電機能は次のように動作する。もしバッテリパックが
両立性ある（ｃｏｍｐａｔｉｂｌｅ）充電器に置かれ、
かつもし１つのバッテリセルが過電圧状態にあることが
判定されれば、充電トランジスタ２６は「オフ」となり
かつ放電トランジスタ２４は「オン」となる。クロック
６４は動作し続けかつバッテリバランス化モードがイネ
ーブルされる。もしバッテリセル１２が過電圧状態にあ
り、一方バッテリセル１４，１６および１８が過電圧状
態になければ、制御回路３２のステータス入力はそれを
他のバッテリセルの状態と比較した直後にＢＡＴ４制御
回路出力を作動させる。（ａｃｔｉｖａｔｅｓ）。ＢＡ
Ｔ４信号はトランジスタ２１２、すなわち、放電回路、
を「オン」にし、バッテリセル１２を抵抗２２０と直列
のトランジスタ２１２の「オン」電圧の組合わせによっ
て制限される速度で放電させる。

【００２６】バッテリセル１２はバッテリ電圧が所定の
レベルに放電されるまで測定され続ける。該所定のレベ
ルは、第２のサンプリングサイクルで開始する、ヒステ
リシス電流ＩＨＹＳＴを抵抗４６，４８および５０を備
えた抵抗ネットワークに通すことによって確立される。
ＩＨＹＳＴを抵抗４６，４８および５０の間に挿入する
ことによって発生される電圧ＶＨＹＳＴは人工的にノー
ド５４における電圧を上昇させる。第２のサンプリング
サイクルの間に、比較器５２の非反転入力に現れる電圧
はバッテリセルにかかる実際の電圧に抵抗４６，４８お
よび５０の並列組合わせを通してＩＨＹＳＴを流すこと
によって生成される電圧を加えたものに等しい。従っ
て、バッテリはその電圧が、比較器５２の非反転入力に
おいてセットされる、過電圧限界からＩＨＹＳＴによっ
て生成される電圧降下を減算した値に到達するまで引き
続くサイクルにおいて放電し続ける。図１に示される、
ＩＨＹＳＴは１．４０マイクロアンペアである。ＶＨＹ
ＳＴは抵抗４６，４８および５０に応じて所望の過電圧
しきい値ヒステリシスを与えるために調整できる。

【００２７】ＶＨＹＳＴは次の数式３に示されるように
決定される。

【数３】ＶＨＹＳＴ＝ＩＨＹＳＴ×［Ｒ５０‖（Ｒ４８
＋Ｒ４６）］

【００２８】Ｖ_ＯＶより低い電位を有するバッテリセル
はすべての過電圧のバッテリセルがＶ_ＯＶマイナスＶＨ
ＹＳＴの電圧に放電された後にのみ充電できるようにな
る。いったんおのおののバッテリセルが過電圧に対し直
列的にサンプルされると、制御信号セレクト０およびセ
レクト１はマルチプレクサ３４および４２のＤ１入力を
選択するよう循環し戻る。スイッチ５６は過小電圧（ｕ
ｎｄｅｒ−ｖｏｌｔａｇｅ）障害をチェックするため比
較器５２の非反転入力にノード５４を接続するよう切り
替わる。ノード５４の電圧はバッテリセル１２の電圧
を、抵抗４８と抵抗５０を加えたものを抵抗４６，４８
および５０によって除算した抵抗分圧比によって低減さ
れたものである。もしノード５４の電圧が前記基準電圧
Ｖ_ＲＥＦより小さければ、比較器５２の出力はローにな
って過小電圧障害を示す。あるいは、もしノード５４の
電圧が前記基準電圧Ｖ_ＲＥＦより大きければ、比較器５
２の出力はハイに留まりバッテリセル１２のための適切
な動作を指示する。過小電圧をチェックする処理はセレ
クト０およびセレクト１制御信号がＤ２〜Ｄ４のマルチ
プレクサ入力を選択するよう循環するに従ってバッテリ
セル１４，１６および１８に対して繰り返される。

【００２９】過小電圧のバッテリセルを示す、比較器５
２からのステータス出力信号はＵＶ＿クロック信号によ
ってＵＶ論理回路６２へとクロック入力される。ＵＶ論
理回路６２は放電トランジスタ２４をターンオフする。
ＵＶ論理回路６２の出力はまたクロック回路６４を介し
てＳＹＳＣＬＫを制御する。もし過小電圧のセルが比較
器５２によって測定されれば、クロック回路６４はＵＶ
論理回路６２によってディスエーブルされ、バッテリ充
電制御回路１０を低電流スリープモードで動作させる。
充電トランジスタ２６はＯＶ論理回路６０の作用により
オン状態に維持される。放電トランジスタ２４のバック
ゲートはバッテリパックを通り、充電トランジスタ２６
を通り電源導体ＰＡＣＫ−への充電経路を完成させるた
めに使用される。もしパック検知回路２４０がトランジ
スタ２４のバックゲートに電流を検知すれば、ＵＶ論理
回路６２はリセットされかつクロック回路６４がイネー
ブルされる。

【００３０】過小電圧バッテリセルは該バッテリセルが
Ｖ_ＯＶによってセットされる電位に到達するまで充電さ
れる。リチウムイオンバッテリに対するセルごとの受入
れ可能な電圧範囲は２．５ボルト〜４．２ボルトであ
る。リチウムポリマバッテリに対するセルごとの受入れ
可能な電圧範囲は１．８ボルト〜３．０ボルトである。

【００３１】前記過電圧Ｖ_ＵＶ電圧限界は次の数式４に
よって決定される。

【数４】Ｖ_ＵＶ＝Ｖ_ＲＥＦ×｛（Ｒ５０＋Ｒ４８）／
（Ｒ５０＋Ｒ４８＋Ｒ４６）｝

【００３２】別の実施形態では、前記処理は次のバッテ
リセルに移る前におのおののバッテリセルに関して過電
圧および過小電圧の双方に対してサンプルを行うことが
できる。本発明の１つの重要な観点は過電圧および過小
電圧に対する各バッテリセルの直列的なサンプリングで
ある。以上の説明から、バッテリ充電制御回路１０は１
度に１つのバッテリセルをチェックしてバッテリパック
内の各セルに対する適切な安全および最適な動作寿命条
件を保証する。

【００３３】他のあり得る問題はバッテリパックがバッ
テリ充電器から切り離されたときに生じるいずれか１つ
のバッテリセルについての過小電圧状態である。該過小
電圧はバッテリパックが過小電圧のバッテリセルの過放
電を防止するためにディスエーブルすることができるよ
うに検出されなければならない。いったんおのおののバ
ッテリセルが過電圧に対して直列的にサンプルされる
と、該バッテリパックは次に過小電圧のバッテリセルに
ついてサンプルされる。もし過小電圧のバッテリセルが
比較器５２の出力で検出されれば、ステータス信号がＵ
Ｖ論理回路６２へとクロック入力される。ＵＶ論理回路
６２はノード４５を論理ゼロに引き込み、従って放電ト
ランジスタ２４をターンオフしかつさらにクロック６４
をディスエーブルする。ＳＹＳＣＬＫ出力はその結果デ
ィスエーブルされ、制御回路３２をパワーダウンする。
ノード４５における論理ゼロはまたＵＶ論理６２および
ＯＶ論理６０に関連するチャージポンプ回路（図示せ
ず）をディスエーブルする。チャージポンプ回路はパワ
ーダウンされるが、該チャージポンプの出力に大きな容
量が配置されチャージポンプによってドライブされる論
理回路への電力を維持する。該容量は所定の時間の間回
路データが有効であるように選択される。

【００３４】従って、本発明の利点として、過小電圧の
バッテリセルの容量がバッテリセル充電回路１０の作用
によって低下することはない。

【００３５】本発明の他の実施形態では、バッテリパッ
クをいつバッテリ充電器内に入れるかを決定することが
重要である。さらに、バッテリ充電器はバッテリパック
において使用されているバッテリセル技術と両立するこ
とが重要である。もしリチウムイオンのバッテリパック
がニッケルカドミウムのバッテリパックを充電するよう
設計されたバッテリ充電器に入れられれば、ニッケルカ
ドミウム充電器の高い充電レートはリチウムイオンのバ
ッテリパックに対して破壊的であることが分かる。再び
図１を参照すると、過電流検出回路３５および過電流論
理回路３７が示されている。電流検知抵抗１１は、バッ
テリ充電制御回路１０がリチウムイオンバッテリの充電
器に入れられた場合に最大１６．０ミリボルトとなるよ
う設計される。該バッテリ充電器のためのターミナル接
点は電源導体２０（ＰＡＣＫ＋）および電源導体３０
（ＰＡＣＫ−）である。

【００３６】過電流検出器３５は充電または放電電流を
サンプルするために使用される抵抗１１とカレントミラ
ー（図１０）の形式にすることができる。反映される
（Ｍｉｒｒｏｒｅｄ）電流は過電流論理回路３７の入力
と両立する論理レベル出力を提供する。同様に、過電流
検出器３５の第２の出力は過小電圧論理回路６２のセッ
ト（ＳＥＴ）入力に向けられている。該セット入力は放
電トランジスタ２４のゲートがバッテリパックが短絡回
路となっている状態の間の電流経路を中断するためロー
に引かれるようにする。あるいは、過電流検出器３５は
電圧比較器（図示せず）の形式ものとすることができ
る。

【００３７】バッテリセルの充電の間に、過電流検出器
３５は電流検知抵抗１１における電圧降下を検知する。
もし該電圧降下が１６．０ミリボルトを超えれば、過電
流充電状態が指示され、かつ論理“１”の信号が過電流
論理回路３７への入力に送られる。結果として生じる信
号の論理“１”の信号は過電流論理回路３７の出力から
トランジスタ４１のゲートに供給される。トランジスタ
４１はターンオンしかつバッテリ充電器（図示せず）内
に収容された外部プルアップ抵抗（図示せず）がリチウ
ム技術のバッテリパックを完全に充電されたニッケル技
術のバッテリパックと見るようにさせる。ニッケル技術
のバッテリセルにおいては、サーミスタがしばしばセル
内に含まれておりかつ該サーミスタ出力をローに引くこ
とにより充電の終了のために使用される。ローのサーミ
スタ出力は、ニッケル技術のバッテリにおいて、充電電
流が低減されるようにする。低減された充電電流のレベ
ルはニッケルタイプの充電器に置かれたリチウムセルに
とってより受入れ可能なものである。過電流論理回路３
７はバッテリ充電器がトランジスタ４１のターンオンに
応答するのに３秒間待機する。もしバッテリ充電器が電
源導体２０に流れ込む電流を、電流検知抵抗１１にかか
る電圧降下が１６．０ミリボルトより小さくなるような
レベルまで低減すれば、充電トランジスタ２６は「オ
ン」状態に留まる。充電トランジスタ２６はこのように
してバッテリパックが低減されたトリクル充電電流によ
って充電できるようにする。もし３秒の後、電流検知抵
抗１１における電圧降下が１６．０ミリボルトより大き
ければ、過電流論理３７は論理“１”のＳＥＴ ＣＨＧ
信号を出力し、ノード４４が論理ゼロにドライブされる
ようにし、充電トランジスタ２６をターンオフする。バ
ッテリパックの充電はこのようにして中止される。

【００３８】図２に移ると、過電圧論理回路６０がさら
に詳細に示されており、該過電圧論理回路６０は比較器
５２の出力からステータス信号を受けるよう結合された
データ入力を有するフリップフロップ７０を含んでい
る。ＯＲゲート７２はＯＶクロック信号を受けるための
第１の入力およびフリップフロップ７０のＱ出力に結合
された第２の入力を有する。フリップフロップ７０はそ
のリセット入力における論理ゼロのスタート（ＳＴＡＲ
Ｔ）制御信号によってリセットされる。フリップフロッ
プ７０のＱ出力はさらにイネーブル制御信号によってク
ロッキングされるフリップフロップ７４のデータ入力に
結合されている。フリップフロップ７４のＱ出力はＯＶ
信号出力の信号を提供しかつＮＯＲゲート３９の入力に
結合されている。ＮＯＲゲート３９はＯＩ論理回路３７
からＳＥＴ ＣＨＧ信号を受けるよう接続された第２の
入力を有する。ＮＯＲゲート３９の出力はトランジスタ
７８のゲートにかつインバータ７５の入力に接続されて
いる。インバータ７５の出力はトランジスタ７６のゲー
トに接続されている。トランジスタ７６および７８のソ
ースはグランド電位で動作するノード２２に接続されて
いる。トランジスタ７６のドレインはノード８２におい
てトランジスタ８０のドレインに接続されている。トラ
ンジスタ７８のドレインはノード８６においてトランジ
スタ８４のドレインに接続されている。トランジスタ８
０および８４のゲートは、それぞれ、ノード８６および
８２に接続されている。トランジスタ８０および８４の
ソースはチャージポンプ８８の出力に接続されている。
チャージポンプ８８はノード３８から３．６〜８．４ボ
ルトにおよぶ入力電圧を受け、かつ１０．０〜１２．０
ボルトの間で動作する出力電圧Ｖ_ＰＵＭＰを提供する。
トランジスタ９０のゲートはノード８２に接続され、一
方トランジスタ９２のゲートはノード８６に接続されて
いる。トランジスタ９０および９２のソースはチャージ
ポンプ８８から前記Ｖ_ＰＵＭＰ電圧を受ける。トランジ
スタ９０のドレインはトランジスタ９４のドレインにか
つトランジスタ９６のゲートに接続されている。トラン
ジスタ９２のドレインはトランジスタ９４のゲートにか
つトランジスタ９６のドレインに接続されている。トラ
ンジスタ９４および９６のソースは電源導体３０に接続
されている。トランジスタ９２および９６のドレインの
相互接続は充電（ＣＨＡＲＧＥ）制御信号をトランジス
タ２６のゲートに提供する。

【００３９】過電圧論理回路６０の動作は次のように行
われる。「スタート」制御信号がフリップフロップ７０
をリセットする。該「スタート」制御信号は図４のカウ
ンタ１１６からのＣ１２ビットである。比較器５２から
の「ステータス」信号が論理“１”であり過電圧障害を
示しているものと仮定すると、ＯＶ＿クロック信号はこ
の論理“１”をフリップフロップ７０のＱ出力において
ラッチする。ＯＲゲート７２の出力は論理“１”に移行
しかつフリップフロップ７０へのさらなるＯＶ＿クロッ
ク信号をディスエーブルする。従っていずれか１つのセ
ルにおける過電圧状態はフリップフロップ７０のＱ出力
にラッチされて引き続くバッテリセルのいずれか他のス
テータスチェックによってすでに検出された過電圧状態
をオーバライドすることが防止される。制御回路３２か
らの「イネーブル」制御信号はフリップフロップ７０の
Ｑ出力からの論理“１”をフリップフロップ７４にラッ
チさせる。該「イネーブル」制御信号はおのおののバッ
テリセル１２〜１８の過電圧チェックの後に肯定され
る。フリップフロップ７４のＱ出力における論理“１”
はＮＯＲゲート３９の出力を論理ゼロに移行させ、トラ
ンジスタ７８のゲートをローに引かせる。トランジスタ
７８はターンオフし、ノード８６がハイに移行できるよ
うになる。ＮＯＲゲート３９の出力における論理ゼロは
インバータ７５の出力において反転され、トランジスタ
７６のゲートを論理“１”に引かせる。トランジスタ７
６はターンオンしかつノード８２をローに引き込みトラ
ンジスタ８４をターンオンさせかつノード８６をハイに
引く。フリップフロップ７４の＊Ｑ出力における論理ゼ
ロはトランジスタ７８をターンオフさせノード８６をハ
イに移行できるようにする。トランジスタ８０はノード
８６のハイの信号のためオフである。ノード８２のロー
の電圧はトランジスタ９０をターンオンさせ、かつトラ
ンジスタ９６のゲートをＶ_ＰＵＭＰ電圧に向けてハイに
引く。トランジスタ９６はターンオンしかつ「充電」制
御信号をローに引く。ノード８６のハイの電圧のためト
ランジスタ９２はオフである。トランジスタ９４および
２６はローの「充電」制御信号によりターンオフする。
従って、検出された過電圧状態によってトランジスタ２
６が非導通になり、それによって電源導体２０および３
０の間の導電経路を切断しかつバッテリセル１２〜１８
への充電を中断させる。なお、ここで記号＊は信号の論
理的否定を示す。

【００４０】あるいは、トランジスタ７０のＱ出力にお
いてラッチされた論理ゼロの「ステータス」信号はバッ
テリセルの有効なステータスチェックを指示する。該論
理ゼロは前記「イネーブル」制御信号がバッテリセルを
介して各サイクルの完了時に肯定されたときにフリップ
フロップ７４にラッチされる。もし過電流状態がＯＩ論
理回路３７によって検出されなければ、ＳＥＴ ＣＨＧ
信号は論理ゼロのレベルにある。フリップフロップ７４
のＱ出力における論理ゼロおよび論理ゼロのＳＥＴ Ｃ
ＨＧ信号は、ＮＯＲゲート３９の出力を論理“１”に強
制しトランジスタ７８をターンオンしかつノード８６を
ローに引いてトランジスタ８０および９２をターンオン
させる。ＮＯＲゲート３９の出力における論理“１”は
インバータ７５の出力で論理ゼロに半転され、トランジ
スタ７６をターンオフしかつノード８２がハイに移行で
きるようにし、それによってトランジスタ８４および９
０をターンオフする。前記「充電」制御信号はハイにな
りトランジスタ９４をターンオンしかつトランジスタ９
６をディスエーブルする。ハイの「充電」制御信号はま
たトランジスタ２６をイネーブルしかつ電源導体２０お
よび３０の間の導電経路がバッテリセル１２〜１８の充
電ができるようにする。

【００４１】ＯＩ検出回路３５が検知抵抗１１における
過電流状態を検出しかつ充電器がトランジスタ４１のノ
ード４３における論理ゼロのレベルに応答しなければ、
ＳＥＴ ＣＨＧ信号が論理“１”に強制され、かつＮＯ
Ｒゲート３９の出力を論理ゼロ状態にする。トランジス
タ２６のゲートへの「充電」信号は従ってディスエーブ
ルされ、電源導体２０および３０の間の導電経路を中断
しかつバッテリセル１２〜１８への充電電流を中断す
る。

【００４２】図３においては、過小電圧論理回路６２は
インバータ１０２によって反転された比較器５２からの
「ステータス」出力信号を受けるデータ入力を有するフ
リップフロップ１００を含むものとして示されている。
ＯＲゲート１０４はＵＶ＿クロック信号を受ける第１の
入力およびフリップフロップ１００のＱ出力に結合され
た第２の入力を有する。フリップフロップ１００はパッ
ク検知２４０からそのリセット入力に加えられる論理ゼ
ロのＣＨＧ ＤＥＴによってリセットされる。フリップ
フロップ１００のＱ出力はさらにフリップフロップ１０
１の「データ（ＤＡＴＡ）」入力に結合されている。フ
リップフロップ１０１の「セット（ＳＥＴ）」入力は過
電流検出回路３５から過放電電流検出信号を受ける。フ
リップフロップ１０１はそのクロック入力に制御回路３
２からの「＊イネーブル（＊ＥＮＡＢＬＥ）」信号を受
ける。フリップフロップ１０１のＱ出力はトランジスタ
１０８のゲートに接続され、一方フリップフロップ１０
１の＊Ｑ出力はトランジスタ１１０のゲートに接続され
ている。トランジスタ１０８および１１０のソースはノ
ード２２に接続されている。トランジスタ１０８のドレ
インはトランジスタ１１２のドレインにかつトランジス
タ１１４のゲートに、さらにトランジスタ２４のゲート
に接続されている。トランジスタ１０８および１１２は
「放電（ＤＩＳＣＨＡＲＧＥ）」制御信号を制御する。
トランジスタ１１０のドレインはトランジスタ１１４の
ドレインにかつトランジスタ１１２のゲートに接続され
ている。トランジスタ１１２および１１４のソースは充
電ポンプ８８から前記Ｖ_ＰＵＭＰ電圧を受ける。

【００４３】過小電圧論理回路６２の動作は次のように
行われる。比較器５２の出力における論理ゼロの「ステ
ータス」信号はバッテリセルに対するサンプルされた過
小電圧状態を示す。該論理ゼロはインバータ１０２によ
って反転されかつ次のＵＶ＿クロック信号の間に論理
“１”としてフリップフロップ１００にラッチされる。
フリップフロップ１００のＱ出力における論理“１”は
ＯＲゲート１０４の出力において論理“１”を生成し、
かつさらにＵＶ＿クロック信号がフリップフロップ１０
０に到達するのを抑止する。フリップフロップ１００の
Ｑ出力における論理“１”は制御回路３２からの論理
“１”の「＊イネーブル」クロック信号の印加に応じて
フリップフロップ１０１のＱ出力に伝達される。論理
“１”の「＊イネーブル」信号はすべてのバッテリセル
１２，１４，１６および１８が過小電圧状態についてサ
ンプルされた後に発生する。フリップフロップ１０１の
Ｑ出力からの論理“１”はトランジスタ１０８をターン
オンしかつ「放電」制御信号をローに引きトランジスタ
１１４をターンオンさせる。トランジスタ１１２はトラ
ンジスタ１１４のドレインにおけるハイの信号によって
オフとなる。従って、検出された過小電圧状態によって
前記「放電」制御信号がローにセットされかつトランジ
スタ２８をターンオフして電源導体２０および３０の間
の導電経路を切断しかつバッテリ１２〜１８を外部シス
テムから隔離する。

【００４４】あるいは、サンプリングシーケンスに続く
比較器５２の出力における論理“１”の「ステータス」
信号はフリップフロップ１００のＱ出力に論理ゼロをラ
ッチする。フリップフロップ１００のＱ出力における論
理ゼロは制御回路３２からの論理“１”の「＊イネーブ
ル」クロック信号の印加に応じてフリップフロップ１０
１のＱ出力に伝達される。該論理“１”の「＊イネーブ
ル」信号はすべてのバッテリセル１２，１４，１６およ
び１８が過小電圧状態についてサンプルされた後に生じ
る。フリップフロップ１０１のＱ出力の論理ゼロはトラ
ンジスタ１０８のゲートに加えられかつトランジスタ１
０８をターンオフさせる。フリップフロップ１０１の論
理“１”の＊Ｑ出力はトランジスタ１１０をターンオン
し、かつ次にトランジスタ１１２が「放電」制御信号を
Ｖ_ＰＵＭＰ電圧に向けてハイに引くようにさせる。トラ
ンジスタ１１４はこのハイの「放電」制御信号によって
オフとなる。トランジスタ２４は導通してバッテリパッ
クの通常の動作のために電源導体２０および３０の間の
導電経路をイネーブルまたは使用可能にする。

【００４５】再び図３を参照すると、バッテリパックが
負荷を有する状態におかれ、かつ図１の抵抗１５を通し
て過剰な放電電流が検出された場合、過電流検出回路３
５の出力に論理“１”信号を発生する。この論理“１”
信号はフリップフロップ１０１の「セット」入力に加え
られ、フリップフロップ１０１のＱ出力に論理“１”を
生じさせかつフリップフロップ１０１の＊Ｑ出力に論理
ゼロを生じさせる。フリップフロップ１０１のＱ出力に
おける論理“１”はトランジスタ１０８のゲートに加え
られ、トランジスタ１０８をターンオンしかつトランジ
スタ２４のゲートがローに引かれるようにし、トランジ
スタ２４をターンオフして電源導体２０および３０の間
の導電経路を切断しかつバッテリセル１２〜１８を外部
システムから隔離する。

【００４６】従って、本発明の一実施形態として、過小
電圧論理回路（ｕｎｄｅｒ−ｖｏｌｔａｇｅ ｌｏｇｉ
ｃ ｃｉｒｃｕｉｔ）６２はバッテリセルのステータス
を監視しかつもしいずれか１つのバッテリセルが過小電
圧であると判定されれば放電トランジスタ２４をディス
エーブルする。放電トランジスタ２４はバッテリパック
がバッテリ充電器に入れられ、かつバッテリセルの充電
プロセスがバッテリセルと両立する充電電流によって開
始されるようなときまでオフ状態に維持される。

【００４７】図４を参照すると、制御回路３２の一部、
すなわち制御回路３２Ａが示されている。制御回路３２
Ａはカウンタ１１６、ＭＵＸ選択部１３０、バッテリ選
択論理１５９、イネーブル信号論理、ＵＶ＿クロック論
理、およびＯＶ＿クロック論理を含む。カウンタ１１６
は１１．０ＫＨｚで動作するシステムクロックＳＹＳＣ
ＬＫを受けるためのクロック入力を有する１４ビットの
カウンタである。カウンタ１１６はＣ０〜Ｃ１３と名付
けられた出力を含み、この場合Ｃ０はカウンタ１１６の
最下位ビット（ｌｅａｓｔ ｓｉｇｎｉｔｉｃａｎｔ
ｂｉｔ）である。出力Ｃ３〜Ｃ１３はＮＯＲゲート１３
２の入力に結合されて「イネーブル」出力信号を提供す
る。ＮＯＲゲート１３２の出力はインバータ１３１の入
力に結合されて該インバータ１３１の出力に「＊イネー
ブル」信号を提供する。この「＊イネーブル」信号はＵ
Ｖ論理６２の入力に結合される。「イネーブル」信号は
図１のマルチプレクサ３４および４２のイネーブル入
力、図２のＤフリップフロップ７４のクロック入力、お
よびマルチプレクサ選択部１３０の入力に加えられる。
ＮＡＮＤゲート１３４はカウンタ１１６の＊Ｃ２出力を
受けるよう結合された第１の入力、およびインバータ１
３５の出力に結合された第２の入力を有する。インバー
タ１３５の入力はＳＹＳＣＬＫを受ける。ＮＡＮＤゲー
ト１３４の出力は図１のＵＶ論理回路６２にＵＶ＿クロ
ック信号を提供する。ＮＡＮＤゲート１３６はカウンタ
１１６からの出力Ｃ２に結合された第１の入力、および
インバータ１３５の出力に結合された第２の入力を有す
る。ＮＡＮＤゲート１３６の出力はＯＶ＿クロック信号
をバッテリ選択論理１５９にかつＯＶ論理回路６０に提
供する。マルチプレクサ選択部１３０はカウンタ１１６
からＣ０およびＣ１信号を受ける。マルチプレクサ選択
部１３０はまたＰＲＯＧ１およびＰＲＯＧ２の２進エン
コード信号を受ける。ＰＲＯＧ１およびＰＲＯＧ２信号
は表１に示されるようにユーザによってプログラムされ
る。マルチプレクサの出力Ｂ０，＊Ｂ０，Ｂ１および＊
Ｂ１は、ＯＶ＿クロック信号とともに、バッテリ選択論
理１５９のためのエンコーディング（ｅｎｃｏｄｉｎ
ｇ）を提供する。マルチプレクサ出力Ｂ０，＊Ｂ０，Ｂ
１，＊Ｂ１、およびＯＶ＿クロック信号はＮＡＮＤゲー
ト１３８，１４０，１４２および１４４を介してフリッ
プフロップ１４６，１４８，１５０および１６０に結合
され、バッテリ選択論理１５９をエンコードするための
必要な論理を提供する。

【００４８】再び図４を参照すると、カウンタ１１６の
出力Ｃ０〜Ｃ１３はそれぞれＡＮＤゲート１１５の入力
に結合されている。ＡＮＤゲート１１５の出力は「低速
クロック（ＳＬＯＷ ＣＬＯＣＫ）」信号である。

【００４９】「低速クロック」信号期間を計算するため
の公式は次の数式１に示されている。

【数１】期間＝２Ｃｎ／ｆ_ＣＬＫ

【００５０】この場合、ｆ_ＣＬＫはＣＬＫの周波数であ
り、かつＣｎはカウンタ１１６のビット数である。図４
の回路に対しては、ｆ_ＣＬＫは１１．０ＫＨｚであり、
かつＣｎは１４ビットであり、１．５秒の期間となる。
クロック回路６４はＲＣ発振回路（図示せず）である。
コストおよび集積回路化の要因のためＲＣ発振回路が選
択された。水晶発振器およびリング発振器を含む、他の
形式のクロック回路も同様に使用できる。

【００５１】図４の過電圧および過小電圧デコードの動
作が図８のテーブルに示されている。測定値ＯＶ１２は
バッテリセル１２の過電圧チェックを示しており、測定
値ＯＶ１４はバッテリセル１２の過電圧チェックを示し
ており、以下同様である。測定値ＵＶ１２はバッテリセ
ル１２の過小電圧チェックを示しており、測定値ＵＶ１
４はバッテリセル１４の過小電圧チェックを示してお
り、以下同様である。カウンタ１１６は論理ゼロによっ
て初期化され、かつオール“１”に到達するまでシステ
ムクロックＣＬＫによってカウントアップされ、オール
“１”の時点でオールゼロに戻る。図８においては、Ｃ
０，Ｃ１およびＣ２はカウンタ１１６の３つの下位ビッ
トを表している。「イネーブル」は制御回路３２からの
出力信号である。Ｓ０およびＳ１はセル測定の選択をデ
コードするために使用されるマルチプレクサ３４および
４２への論理入力である。例えば、Ｓ０＝０およびＳ１
＝０はＯＶ１２に対するセル測定を示す。ＯＶ＿ＣＬＫ
およびＵＶ＿ＣＬＫは制御回路３２から出力される過電
圧および過小電圧クロック信号である。

【００５２】図５を参照すると、制御回路３２のＭＵＸ
選択回路１３０のためのロジックが示されている。ＮＡ
ＮＤゲート１６２，１６４，１６６および１６８は、そ
れぞれ、信号ＰＲＯＧ１，ＰＲＯＧ２，Ｃ０およびＣ１
を受けるよう結合されている。「イネーブル」信号が同
時にＮＡＮＤゲート１６２，１６４，１６６および１６
８のおのおのの第２の入力によって受信される。ＭＵＸ
選択部１３０はこれら受信信号をエンコードしかつ出力
信号「セレクトゼロ（ＳＥＬＥＣＴ ０）」、「＊セレ
クトゼロ（＊ＳＥＬＥＣＴ ０）」、「セレクト１（Ｓ
ＥＬＥＣＴ １）」および「＊セレクト１（＊ＳＥＬＥ
ＣＴ １）」を提供する。マルチプレクサ３４および４
２はこれら「セレクトゼロ」、「＊セレクトゼロ」、
「セレクト１」および「＊セレクト１」信号をＳ０およ
びＳ１入力に受信する。該信号Ｓ０およびＳ１は、図８
を参照して後に説明するように、デコードされて過電圧
または過小電圧測定に対する特定のバッテリセルの選択
を可能にする。

【００５３】次に図６を参照すると、放電選択回路１５
４，１５６，１５８および１６０のためのデコード論理
カルナウマップ（Ｋａｒｎａｕｇｈ ｍａｐｓ）１９０
が示されている。カルナウマップ１９０は４つのセルの
バッテリパックに対応している。ＢＡＴ１ １９２，Ｂ
ＡＴ２ １９４，ＢＡＴ３ １９８およびＢＡＴ４１９
６は、それぞれ、図４の放電選択回路１６０，１５８，
１５６および１５４の、それぞれ、論理入力ＯＶ１，Ｏ
Ｖ２，ＯＶ３およびＯＶ４の論理出力表現である。デコ
ード論理のカルナウマップ１９０を見ることにより、所
望のＢＡＴ１，ＢＡＴ２，ＢＡＴ３およびＢＡＴ４信号
を生成するために論理回路が構成できる。論理カルナウ
マップ１９０は、他のセルが過電圧状態にない場合に過
電圧のバッテリセルを放電して該過電圧のセルをバラン
スした状態にするためのデコード信号を提供するのに使
用される。

【００５４】図７を参照すると、ヒステリシス回路２０
０が示されている。ヒステリシス回路２００は図１の制
御回路３２内に含まれている。ＮＯＲゲート２１０は、
それぞれ、ＮＡＮＤゲート２０２，２０４，２０６およ
び２０８の出力に接続された４つの入力を有する。ＮＡ
ＮＤゲート２０２は図４の放電選択部１６０からのＢＡ
Ｔ１信号を受けるための入力を有する。ＮＡＮＤゲート
２０２はまた制御回路３２から＊Ｓ０および＊Ｓ１信号
を受けるための入力を有する。ＮＡＮＤゲート２０４は
図４の放電選択部１５８からＢＡＴ２信号を受けるため
の入力を有する。ＮＡＮＤゲート２０４はまた制御回路
３２からＳ０および＊Ｓ１信号を受けるための入力を有
する。ＮＡＮＤゲート２０６は放電選択部１５６（図４
の）からＢＡＴ３信号を受けるための入力を有する。Ｎ
ＡＮＤゲート２０６はまた制御回路３２から＊Ｓ０およ
びＳ１信号を受けるための入力を有する。ＮＡＮＤゲー
ト２０８は図４の放電選択部１５４からＢＡＴ４信号を
受けるための入力を有する。ＮＡＮＤゲート２０２はま
た制御回路３２からＳ０およびＳ１信号を受けるための
入力を有する。ＮＡＮＤゲート２０２，２０４，２０６
および２０８はそれぞれカウンタ１１６の＊Ｃ２出力に
結合された入力を有する。ＮＯＲゲート２１０の出力は
トランジスタ２３０のゲートをドライブする。トランジ
スタ２３０のソースは電流源２２８を介してノード１７
に接続されバッテリセル１２，１４，１６および１８か
ら電圧を受ける。電流源２２８は該電流源が飽和領域に
入ることなく動作するようノード１７に接続されてい
る。

【００５５】ヒステリシス回路２００の動作は次のよう
に行われる。ＢＡＴ１，ＢＡＴ２，ＢＡＴ３およびＢＡ
Ｔ４信号はヒステリシス回路２００に対しサンプルされ
るバッテリセルの電圧が前のサンプリング期間において
過電圧状態であったか否かを示す。Ｓ０，Ｓ１，＊Ｓ０
および＊Ｓ１信号は現在サンプルされているバッテリセ
ル電圧に関してデコード情報を提供する。カウンタ１１
６の＊Ｃ２出力はゲート２０２，２０４，２０６および
２０８の入力を介して入力されたデータの同期を可能に
する。ＮＯＲゲート２１０の出力はトランジスタ２３０
のゲートをドライブする。過電圧のバッテリセルが引き
続くサンプリング期間にサンプルされれば、ヒステリシ
ス回路２００はトランジスタ２３０を導通させ、ＩＨＹ
ＳＴを比較器５２の正の入力ノードに提供し、抵抗５
４，５６および５８にヒステリシス電圧を展開させる。
１．４０マイクロアンペアの電流が前記ヒステリシス電
圧ＶＨＹＳＴを発生するのに使用される。

【００５６】次に図９を参照すると、パック検知回路２
４０の詳細が示されている。パック検知回路２４０はバ
ッテリ充電器へのバッテリ充電制御回路１０の接続の存
在およびトランジスタ２６のゲートにおける「ステータ
ス」信号の存在を検知し、バッテリ充電制御回路１０が
スリープモードにあることを指示する。トランジスタ２
４２のゲートはノード４４に接続されている。トランジ
スタ２４２のソースはトランジスタ２５８のベースに接
続されている。トランジスタ２５８のエミッタは抵抗２
６０を介して電源導体３０に接続されている。トランジ
スタ２４２のドレインは、グランド電位で動作する、ノ
ード２２にかつトランジスタ２６８のゲートに接続され
ている。トランジスタ２６８のソースは電源導体３０に
結合されている。トランジスタ２４６および２４８はカ
レントミラーとして構成される。トランジスタ２４８の
面積はトランジスタ２４６の面積よりも４倍大きい。ト
ランジスタ２４６のエミッタはノード２２に接続されて
いる。トランジスタ２４６のベースおよびコレクタとト
ランジスタ２４８のベースはいっしょに接続されてい
る。トランジスタ２４８のエミッタは抵抗２５０を介し
てノード２２に接続されている。トランジスタ２４６の
コレクタはトランジスタ２５２のコレクタに接続されて
いる。トランジスタ２５２，２５４および２５６はエミ
ッタが共通にノード４０のセル電圧に接続されてカレン
トミラーとして動作する。トランジスタ２５２，２５４
および２５６のベースは共通に接続されている。トラン
ジスタ２５２，２５４および２５６のベースはトランジ
スタ２５６のコレクタにかつトランジスタ２５８のコレ
クタに接続されている。トランジスタ２４８のコレクタ
はトランジスタ２６２のベースに接続されている。トラ
ンジスタ２６２のエミッタはノード２２に接続されてい
る。トランジスタ２６２のコレクタは抵抗２６４を介し
てノード４０に接続され、かつさらに図１のＵＶ論理回
路６２のリセット入力に接続されている。トランジスタ
２６８のドレインは抵抗２６６を介してノード４０に接
続されかつさらに前記ＰＡＣＫ ＳＴＲ信号を提供する
よう接続されている。パック検知回路２４０の機能は次
のように説明できる。バッテリ充電制御回路１０はバッ
テリセル１２，１４，１６または１８の１つが許容でき
る過小電圧限界より低いことをサンプリングした結果と
してスリープモードに置かれる。スリープモードにおい
ては、図１のクロック回路６２が図２のチャージポンプ
８８とともにディスエーブルされる。バッテリ充電制御
回路１０がパワーアップされてバッテリ充電およびバラ
ンス処理を指令するのに必要な機能を提供するようバッ
テリパック、すなわち、バッテリセル１２，１４，１６
および１８が過小電圧状態の再充電のためにバッテリ充
電器に置かれていることを検知する必要がある。従っ
て、バッテリセル１２，１４，１６または１８の内のい
ずれか１つが過小充電状態である場合にトランジスタ２
４はオフ状態にありかつバッテリセルのさらなる放電が
トランジスタ２４のゲートをロー電圧に保持することに
よって防止される。トランジスタ２４のゲートはクロッ
ク６４に結合されているから、前記ロー電圧はクロック
６４をディスエーブルしバッテリ充電制御回路１０を強
制的にスリープモードにする。

【００５７】再び図１を参照すると、バッテリパックが
バッテリ充電器に置かれたとき、電源導体２０および３
０はバッテリ充電制御回路１０に接続される。電流が電
源導体２０から抵抗１１および１５を通り、バッテリセ
ル１２，１４，１６および１８を通り、トランジスタ２
４のバックゲートを通り、トランジスタ２６のドレイン
−ソースを通り、電源導体３０へと流れ始める。再び図
９に戻ると、バッテリ充電制御回路１０がスリープモー
ドにあるとき、バッテリパックをバッテリ充電器内に置
く前は、電源導体３０はフローティング状態である。従
って、トランジスタ２４２および２５８は導通しておら
ず、かつトランジスタ２６２をターンオンするためのベ
ースドライブはトランジスタ２５８にとって利用できな
い。従って、ＣＨＧ ＤＥＴ出力信号は論理“１”のレ
ベルにある。バッテリ充電制御回路１０を目覚めさせる
ための作動信号（ａｃｔｉｖａｔｉｏｎ ｓｉｇｎａ
ｌ）を提供するためにはＣＨＧ ＤＥＴは論理ゼロとな
ってＵＶ論理回路６２をリセットしかつ図１のクロック
６４をイネーブルしなければならない。バッテリパック
がバッテリ充電器に結合されたとき、電源導体３０の電
圧は、グランド電位で動作している、ノード２２の電圧
に関して負になる。トランジスタ２４２および２５８は
導通し始め、トランジスタ２５２および２５４における
電流を増大させ、トランジスタ２６２に十分なベースド
ライブを与えてそのコレクタがロー状態に遷移するよう
にさせる。トランジスタ２６２のコレクタはＵＶ論理回
路６２をリセットしＵＶ論理回路６２の出力をハイ状態
に変化させかつクロック６４がバッテリ充電制御回路１
０を「目覚めさせる」ことができるようにする。バッテ
リ充電回路１０がスリープモードにある間にパック検知
回路２４０が充電電流の検出を試みる過程にあるときに
トランジスタ２４２のゲートがハイにドライブされる。
トランジスタ２４２のゲートがハイである場合は、ＣＨ
Ｇ ＤＥＴ信号がイネーブルされ、すなわち、論理ゼロ
となり、電源導体３０はノード２２の電圧よりトランジ
スタ２４のバックゲート電圧降下だけ低い電圧にある。

【００５８】バッテリ充電器に置かれたバッテリパック
は過電圧状態にある１つのバッテリセルを有し残りのバ
ッテリセルは受入れ可能な電圧範囲内にあり得る。この
過電圧状態は図１の過電圧論理回路６０によって検知さ
れる。過電圧論理回路６０は充電トランジスタ２６のゲ
ート、ノード４４、を論理ゼロに引き、従ってトランジ
スタ２６をターンオフする。再び図９を参照すると、ノ
ード４４における論理ゼロによってトランジスタ２４２
がターンオフする。しかしながら、バッテリパックは依
然としてバッテリ充電器に係合しているから、トランジ
スタ２６８のソースは電源導体３０（ＰＡＣＫ−）にお
いてグランド電位より低い電圧にバイアスされる。電源
導体３０はもはやトランジスタ２４のバックゲート電圧
降下によってクランプされないから、トランジスタ２６
８のゲート−ソース電圧はトランジスタ２６８のしきい
値電圧を超えて増大する。トランジスタ２６８のドレイ
ン（ＰＡＣＫ ＳＴＲ）は論理ゼロ状態に低下する。こ
のＰＡＣＫ ＳＴＲ信号は過電流論理回路３７に結合さ
れる。ＰＡＣＫ ＳＴＲ信号は充電トランジスタ２６が
オフ状態にある間にバッテリパックが充電器に結合され
たかを指示する。

【００５９】従って、本発明の利点として、バッテリ充
電制御回路１０が低いバッテリセル電圧が検出された場
合に最小の電力を消費するのみであり、かつバッテリ充
電制御回路１０が内部インテリジェンスを使用してバッ
テリ充電器における挿入が検出された後に通常の機能を
再開することが理解できる。従って、バッテリ充電制御
回路１０は過小電圧のバッテリセルのそれ以上の劣化を
加えることはない。

【００６０】本発明の別の実施形態では、バッテリのバ
ランス機能がモールドされたバッテリパックの一部とし
て導入される。該バッテリパックには組込みの電子イン
テリジェンス機能が設けられ、かつスマートバッテリと
して規定される。リチウムイオンまたはリチウムポリマ
バッテリが使用される場合には、該リチウム技術のバッ
テリパックはニッケルカドミウムタイプのバッテリ充電
器にプラグインすることができる。そのような場合、ニ
ッケルカドミウムバッテリの充電器の高い充電レートは
すでに充電されたリチウム技術のバッテリセルを損傷す
る可能性がある。本発明の過電流論理回路３７はリチウ
ム技術のバッテリパックが両立性のないバッテリ充電器
に置かれたことを検出し、かつその両立性のないバッテ
リ充電器をトリクル充電モードで動作させる。従って、
リチウム技術バッテリパックは危険な過充電から保護さ
れる。

【００６１】次に図１０を参照すると、過電流検出器３
５が示されている。トランジスタ２７６および２７８は
カレントミラーとして構成され、ベースは共通にトラン
ジスタ２７８のコレクタに接続されかつエミッタは共通
にグランド電位で動作するノード２２に接続されてい
る。トランジスタ２７６のエミッタ面積はトランジスタ
２７８のエミッタ面積の２倍である。電流源２８８はノ
ード１７とトランジスタ２７８のコレクタの間に接続さ
れている。トランジスタ２７６のコレクタは過電流論理
回路３７の入力に結合されかつさらにトランジスタ２７
２のコレクタに結合されている。トランジスタ２７２お
よび２７４はカレントミラーとして構成され、ベースが
共通にトランジスタ２７４のコレクタに接続されてい
る。トランジスタ２７４のコレクタはトランジスタ２８
０のコレクタにかつトランジスタ２９４のベースに接続
されている。トランジスタ２７２のエミッタは電源導体
２０に接続されている。トランジスタ２７４のエミッタ
はノード１３に接続されている。電流検知抵抗１１は電
源導体２０とノード１３の間に接続されてバッテリセル
充電回路１０のための電流検知要素を提供する。電流検
知抵抗１５はノード１３とノード１７との間に接続され
ている。電流抵抗１１の値は２０．０ミリオームであり
かつ電流検知抵抗１５の値は２０．０ミリオームであ
る。トランジスタ２８０および２８２はカレントミラー
として構成され、ベースが共通にトランジスタ２８２の
コレクタに接続され、かつエミッタが共通にノード２２
に接続されている。電流源２９０はノード１７とトラン
ジスタ２８２のコレクタの間に接続されている。トラン
ジスタ２８４および２８６はカレントミラーとして構成
され、ベースが共通にトランジスタ２８６のコレクタに
接続され、かつエミッタが共通にノード２２に接続され
ている。電流源２９２はノード１７とトランジスタ２８
６のコレクタとの間に接続されている。トランジスタ２
８４のコレクタはトランジスタ２９４のコレクタに接続
されかつ過小電圧論理回路６２の「セット」入力に接続
されている。トランジスタ２８４のエミッタ面積はトラ
ンジスタ２８６のエミッタ面積より１０倍大きい。電流
源２８８，２９０および２９２は整合され、それぞれの
電流源に等しい電流が流れる。トランジスタ２７２，２
７４，２７６，２７８，２８０，２８２，２８４，２８
６，２８８，２９０，２９２および２９４はＭＯＳデバ
イスとすることができる。

【００６２】過電流検出器２７０の動作は次のように行
なわれる。もし電源導体２０から電流検知抵抗１１をと
おって流れる電流が１６．０ミリボルトより小さいかま
たは等しい電圧降下を生じれば、過電流論理回路３７に
提供される信号は論理ゼロでありかつ過小電圧論理回路
６２の「セット」入力に提供される信号は論理ゼロであ
る。もし電源導体２０から電流検知抵抗１１をとおって
流れる電流が１６．０ミリボルトより大きな電圧降下を
発生すれば、過電流論理回路３７に提供される信号は論
理“１”である。電源導体２０から電流検知抵抗１１を
とおって流れる電流が１６．０ミリボルトより大きいこ
とはバッテリパックがバッテリ充電器に入れられかつ充
電電流の大きさが抵抗１１によって設定された電流限界
より大きいことを示す。電流検知抵抗１１における電圧
降下が充電処理の間に１６．０ミリボルトより小さいか
または等しいことはバッテリセルの充電電流がリチウム
技術のバッテリパックに対して受け入れ可能な範囲内に
あることを示す。もし前記電圧降下が１６．０ミリボル
トより大きければ、過電流状態が指示されかつバッテリ
充電制御回路１０は充電電流をトリクル電流に低減する
信号をバッテリ充電器に与える。

【００６３】あるいは、バッテリセルに流れる電流はト
ランジスタ２４および２６における電圧降下の関数とし
て測定できる。

【００６４】バッテリパックが負荷に電力を提供するた
めに使用されている場合は、電流検知抵抗１５をとおり
電源導体２０に電流が流れる。もし電流検知抵抗１５を
とおり電源導体２０に流れる電流が６０．０ミリボルト
より大きければ、過小電圧論理回路６２の「セット」入
力に与えられる信号は論理“１”である。６０．０ミリ
ボルトより小さいかまたは等しい電流検知抵抗１５の電
圧降下はバッテリセルがリチウム技術のバッテリパック
に対して受け入れ可能な電流範囲内で放電されているこ
とを示す。もし前記電圧降下が６０．０ミリボルトより
大きければ、過放電状態が指示されかつバッテリ充電制
御回路１０はバッテリパックからの電力排出を低減する
ため充電−放電バランス回路をパワーダウンする。

【００６５】次に図１１を参照すると、過電流論理回路
３７の詳細が示されている。バッテリセル電圧Ｖ１はフ
リップフロップ３００，３０４，３１２および３３２の
「データ（ＤＡＴＡ）」入力に結合されている。バッテ
リセル電圧Ｖ１は図１のノード４０とノード２２との間
の電圧でありかつフリップフロップ３００，３０４，３
１２および３３２の回路と両立する電圧となるよう選択
され、かつ前記フリップフロップのそれぞれの「デー
タ」入力への論理“１”信号を表わす。図１の過電流検
出回路３５の出力はフリップフロップ３００の「クロッ
ク」入力にかつインバータ３３６の入力に結合されてい
る。フリップフロップ３００のＱ出力はＮＯＲゲート３
１８の１つの入力にかつＮＡＮＤゲート３２２の１つの
入力に結合されている。フリップフロップ３００の＊Ｑ
出力はＮＯＲゲート３０２の第１の入力に結合されてい
る。ＮＯＲゲート３０２の第２の入力は図１の制御回路
３２の「低速クロック」信号出力に結合されている。
「低速クロック」信号はまたＮＯＲゲート３３０の入力
に結合されている。「低速クロック」はＳＹＳＣＬＫの
派生物でありかつほぼ１秒の期間を有する。ＮＯＲゲー
ト３０２の出力はフリップフロップ３０４，３０６およ
び３０８の「クロック」入力に共通に接続されている。
フリップフロップ３０４のＱ出力はフリップフロップ３
０６のＤ入力にかつＮＡＮＤゲート３２２の第２の入力
に接続されている。フリップフロップ３０６のＱ出力は
フリップフロップ３０８のＤ入力にかつＮＡＮＤゲート
３２２の第３の入力に接続されている。フリップフロッ
プ３０８のＱ出力はＮＡＮＤゲート３２２の第４の入力
に接続されている。ＮＡＮＤゲート３２２の出力はイン
バータ３２４の入力に接続されている。インバータ３２
４の出力はＮＡＮＤゲート３２６の入力に接続されてい
る。ＮＡＮＤゲート３２６の他の入力は図１のパック検
知回路２４０からのＰＡＣＫ ＳＴＲ信号を受けるよう
結合されている。ＮＡＮＤゲート３２６の出力はインバ
ータ３２８の入力に接続されている。インバータ３２８
の出力は共通にフリップフロップ３３２および３３４の
リセット入力に接続されている。フリップフロップ３３
２のＣＬＫ入力はＮＯＲゲート３３０の出力にかつフリ
ップフロップ３３４のＣＬＫ入力に接続されている。フ
リップフロップ３３２のＱ出力はフリップフロップ３３
４の「データ」入力に接続されている。フリップフロッ
プ３３４の＊Ｑ出力はＮＡＮＤゲート３１４の入力に接
続されている。ＮＡＮＤゲート３１４（図示せず）の第
２の入力は試験の目的に利用できる。ＮＡＮＤゲート３
１４の出力はインバータ３１６の入力に結合されてい
る。インバータ３１６の出力はフリップフロップ３０
０，３０４，３０６，３０８および３１２のリセット入
力に接続されている。ＮＯＲゲート３１０の入力はイン
バータ３３６の出力に接続されている。ＮＯＲゲート３
１０の他の入力はフリップフロップ３０８の＊Ｑ出力に
かつＮＯＲゲート３３０の第２の入力に接続されてい
る。ＮＯＲゲート３１０の出力はフリップフロップ３１
２の「クロック」入力に接続されている。フリップフロ
ップ３１２のＱ出力はＳＥＴ ＣＨＧ信号を図１のＮＯ
Ｒゲート３９に提供する。ＮＯＲゲート３１８の第２の
入力は図１の過電流論理回路３７からのＯＶ信号を受け
るよう接続されている。ＮＯＲゲート３１８の出力はイ
ンバータ３２０の入力に接続されている。インバータ３
２０の出力はトランジスタ４１のゲートに接続されてい
る。トランジスタ４１のソースは、グランド電位で動作
する、ノード２２に接続されている。トランジスタ４１
のドレインはノード４３に接続されている。

【００６６】再び図１１を参照すると、過電流論理回路
の動作は次のように行なわれる。フリップフロップ３３
４によってフリップフロップ３００，３０４，３０６，
３０８および３１２の「リセット」入力に与えられるフ
ィードバックは該フリップフロップの全てのＱ出力を論
理ゼロにドライブする。インバータ３２４の出力は次に
フリップフロップ３３２および３３４を論理ゼロ状態に
ドライブし、したがって過電流論理回路３７をリセット
する。この論理ゼロによってフリップフロップ３３２お
よび３３４はリセットモードで動作するようにされ、フ
リップフロップ３３４の＊Ｑ出力が論理“１”となる。
したがって、フリップフロップ３３２および３３４はバ
ッテリパックが充電器にある場合に、過電流論理回路３
７に対し何らの影響も持たない。バッテリパックがバッ
テリ充電器に置かれたときに過電圧状態が検出されれ
ば、論理“１”が前記ＯＶ信号を介してＮＯＲゲート３
１８の入力に供給される。バッテリパックがバッテリ充
電器に置かれたときに過電流状態が検出されれば、「Ｏ
Ｉ検出（ＯＩ ＤＥＴＥＣＴ）」出力からの信号が論理
“１”に上昇し、Ｖ１信号をフリップフロップ３００の
データ入力にクロック入力し、該フリップフロップのＱ
出力を論理“１”に引かせる。この論理“１”はＮＯＲ
ゲート３１８の第２の入力に供給される。ＮＯＲゲート
３１８のいずれの入力における論理“１”もトランジス
タ４１のゲートをハイにさせ、かつ次に、トランジスタ
４１のドレインをノード４３において論理ゼロに強制す
る。ノード４３における論理ゼロは外部バッテリ充電器
にバッテリ充電器の充電電流がバッテリパックのバッテ
リセルの損傷を防止するために低減される必要があるこ
とを示す。もし過電流状態が持続すれば、トランジスタ
４１はバッテリパックがバッテリ充電器から除去されま
でオン状態に維持される。

【００６７】もし過電流充電状態が続けば、過電流論理
回路３７の動作は次のように行なわれる。過電流検出器
の出力からの信号は過電流状態が持続する限りハイに留
まっている。Ｖ１信号がフリップフロップ３００のＱ出
力にクロック入力されると、フリップフロップ３００の
＊Ｑ出力はゼロの論理状態に強制される。＊Ｑ出力の論
理ゼロ状態はＮＯＲゲート３０２が前記「低速クロッ
ク」をフリップフロップ３０４，３０６および３０８の
「クロック」入力にわたすことができるようにする。フ
リップフロップ３０４，３０６および３０８のＱ出力は
論理“１”のレベルへと順次遷移しかつフリップフロッ
プ３０４の「データ」入力とフリップフロップ３０８の
＊Ｑ出力との間で時間遅延を生じさせる。前記ＯＩ検出
出力信号は依然として論理“１”であり、バッテリ充電
器からの充電電流が過電流状態に留まっていることを示
していれば、インバータ３３６はＮＯＲゲート３１０の
第２の入力を論理ゼロに強制し、フリップフロップ３１
２の入力において「クロック」の遷移を生じさせる。フ
リップフロップ３１２のＱ出力は論理“１”状態にドラ
イブされかつＳＥＴ ＣＨＧ信号は図１のＯＶ論理回路
６０に伝達されかつトランジスタ２６のゲートをローに
引き、したがって電源導体２０および３０の間の導電経
路をディスエーブルする。

【００６８】さらに図１１を参照すると、もし前記ＯＩ
検出出力信号が、前記Ｖ１信号がフリップフロップ３０
４，３０６および３０８をとおって伝達する前に論理ゼ
ロ状態に戻れば、ＮＯＲゲート３１０の出力は論理ゼロ
状態に強制される。前記ＳＥＴ ＣＨＧ信号は論理ゼロ
状態に留まりかつＯＶ論理回路６０がそのバッテリセル
の過充電バランス機能を達成できるようにする。

【００６９】もし前記ＯＩ検出出力信号がフリップフロ
ップ３０４，３０６および３０８が論理“１”でロード
された後に論理ゼロに戻れば、フリップフロップ３１２
は論理“１”をクロッキングしない。ＮＯＲゲート３３
０は、２つの引き続く「低速クロック」パルスの後に、
フリップフロップ３０８によってイネーブルされている
から、フリップフロップ３３４の＊Ｑ出力は強制的に論
理ゼロにされる。この論理ゼロはフリップフロップ３０
０，３０４，３０６，３０８および３１２の「リセッ
ト」入力にＮＡＮＤゲート３１４およびインバータ３１
６を介して加えられ、したがって将来の過電圧および過
電流充電状態を検知するために過電流論理回路３７を再
初期化する。したがって、本発明の過電流論理回路はバ
ッテリパックがそのバッテリセル技術と両立しない充電
電流を有するバッテリ充電器に置かれた場合にそのバッ
テリパックのバッテリセルを保護する。

【００７０】次に図１２を参照すると、バッテリ充電制
御回路１０の過電流論理回路３７の動作の詳細を示すタ
イミング図が示されている。時間ゼロ（０）において、
バッテリパックがバッテリ充電器に接続される。ほぼｔ
_１＝１．０秒において、過電流検出回路３５がバッテリ
パックに過電流状態が存在することを検知しかつトラン
ジスタ４１のゲートをドライブして該トランジスタ４１
を導通させる。ほぼｔ_２＝２．８秒において、前記ＳＥ
Ｔ ＣＨＧ信号が論理“１”状態にドライブされて充電
トランジスタ２６をターンオフし、これは次に図９のト
ランジスタ２４２をターンオフさせる。もし充電電流が
依然として加えられていれば、ＰＡＣＫ−、ノード３
０、がノード２２の電圧より低い電圧レベルにドライブ
されてＰＡＣＫ ＳＴＲ信号が論理ゼロにドライブされ
るようにする。

【００７１】さらに、本発明の利点として、ＰＡＣＫ
ＳＴＲが論理ゼロになっている限り、トランジスタ４１
のゲートおよびＳＥＴ ＣＨＧ出力はハイにドライブさ
れ、したがって危険な過充電状態の可能性を防止する。

【００７２】次に図１３に移ると、バッテリ充電制御回
路１０の過電流論理回路３７の動作の詳細を示すタイミ
ング図が与えられている。時間ゼロにおいて、バッテリ
パックがバッテリ充電器に接続される。ほぼ時間ｔ_１＝
１．０秒において、過電流検出回路３５はバッテリパッ
クに過電流状態が存在することを検知しかつトランジス
タ４１のゲートをドライブして該トランジスタ４１を導
通させる。ほぼ時間ｔ_２＝２．８秒において、ＳＥＴ
ＣＨＧ信号が論理“１”状態にドライブされ、充電トラ
ンジスタ２６をターンオフし、これは次に図９のトラン
ジスタ２４２をターンオフし、ＰＡＣＫ ＳＴＲ信号が
論理ゼロにドライブされるようにする。前と同様に、バ
ッテリ充電器はＰＡＣＫ−、ノード３０、をノード２２
の電圧より低い電圧に引き込む。ほぼ時間ｔ_３＝４．０
秒において、バッテリパックがバッテリ充電器から除去
されてＰＡＣＫ ＳＴＲ信号を論理“１”状態にドライ
ブする。論理“１”のＰＡＣＫ ＳＴＲ信号は図９のフ
リップフロップ３３２および３３４をイネーブルし過電
流論理回路３７のフリップフロップ３００，３０４，３
０６，３０８および３１２にリセット信号をクロック入
力して、バッテリ充電器への次の挿入に備えて過電流論
理回路３７を再初期化する。

【００７３】次に図１４に移ると、バッテリ充電制御回
路１０の種々の動作モードを示すためにテーブルが構成
されている。このテーブルから、前述のバッテリ充電制
御回路１０の動作がさらに明瞭に理解できるようにな
る。

【００７４】

【発明の効果】以上のように、本発明はバッテリパック
中の全てのセルの間で等しい充電状態を維持することに
より、バッテリパックの寿命を延長するセルのバランス
機構を備えたインテリジェントなバッテリ充電制御回路
を提供することが真に理解できるであろう。該回路はバ
ッテリ電圧をサンプルしかつそれにしたがってバッテリ
パックの個々のバッテリセルの電圧特性を制御する。前
記回路はバッテリパックがバッテリ充電器に置かれたこ
とを検知しかつバッテリパックが外部の充電器からの危
険なかつ破壊の可能性のある過充電電流にさらされるの
を防止する。

【００７５】本発明の特定の実施形態が示されかつ説明
されたが、当業者にはさらに他の修正および改善を行な
うことができるであろう。本発明は示された特定の形態
に限定されないことが理解され、かつ添付の特許請求の
範囲はこの発明の精神および範囲から離れることのない
全ての修正をカバーするものと考える。

【図面の簡単な説明】

【図１】本発明に係わる、バッテリパックのためのバッ
テリ充電回路を示すブロック回路図である。

【図２】図１の回路の過電圧論理を示す電気回路図であ
る。

【図３】図１の回路における過小電圧論理を示す電気回
路図である。

【図４】図１における制御回路の放電選択論理を示すブ
ロック回路図である。

【図５】図１の制御回路のマルチプレクサ選択論理を示
す電気回路図である。

【図６】図５における放電選択ブロックの論理機能を示
す１組の論理テーブルの説明図である。

【図７】図１における制御回路のヒステリシス回路を示
す電気回路図である。

【図８】図１のバッテリ充電回路の論理的動作を説明す
るためのテーブルを示す説明図である。

【図９】図１におけるパック検知回路を示す電気回路図
である。

【図１０】図１における過電流検出回路を示す電気回路
図である。

【図１１】図１における過電流論理回路の電気回路図で
ある。

【図１２】図１１の過電流論理回路の動作を説明するた
めのテーブルを示す説明図である。

【図１３】図１１における過電流論理回路の動作を説明
するためのテーブルを示す説明図である。

【図１４】図１におけるバッテリ充電回路の機能を説明
するためのテーブルを示す説明図である。

【符号の説明】

１０ バッテリ充電制御回路 １２，１４，１６，１８ バッテリセル ２０，３０ 電源導体 ２４ 放電トランジスタ ２５，２７ ダイオード ２６ 充電トランジスタ ３２ 制御回路 ３５ 過電流検出回路 ３７ 過電流論理回路 ４１ トランジスタ ３４，４２ マルチプレクサ ５１ セル測定回路 ４６，４８，５０，２２０，２２２，２２４，２２６
抵抗 ５２ 比較器 ５６ スイッチ ６０ 過電圧論理 ６１ 遅延回路 ６２ 過小電圧論理 ６４ クロック回路 ２１２，２１４，２１６，２１８ 放電トランジスタ ２４０ パック検知回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 トーマス・ディー・ペティー アメリカ合衆国アリゾナ州85284、テンプ、 イースト・サイテイション・レーン 1311 (72)発明者 レンウィン・ジェイ・イー アメリカ合衆国ハワイ州96817、ホノルル、 アルワ・ドライブ 1446−ディー

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１のバッテリセルに結合されたバッテ
   リ充電制御回路であって、 前記第１のバッテリセルから第１のバッテリ電圧を受け
   かつ前記第１のバッテリセルにおける過電圧状態の検知
   に応じてステータス信号を提供するよう結合された測定
   回路（５１）、 前記ステータス信号に応答して前記ステータス信号から
   第１のバッテリ制御信号をデコードする制御回路（３
   ２）、そして前記第１のバッテリセルの間に結合されか
   つ前記第１のバッテリ制御信号に応答して前記第１のバ
   ッテリセルを放電する放電回路（２１２，２１４）、 を具備することを特徴とする第１のバッテリセルに結合
   されたバッテリ充電制御回路。
2. 【請求項２】 バッテリセルを放電する方法であって、 前記バッテリセルから第１のバッテリ電圧を測定しかつ
   前記バッテリセルが過電圧状態にあればステータス信号
   を提供する段階、 第１のバッテリ制御信号を提供するために前記ステータ
   ス信号をデコードする段階、そして前記第１のバッテリ
   制御信号に応答して前記バッテリセルを放電する段階、 を具備することを特徴とするバッテリセルを放電する方
   法。
3. 【請求項３】 バッテリセルに結合され該バッテリセル
   に供給される過電流を検知するバッテリ充電制御回路で
   あって、 第１の電源導体に結合された第１の端子を有しかつ前記
   バッテリセルに結合された第２の端子を有する電流検知
   抵抗（１１）、 前記バッテリセルに供給される過電流を検出するために
   前記第１および第２の端子の間に結合された入力を有し
   かつドライブ信号を提供するための出力を有する過電流
   検出回路（３５）、そして前記ドライブ信号を受けるよ
   う結合されたゲート、基準電位で動作する第３の端子に
   おいて前記バッテリに結合されたソース、および出力端
   子に結合され前記ドライブ信号に応答してサーミスタの
   模擬動作を提供するドレインを有するトランジスタ（４
   １）、 を具備することを特徴とするバッテリ充電制御回路。
4. 【請求項４】 バッテリ充電制御回路においてサーミス
   タを模擬する方法であって、 バッテリセルにおける過電流を検知する段階、 前記検知された過電流を検出する段階、そして前記過電
   流の前記検出に応答してサーミスタ模擬装置を作動させ
   る段階、 を具備することを特徴とするバッテリ充電制御回路にお
   いてサーミスタを模擬する方法。
5. 【請求項５】 バッテリセルに結合され、バッテリ充電
   器へのバッテリセルの接続を検知するためのバッテリ充
   電制御回路であって、 第１および第２の端子において前記バッテリセルから第
   １のバッテリ電圧を受けるよう結合されかつ前記バッテ
   リセルにおける過小電圧状態の検知に応じて第１のステ
   ータス信号を提供する出力を有する測定回路（５１）、 前記測定回路の出力に結合された入力を有しかつ出力を
   有する第１の論理回路（６０）、 前記第１のステータス信号を受けるよう結合された第１
   の入力、第２の入力、および前記第１のステータス信号
   に応答する出力を有する第２の論理回路（６２）、 前記第１の論理回路の出力に結合されたゲート、第３の
   端子において前記バッテリ充電器に結合されたソース、
   およびドレインを有する第１のトランジスタ（２６）、 前記第２の論理回路の出力に結合されたゲート、前記第
   １のトランジスタの前記ドレインに結合されたドレイ
   ン、および前記第２の端子に結合されたソースを有する
   第２のトランジスタ（２４）、そして第１の電圧を検出
   するために前記第１のトランジスタの前記ソースに結合
   された第１の入力、前記第１の論理回路の前記出力に結
   合された第２の入力、前記第２の端子における電圧を検
   出するよう結合された第３の入力、および前記第２の論
   理回路の前記入力に結合されかつ前記第１の電圧および
   前記第２の端子における前記電圧の差に応じて作動信号
   を提供する出力を有する検出回路（２４０）、を具備す
   ることを特徴とするバッテリ充電制御回路。