JPH08251631A - シグナリング監視方式 - Google Patents

Abstract

(57)【要約】 【目的】２線式交換機に接続された加入者系伝送装置に
おけるシグナリング監視方式に関し、回路規模を縮小す
るとともに検出出力が誤動作しないようにする。 【構成】対向局からオンフック状態信号を受けていると
きには２線式交換機におけるノーマルバッテリ信号又は
リバースバッテリ信号を一定の保護を与えた後に信号処
理装置に送るとともに交換機のリンガー信号についても
別途検出して信号処理装置へ送り、オンフック状態から
オフフック状態に変わったときには交換機のノーマルル
ープ電流信号またはリバースループ電流信号を検出して
ノーマルバッテリ信号またはリバースバッテリ信号の代
わりに信号処理装置へ送るとともにリンガー信号を信号
処理装置へ送らないようにする。

Description

【発明の詳細な説明】

【産業上の利用分野】本発明はシグナリング監視方式に
関し、特に２線式交換機に接続された加入者系伝送装置
におけるシグナリング監視方式に関するものである。

【０００１】加入者系伝送装置は、交換機からの印加電
圧により交換機の状態を監視する必要があり、その監視
状態とは、ノーマル／リバース給電の有無、リンガ
ー信号の有無、ノーマル／リバース電流信号の有無な
どがあげられ、これらをシグナリング監視と総称してい
る。

【０００２】

【従来の技術】図１０は従来より用いられている加入者
系伝送装置におけるシグナリング監視方式を示したもの
で、図中、１００は２線式交換機を示し、２００は加入
者系伝送装置を示している。

【０００３】交換機１００からはチップ線１０１とリン
グ線１０２を介して加入者系伝送装置が接続されてお
り、チップ線１０１はノーマル状態ではグランド側に設
定されており、リング線１０２は例えば−４８Ｖに設定
されている。

【０００４】また、１０３〜１０９はコンパレータを示
し、このうちコンパレータ１０３，１０４の入力端子は
チップ線１０１に共通に接続されており、その出力端子
も信号処理装置としてのＣＰＵ１１０に共通に接続され
ている。なお、コンパレータ１０３〜１０９はシンボリ
ックに示したものである。

【０００５】また、コンパレータ１０５，１０６も同様
にしてリング線１０２に共通に接続されており、その出
力端子もＣＰＵ１１０に共通に接続されている。

【０００６】また、コンパレータ１０７の入力端子はリ
ング線１０２との間にリンガー検出用のコンデンサ１１
１が接続されており、その出力端子はＣＰＵ１１０に接
続されている。

【０００７】コンパレータ１０８，１０９の入力端子は
それぞれチップ線１０１，リング線１０２に接続されて
おり、それらの出力端子はＣＰＵ１１０にそれぞれ接続
されている。

【０００８】また、１１２はＣＰＵ１１０におけるオン
フック／オフフック送出部１１３からの制御信号によっ
てＯＮ／ＯＦＦ制御されるスイッチであり、送出部１１
３がオフフック状態を検出したときＯＮとなってループ
回路を形成するものである。

【０００９】このような従来のシグナリング監視方式の
動作においては、チップ線１０１，リング線１０２がそ
れぞれ正常に接続されている状態では、コンパレータ１
０３がチップ線グランド検出信号、すなわちノーマルバ
ッテリ信号ＮＢをＣＰＵ１１０に与えるとともに、コン
パレータ１０６がリング線バッテリ検出信号をＣＰＵ１
１０に与える。

【００１０】しかしながら、チップ線１０１とリング線
１０２の接続ミスなどによりチップ線１０１がバッテリ
側に接続されており、リング線１０２がグランド側に検
出されているような状態においてはそれぞれコンパレー
タ１０４によりチップ線パッテリ検出信号がＣＰＵ１１
０に与えられ、コンパレータ１０５によってリング線グ
ランド検出信号、すなわちリバースバッテリ信号ＲＢが
ＣＰＵ１１０に与えられるようにしている。

【００１１】したがって、論理的にはノーマル時は例え
ばＮＢ＝Ｌ，ＲＢ＝Ｈで、リバース時はＲＢ＝Ｌ，ＮＢ
＝Ｈとなる。

【００１２】さらに、また、リンガー信号はリング線１
０２を介して流されるので、このリンガー信号はコンデ
ンサ１１１で直流成分が除去されることによりコンパレ
ータ１０７で検出されてリンガー信号ＲＧとしてＣＰＵ
１１０に与えられる。

【００１３】さらに、上記のように送出部１１３からオ
フフック信号が検出されてスイッチ１１２がＯＮとなり
ループ回路が形成された場合、交換機１００からチップ
線１０１及びスイッチ１１２並びにリング線１０２を介
して交換機１００へ戻るループ電流が流れるので、この
ときの電流をコンパレータ１０８及び１０９がそれぞれ
ノーマル電流検出信号ＮＬＣ及びリバース電流検出信号
ＲＶＣとしてＣＰＵ１１０に与えるようにしている。

【００１４】

【発明が解決しようとする課題】上記のように従来のシ
グナリング監視方式においては交換機からの印加電圧に
より交換機の状態を種々監視しているが、コンパレータ
１０７〜１０９がアナログ回路で構成されているため、
回路規模が非常に大きく実装・コスト面での問題が大き
かった。

【００１５】また、検出する状態が多いので回路の切り
替え時など、同時に数個の検出出力が誤動作するという
問題点もあった。

【００１６】したがって本発明は、交換機の状態を監視
するシグナリング監視方式において、回路規模を縮小す
るとともに検出出力が誤動作しないようにすることを目
的とする。

【００１７】

【課題を解決するための手段】

（１）上記の目的を達成するため、本発明に係るシグナ
リング監視方式は、図１に原理的に示すように、対向局
からオンフック状態信号を受けているとき２線式交換機
１におけるノーマルバッテリ信号又はリバースバッテリ
信号及びリンガー信号を検出するとともにオフフック状
態信号を受けているときノーマルループ電流信号又はリ
バースループ電流信号をディジタル信号の形で出力する
信号検出器４と、該信号検出器４の各出力信号に対して
保護を与えるガード部６，７及びリンガー信号検出を行
うリンガー検出部８を含む演算部５と、該オンフック状
態信号を受けているとき該ノーマルバッテリ信号又は該
リバースバッテリ信号を選択し該オフフック状態信号を
受けているとき該ノーマルループ電流信号又は該リバー
スループ電流信号を選択して信号処理装置１３に与える
セレクタ１０，１１及び該オンフック状態信号を受けて
いるときのみ該リンガー信号を該信号処理装置１３へ出
力するインヒビット部１２を含む制御部９と、を備えて
いる。

【００１８】（２）また上記の信号検出器４は、該２線
間の差動電圧を互いに逆極性で検出する２個の差動増幅
器と、該オンフック状態信号又は該オフフック状態信号
に応じてスレショルドレベルを切り替える切替部と、該
スレショルドレベルと各差動増幅器からの出力信号とを
比較してその比較結果を該ガード部へ出力する２個のコ
ンパレータと、で構成することができる。

【００１９】（３）さらに上記の各ガード部６，７は、
該信号検出器４の各出力信号に対するチャタリング防止
回路と、該リンガー信号の少なくとも半周期分に相当す
る所定遅延時間だけ遅延させる遅延回路とで構成するこ
とができる。

【００２０】（４）さらに上記のリンガー検出部８は、
該ガード部６，７で設定された所定の遅延時間と同じ時
間間隔で該信号検出器４の出力信号を該リンガー信号の
所定周期内で判定したとき、その判定結果が反転した状
態が所定回数だけ連続したとき該リンガー信号と認識す
ることができる。

【００２１】

【作用】

（１）本発明においては、図１に示すように、ＣＰＵ１
３におけるオンフック／オフフック送出部１３０から信
号線１４を経由して送られてくる信号がオンフック状態
を示しているとき、２線式交換機１からはチップ線２及
びリング線３を介してノーマルバッテリ信号またはリバ
ースバッテリ信号が信号検出器４に与えられる。

【００２２】信号検出器４はこれらのノーマルバッテリ
信号またはリバースバッテリ信号を検出して演算部５に
おけるガード部６，７に与えるとともに、リンガー検出
部８にも同時に与えている。

【００２３】ガード部６，７は入力したノーマルバッテ
リ信号またはリバースバッテリ信号に対して一定の保護
を与えてそれぞれセレクタ１０，１１に与える。

【００２４】このとき、リンガー検出部８は現在オンフ
ック状態であるので信号検出器４からの出力信号中にリ
ンガー信号は存在しておらずリンガー検出は行わない。

【００２５】また、制御部９におけるセレクタ１０，１
１は現在オンフック状態であるためガード部６，７から
送られてきたノーマルバッテリ信号またはリバースバッ
テリ信号をそのまま信号処理装置としてのＣＰＵ１３に
ノーマルバッテリ信号ＮＢまたはリバースバッテリ信号
ＲＢとして与える。

【００２６】この後、交換機１からはリンガー信号が送
出されるので、信号検出器４はこのリンガー信号をやは
り検出して演算部５のガード部６，７に与えるとともに
リンガー検出部８に与える。

【００２７】そして、リンガー検出部８ではリンガー信
号を検出すると、これをインヒビット部１２に送るが、
インヒビット部１２は現在オンフック状態信号により禁
止状態にはなっていないためリンガー信号ＲＧを通過さ
せてＣＰＵ１３に与える。

【００２８】ＣＰＵ１３は、リンガー信号ＲＧが与えら
れると、たとえガード部６，７及びセレクタ１０，１１
を介してリンガー信号が与えられてもこれを無視してイ
ンヒビット部１２から与えられたリンガー信号ＲＧのみ
に基づいてリンガー信号ＲＢの検出を行う。

【００２９】一方、対向局からオンフック状態信号より
オフフック状態信号に切り替わったことが送出部１３０
より通知されると、信号線１４を介して従来と同様にス
イッチ１５がＯＮとなりループ回路が形成されるため、
信号検出器４はこのときのチップ線２及びリング線３の
電圧検出によりノーマルループ電流信号またはリバース
ループ電流信号を出力して演算部５に送る。

【００３０】演算部５ではガード部６，７がこれらのノ
ーマルループ電流信号またはリバースループ電流信号を
制御部９のセレクタ１０，１１に転送する。

【００３１】このとき、セレクタ１０，１１は信号線１
４からのオフフック状態信号により切り替えられている
ので、ＣＰＵ１３に対してノーマルループ電流信号ＮＬ
Ｃまたはリバースループ電流信号ＲＶＣを与える。

【００３２】なお、このとき、インヒビット部１２はリ
ンガー検出部８からの出力信号を禁止するようにしてい
るため、ＣＰＵ１３にはリンガー信号ＲＧは送られな
い。

【００３３】このようにして本発明によれば、信号検出
器４から以降はディジタル信号の形で処理されるため回
路規模を小さくすることができるとともにガード部６，
７によりその雑音も除去することが容易となる。

【００３４】（２）また、本発明による信号検出器は上
記のようにノーマルバッテリ信号またはリバースバッテ
リ信号及びリンガー信号とノーマルループ電流信号また
はリバースループ電流信号とを同じ回路で検出している
ため、上記のようにオンフック状態時とオフフックとは
その入力電圧に差が出るので、オンフック／オフフック
状態信号に応じてスレショルド切替部が２個のコンパレ
ータのスレショルドレベルを切り替え、これを基準信号
として２個の作動増幅器からの出力信号と比較し、その
出力を演算部に与えており、いずれの入力信号の場合に
も正常なディジタル信号として後続の演算部へ与えるこ
とが可能となる。

【００３５】（３）本発明においては、上記のように各
信号のチャタリングを防止するために各ガード部にチャ
タリング防止回路が設けられており、さらには、リンガ
ー信号の少なくとも半周期分に相当する所定時間だけ遅
延させる遅延回路を設けたことにより後述するようにリ
ンガー信号の検出とのタイミング合わせを行うことがで
きる。

【００３６】（４）本発明においては、リンガー検出部
８は信号検出器４の出力信号を入力してリンガー信号の
検出を行うわけであるが、ガード部で設定された所定の
遅延時間と同じ時間間隔でかつリンガー信号の所定周期
内で信号検出器の出力信号を判定しているため、判定結
果が判定した状態が所定回数だけ連続して生ずる状態を
正確に検出することが可能となる。

【００３７】

【実施例】図２は図１に示した信号検出器の実施例を示
したもので、図１においては図１０と同様にチップ線２
及びリング線３と信号検出器４との接続関係がシンボリ
ックに示されているが、この実施例ではチップ線２及び
リング線３の各出力信号を交換器１の２線間の差動電圧
として互いに逆極性で検出する２個の差動増幅器２１，
２２と、ＣＰＵ１３の送出部１３０から信号線１４を介
して送られて来るオンフック／オフフック状態信号を入
力してスレショルド（閾値）レベルを切り替えるスレシ
ョルド切替部２３と、差動増幅器２１，２２の各出力信
号をそれぞれ反転入力端子に入力するとともにスレショ
ルド切替部２３からのスレショルドレベルを非反転入力
端子に入力してそれぞれ−電位検出及び＋電位検出を行
う２つのコンパレータ２４，２５とで構成されている。

【００３８】このような信号検出器の動作においては、
チップ線２が正常にグランドレベルにありリング線３が
リバースバッテリレベルにある場合、差動増幅器２１は
両入力信号レベルが加算される形となってコンパレータ
２４に与えられ、差動増幅器２２においては逆に減算さ
れた値がコンパレータ２５に送られる。

【００３９】この結果、コンパレータ２４においては反
転入力端子の入力レベルが大きくなるためその出力端子
はＬレベルとなり、コンパレータ２５においては反転入
力端子に負の信号が入力されるためその出力端子はＨレ
ベルとなる。

【００４０】そして、このようにしてコンパレータ２
４，２５から出力された論理レベル“Ｌ”及び“Ｈ”は
演算部５のガード部６及び７にそれぞれ送られる。

【００４１】一方、上記の場合はオンフック状態の場合
であるが、オフフック状態に切り替わった場合には図１
に示すようにスイッチ１５がＯＮとなるため差動増幅器
２１，２２への入力信号レベルは低下するのでコンパレ
ータ２４，２５の各反転入力端子への入力レベルは低下
することになる。

【００４２】したがって、スレショルド切替部２３では
このようなオフフック状態に合わせてスレショルドレベ
ルを低く切り替えることによりオンフック時と同様の比
較をコンパレータ２４，２５において行わせることがで
き、演算部５でのディジタル処理が変化なく正常にでき
る。

【００４３】図３は図２に示したスレショルド切替部２
３の実施例を示したもので、この実施例ではＣＰＵ１３
からのオンフック／オフフック状態信号を入力するドラ
イバ回路３１と、このドライバ回路の出力信号に基づい
てスレショルドレベルＴｈ１，Ｔｈ２のいずれかを選択
する選択スイッチ３２とで構成されており、この選択ス
イッチ３２の出力がコンパレータ２４，２５の非反転入
力端子に与えられるようになっている。

【００４４】図４は図１に示した演算部５におけるガー
ド部６（またはガード部７）の実施例を示したもので、
この実施例ではガード部６の例を取り上げると、図２に
示したコンパレータ２４の出力信号とクロック信号とを
受けてチャタリング防止を行うチャタリング防止回路４
１と、同じくコンパレータ２４の出力信号とクロック信
号とを受けて一定の時間間隔を作成するためのタイマー
作成部４２とを入力部に備えている。

【００４５】そして、チャタリング防止回路４１から出
力された信号検出器出力は８段縦続構成のＤ−ＦＦ（フ
リップフロップ）５１〜５８と、これらのＤ−ＦＦ５１
〜５８の各出力信号としてのＤＡＴＡ１〜８を入力する
ＡＮＤゲート５９とチャタリング防止回路４１の出力信
号を同じく８段縦続構成で入力するＤ−ＦＦ６０〜６７
と、これらのＤ−ＦＦ６０〜６７の各出力信号を入力す
るＮＡＮＤゲート６８と、ＡＮＤゲート５９とＮＡＮＤ
ゲート６８の各出力信号を入力して実質的にＲ−Ｓフリ
ップフロップと同じ機能を果たすためのＡＮＤゲート６
９〜７１とを備えている。

【００４６】まず、このガード部６の入力部におけるタ
イマー作成部４２は図５〔１〕（ａ）に示すように入力
信号がチャタリング状態を示しているとき、一定のタイ
マー時間３０ｍｓだけ遅延させる信号をチャタリング防
止回路４１に与える。

【００４７】これを受けてチャタリング防止回路４１は
同図に示すようなチャタリング信号が終了した時点から
３０ｍｓ経過した時点でノーマルバッテリ信号ＮＢまた
はリバースバッテリ信号ＲＢをイネーブル状態（論理
“Ｌ”）にしている。

【００４８】これにより、信号検出器４において出力さ
れるディジタル信号がテャタリング状態を示していても
このガード部６，７において除去されることとなる。

【００４９】また、Ｄ−ＦＦ５１〜５８においては図６
に示すタイムチャートに示すごとくクロック信号ＣＬＫ
に基づいて信号検出器の出力を一段づつＤＡＴＡ１〜Ｄ
ＡＴＡ８に示すごとくシフトして行き、これらをＡＮＤ
ゲート５９に与えるようにしている。

【００５０】一方、Ｄ−ＦＦ６０〜６７においてもチャ
タリング防止回路４１の出力信号を受けてＤ−ＦＦ５１
〜５８と同様にクロック信号ＣＬＫに基づき一つづつシ
フトしてＮＡＮＤゲート６８に送るようにしている。

【００５１】ＮＡＮＤゲート６８の出力は最初は“Ｈ”
となっており、これと反対にＡＮＤゲート５９の出力信
号は“Ｌ”になっているため、ＡＮＤゲート６９〜７１
を経由することによりＡＮＤゲート７１の出力信号は例
えば“Ｈ”となってセレクタ１０へ送られる。

【００５２】そして、クロックＣＬＫが８個分連続して
チャタリング防止回路４１の出力が“Ｈ”レベルになっ
たときにはＡＮＤゲート５９が“Ｈ”レベルとなりこれ
に対してＮＡＮＤゲート６８は全ての入力が“Ｈ”とな
るためその出力信号は“Ｌ”に反転する。

【００５３】この結果、ＡＮＤゲート７１の出力は
“Ｌ”に反転してセレクタ１０へ与えることになる。

【００５４】このようにしてこのガード部６においては
図５〔１〕に示すように、コンパレータ２４（または２
５）の出力が立ち上がってからＤ−ＦＦ５１〜５８及び
６０〜６７で決定される一定の遅延時間（３０ｍｓ）だ
け遅延された形で出力信号が発生される。

【００５５】この図５〔１〕に示すようにガード部６，
７においては遅延時間（３０ｍｓ）がリンガー検出部８
におけるリンガー信号の周期に対応した形で設定されて
いる。

【００５６】これを同図〔２〕に示したタイムチャート
で説明すると、同図（ａ）及び（ｂ）に示すようにコン
パレータ２４及び２５の出力は例えば図示のような形で
リンガー検出部８に与えられるが、リンガー信号は通常
５０ｍｓを一周期としているため、その半周期分である
２５ｍｓ前後の時間間隔で一周期内で信号の反転が存在
するか否かを検出すれば、このリンガー信号が検出でき
ることになる。

【００５７】すなわち、リンガー信号の一周期が５０ｍ
ｓでありその半周期が２５ｍｓであるからこの半周期分
より若干長い周期である３０ｍｓに基づいてその前後で
コンパレータ２４，２５の出力が反転しているか否かを
判定し、且つこの反転する回数が例えば３回連続して続
いた場合にリンガー信号が検出されたものとして同図
（ｃ）に示すように検出信号を発生すれば良いことにな
る。

【００５８】このようなことから、リンガー検出部にお
ける判定周期３０ｍｓとガード部における遅延回路の遅
延時間３０ｍｓが一致した形で設定されていることにな
る。

【００５９】図７は図１に示した制御部９の実施例を示
したもので、この実施例を見れば判るように、ＣＰＵ１
３における送出部１３０からのオンフック／オフフック
状態信号はセレクタ１０，１１に与えられるとともにイ
ンヒビット部１２にも与えられている。

【００６０】図８は図７に示したセレクタ１０，１１の
実施例を示したもので、この実施例ではオンフック／オ
フフック状態信号の論理レベルを反転させるためのイン
バータ８１と、このインバータ８１の出力信号とガード
部６，７からの出力信号とを入力してＣＰＵ１３にノー
マルバッテリ信号ＮＢまたはリバースバッテリ信号ＲＢ
を与えるためのＡＮＤゲート８２と、ガード部６，７の
出力信号とオンフック／オフフック状態信号とを入力し
てＣＰＵ１３にノーマルループ電流信号ＮＬＣまたはリ
バースループ電流信号ＲＬＣを与えるためのＡＮＤゲー
ト８３とで構成されている。

【００６１】すなわち、ＣＰＵ１３の送出部１３０から
オンフック状態信号（“Ｌ”レベル）が送られて来る
と、ＡＮＤゲート８２はインバータ８１の出力信号によ
りイネーブル状態となっているためガード部６，９の出
力信号をノーマルバッテリ信号ＮＢまたはリバースバッ
テリ信号ＲＢとしてＣＰＵ１３に与える。

【００６２】一方、オフフック状態信号（“Ｈ”レベ
ル）となった時には、インバータ８１を介してＡＮＤゲ
ート８２はディスエーブル状態となるためノーマルバッ
テリ信号ＮＢまたはリバースバッテリ信号ＲＢはＣＰＵ
１３に送られず、この場合にはＡＮＤゲート８３がイネ
ーブル状態となってガード部６，７の出力信号を通過さ
せるのでＣＰＵ１３にはノーマルループ電流信号ＮＬＣ
またはリバースループ電流信号ＲＬＣが与えられること
になる。

【００６３】図９は図１並びに図７に示したインヒビッ
ト部の実施例を示したもので、リンガー検出部８からの
リンガ検出信号とオンフック／オフフック状態信号とを
受けてＣＰＵ１３へリンガー信号ＲＧを与えるＡＮＤゲ
ート９０で構成されており、オフフック状態信号
（“Ｈ”レベル）のときのみこのＡＮＤゲート９０はイ
ネーブル状態となるのでリンガー検出部８からのリンガ
ー信号をＣＰＵ１３へリンガー信号ＲＧとして送るよう
にしている。

【００６４】

【発明の効果】以上説明したように本発明に係るシグナ
リング監視方式によれば、対向局からオンフック状態信
号を受けているときには２線式交換機におけるノーマル
バッテリ信号又はリバースバッテリ信号を一定の保護を
与えた後に信号処理装置に送るとともに交換機のリンガ
ー信号についても別途検出して信号処理装置へ送り、オ
ンフック状態からオフフック状態に変わったときには交
換機のノーマルループ電流信号またはリバースループ電
流信号を検出してノーマルバッテリ信号またはリバース
バッテリ信号の代わりに信号処理装置へ送るとともにリ
ンガー信号を信号処理装置へ送らないように構成したの
で、アナログ形式の回路を減少させることにより回路規
模を縮小することが可能となるとともに信号保護により
検出信号の誤動作を除去することができる。

【図面の簡単な説明】

【図１】本発明に係るシグナリング監視方式の構成を原
理的に示したブロック図である。

【図２】本発明に係るシグナリング監視方式に用いる信
号検出器の実施例を示したブロック図である。

【図３】本発明に係るシグナリング監視方式に用いる信
号検出器内のスレショルド切替部の実施例を示したブロ
ック図である。

【図４】本発明に係るシグナリング監視方式に用いるガ
ード部の実施例を示したブロック図である。

【図５】本発明に係るシグナリング監視方式に用いる演
算部の動作タイムチャート図である。

【図６】本発明に係るシグナリング監視方式に用いるガ
ード部の動作タイムチャート図である。

【図７】本発明に係るシグナリング監視方式に用いる制
御部の実施例を示したブロック図である。

【図８】本発明に係るシグナリング監視方式に用いる制
御部内のセレクタの実施例を示した回路図である。

【図９】本発明に係るシグナリング監視方式に用いる制
御部内のインヒビット部の実施例を示した回路図であ
る。

【図１０】従来のシグナリング監視方式を示したブロッ
ク図である。

【符号の説明】

１ ２線式交換機 ２ チップ線 ３ リング線 ４ 信号検出器 ５ 演算部 ６，７ ガード部 ８ リンガー検出部 ９ 制御部 １０，１１ セレクタ １２ インヒビット部 １３ ＣＰＵ（信号処理装置） １３０ オンフック／オフフック送出部 図中、同一符号は同一または相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川田 金治 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内 (72)発明者 小林 和明 栃木県小山市城東３丁目28番１号 富士通 ディジタル・テクノロジ株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】対向局からオンフック状態信号を受けてい
   るとき２線式交換機におけるノーマルバッテリ信号又は
   リバースバッテリ信号及びリンガー信号を検出するとと
   もにオフフック状態信号を受けているときノーマルルー
   プ電流信号又はリバースループ電流信号をディジタル信
   号の形で出力する信号検出器と、 該信号検出器の各出力信号に対して保護を与えるガード
   部及びリンガー信号検出を行うリンガー検出部を含む演
   算部と、 該オンフック状態信号を受けているとき該ノーマルバッ
   テリ信号又は該リバースバッテリ信号を選択し該オフフ
   ック状態信号を受けているとき該ノーマルループ電流信
   号又は該リバースループ電流信号を選択して信号処理装
   置に与えるセレクタ及び該オンフック状態信号を受けて
   いるときのみ該リンガー信号を該信号処理装置へ出力す
   るインヒビット部を含む制御部と、 を備えたことを特徴とするシグナリング監視方式。
2. 【請求項２】請求項１において、該信号検出器が、該２
   線間の差動電圧を互いに逆極性で検出する２個の差動増
   幅器と、該オンフック状態信号又は該オフフック状態信
   号に応じてスレショルドレベルを切り替える切替部と、
   該スレショルドレベルと各差動増幅器からの出力信号と
   を比較してその比較結果を該ガード部へ出力する２個の
   コンパレータと、で構成されたことを特徴とするシグナ
   リング監視方式。
3. 【請求項３】請求項１又は２において、各ガード部が、
   該信号検出器の各出力信号に対するチャタリング防止回
   路と、該リンガー信号の少なくとも半周期分に相当する
   所定遅延時間だけ遅延させる遅延回路とで構成されてい
   ることを特徴としたシグナリング監視方式。
4. 【請求項４】請求項３において、該リンガー検出部が、
   該ガード部で設定された所定の遅延時間と同じ時間間隔
   で該信号検出器の出力信号を該リンガー信号の所定周期
   内で判定したとき、その判定結果が反転した状態が所定
   回数だけ連続したとき該リンガー信号と認識することを
   特徴としたシグナリング監視方式。