JPH08250722A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH08250722A
JPH08250722A JP5397595A JP5397595A JPH08250722A JP H08250722 A JPH08250722 A JP H08250722A JP 5397595 A JP5397595 A JP 5397595A JP 5397595 A JP5397595 A JP 5397595A JP H08250722 A JPH08250722 A JP H08250722A
Authority
JP
Japan
Prior art keywords
film
silicon thin
thin film
oxide film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5397595A
Other languages
English (en)
Inventor
Hideo Miura
英生 三浦
Asao Nishimura
朝雄 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5397595A priority Critical patent/JPH08250722A/ja
Publication of JPH08250722A publication Critical patent/JPH08250722A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】シリコン薄膜端部における酸化膜(絶縁膜)
に、その上部に堆積したシリコン薄膜の内部応力に起因
した応力集中に基づく損傷が発生しないような半導体装
置構造及びその製造方法を提供する。 【構成】絶縁膜上にシリコン薄膜あるいはシリコン薄膜
と金属薄膜の積層膜を堆積した後に、加工(パターニン
グ)し、絶縁膜端部から、絶縁膜の厚さ以上の長さで絶
縁膜をエッチング除去し、その後引き続き熱酸化を行
い、絶縁膜の上層のシリコン薄膜及び下層の単結晶シリ
コン基板あるいはシリコン薄膜を酸化することで、絶縁
膜として酸化膜を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、高集積半導体装置において、MOS型ト
ランジスタのゲート酸化膜あるいはトンネル酸化膜を形
成する半導体装置の製造方法及びその製造方法を使用し
て製造した半導体装置に関する。
【0002】
【従来の技術】高集積半導体装置に使用されているMO
S(Metal−Oxide−Semiconductor)型トランジスタある
いはコンデンサ構造では、シリコン酸化膜あるいは窒化
硅素膜からなる薄い絶縁膜を如何に安定にかつ高い信頼
性で形成するかが重要な課題となっている。このような
絶縁膜は、単結晶シリコン基板あるいは多結晶シリコン
薄膜上に形成され、さらにその上に多結晶シリコン薄膜
が堆積される。この後、各トランジスタあるいはコンデ
ンサを形成するためには、上部に堆積されたシリコン薄
膜を一部除去(パターニング)することでトランジスタ
あるいはコンデンサを分離形成する。シリコン薄膜は場
合によっては1000MPa を越える内部応力を有するため、
このパターニングに伴い発生したシリコン薄膜端部の近
くの絶縁膜内部には応力集中場が形成される。この応力
集中に伴い、絶縁膜内部では原子間隔にひずみが生じる
ために、原子間結合力の低下あるいは結合破壊等が生じ
る場合があり、絶縁膜の信頼性が低下してしまう。この
ため、特開平4−112579 号公報に記載されているよう
に、応力集中が発生するシリコン薄膜端の近くで絶縁膜
の厚さを厚くすることで絶縁膜の強度を向上させる方法
が提案されている。
【0003】
【発明が解決しようとする課題】従来技術では、MOS
構造のゲート端部の近くに厚さの異なる(厚い)酸化膜
を形成した後、シリコン薄膜を堆積するという半導体装
置構造及びその製造方法を開示している。しかし、酸化
膜を形成した後にシリコン薄膜を堆積し、シリコン薄膜
をパターニングするという製造方法(工程)を用いる
と、必ずシリコン薄膜端の近くは応力集中場となるため
に、この領域の酸化膜には何らかの損傷が加わることに
なり、必ずしも酸化膜の信頼性が向上しないという問題
があった。
【0004】本発明の目的は、シリコン薄膜端部におけ
る酸化膜(絶縁膜)に、その上部に堆積したシリコン薄
膜の内部応力に起因した応力集中に基づく損傷が発生し
ないような半導体装置構造及びその製造方法を提供する
ことにある。
【0005】
【課題を解決するための手段】絶縁膜に特に損傷が加わ
るのは、その上部に堆積したシリコン薄膜を加工(パタ
ーニング)した後であるので、絶縁膜の信頼性向上を図
るためには、損傷を受けた部分を除去して改めて同様の
絶縁膜を形成しなければならない。そこで、本発明で
は、絶縁膜上にシリコン薄膜あるいはシリコン薄膜と金
属薄膜の積層膜を堆積した後に、加工(パターニング)
し、前記絶縁膜端部から、少なくても前記絶縁膜の厚さ
以上の長さで前記絶縁膜をエッチング除去し、その後、
引き続き熱酸化を行い、絶縁膜の上層のシリコン薄膜及
び下層の単結晶シリコン基板あるいはシリコン薄膜を酸
化することで、絶縁膜として酸化膜を形成する。シリコ
ンを酸化して酸化膜を作製する場合には、厚さ1のシリ
コンから厚さ約2.25 の酸化膜が得られるので、絶縁
膜の上下のシリコンが例えば同量酸化されてエッチング
除去された絶縁膜の領域(厚さ)を覆うと仮定すると、
各シリコン層が、元の絶縁膜の厚さを1とすると、それ
ぞれ約0.4 消費されることになる。結果的に、新たに
形成された酸化膜の厚さは、酸化前の絶縁膜の厚さの約
1.8 倍になる。
【0006】
【作用】絶縁膜上に堆積したシリコン薄膜あるいはシリ
コン薄膜と金属薄膜の積層膜を堆積,加工(パターニン
グ)した後に、シリコン薄膜あるいはシリコン薄膜と金
属薄膜の積層膜端部の近くの絶縁膜を除去するので、応
力集中の損傷を受けた絶縁膜は、半導体素子構造から除
去されることになり、絶縁膜の信頼性低下を防止するこ
とができる。さらに、絶縁膜の拘束(絶縁膜との接着起
因)から解放されるシリコン薄膜の端部の近くは、内部
応力も解放される。したがって、この後、再酸化を行う
場合には、内部応力が解放された状態のシリコンが酸化
されることになり、新しく形成される酸化膜の内部は除
去される前の酸化膜の内部応力と比較して、大きく低減
するため、上部のシリコン薄膜から受ける損傷は大幅に
低減される。
【0007】実際に、単結晶シリコン基板上に、厚さ1
0nmのシリコン熱酸化膜を形成し、その上に1000MPa
の内部応力を有するシリコン薄膜を厚さ150nm堆積
し、シリコン薄膜を幅1μmのストライプ形状に加工し
た場合に、シリコン熱酸化膜内部に発生する応力分布を
解析した結果を図2に示す。一般に、シリコン熱酸化膜
内部には、膜形成時に圧縮応力が発生する。しかし、引
張応力を有する薄膜をその上部に堆積すると、膜の収縮
に起因して膜端部の近くの応力状態は図に示したように
引張応力状態に反転してしまう。ガラスのような脆性材
料は、引張応力に対する強度が極端に低く、大きなダメ
ージを受けることになる。この応力反転領域は、膜端部
から酸化膜厚の2倍程度の領域にのみ極在して存在する
もので、特に膜端部から膜厚程度の領域において応力集
中が顕著に現われる。したがって、このダメージを受け
た酸化膜を除去してしまうことが、製品の信頼性向上に
は重要となる。
【0008】既に存在していた、ダメージを受けた酸化
膜を除去し、上下のシリコンを酸化して新たな酸化膜を
形成する(埋め込む)ため、新しく形成された酸化膜の
膜質は、本質的に除去前の酸化膜厚と比較して約80%
厚くなる。新しく形成される酸化膜の内部は除去される
前の酸化膜の内部応力と比較して、大きく低減するた
め、上部のシリコン薄膜から受ける損傷は大幅に低減さ
れるため、酸化膜の信頼性は大幅に向上する。
【0009】
【実施例】以下、本発明の一実施例を図1,図2を使用
して説明する。図1は、本発明を使用したMOS型トラ
ンジスタの製造方法を示したものである。単結晶シリコ
ン基板1上に厚い素子分離酸化膜2を形成した後、薄い
熱酸化膜(ゲート酸化膜3)を形成し、ゲート電極4とし
てシリコン薄膜を堆積する。なお、ゲート電極膜4は、
シリコン薄膜に限定されるものではなく、高融点金属材
料あるいはシリサイド合金薄膜等あるいはシリコン薄膜
と高融点金属材料あるいはシリサイド合金薄膜等の積層
構造からなるものでもよい。このゲート電極膜4を堆積
後、パターニング加工した断面形状を示したのが図1
(a)である。この状態におけるゲート酸化膜中の応力
分布解析例を示したものが図2である。ゲート電極4に
使用されるシリコン薄膜や高融点金属材料あるいはシリ
サイド合金薄膜等は、膜堆積時に引張の真性応力を持つ
ことが多い。このため、ゲート電極4端のゲート酸化膜
3膜厚相当領域では、このゲート電極保有応力に起因し
た引張の応力集中場が発生する。シリコン酸化膜のよう
な、ガラス系材料の引張強度は、圧縮強度と比較して極
端に低いことが多いため、このような引張応力集中場の
形成は、酸化膜に大きなダメージ(原子間結合の破壊や
結合力の低下)を与えるため、膜の信頼性を大幅に低下
(例えばリーク電流の増加や耐圧の低下)させる。そこ
で、このダメージを受けた領域を、例えばフッ酸系の液
を使用してエッチング除去(図1(b))する。この場合
のゲート電極4端からの除去長さは、少なくても応力集
中が顕著に現われるゲート絶縁膜膜厚以上であることが
望ましい。この後、ゲート電極4あるいはシリコン基板
1を再酸化し、エッチング除去した酸化膜領域に再び酸
化膜5を形成する(図1(c))。この場合、シリコン
が1酸化されると、形成される酸化膜厚は約2.25 と
なるため、元のゲート酸化膜厚(膜厚1)を埋め込み形
成するために必要なシリコン量は約0.8 となり、結果
的に新しく形成された酸化膜5の膜厚は、元のゲート酸
化膜3膜厚の約1.8 倍となる。さらに、ゲート電極4
膜とシリコン基板1が共に酸化されるため、新しく形成
された酸化膜5とシリコン基板1あるいはゲート電極4
との界面の位置(高さ)は元のゲート酸化膜3とそれぞ
れの界面位置(高さ)とは異なることになる(図1(c)
参照)。
【0010】本実施例では、シリコン薄膜端部の近くの
絶縁膜(ゲート酸化膜3)を除去するので、応力集中の
損傷を受けた絶縁膜(ゲート酸化膜3)は、半導体素子
構造から除去されることになり、絶縁膜の信頼性を向上
させることができる。さらに、絶縁膜の拘束から解放さ
れるゲート電極4膜(シリコン薄膜)の端部の近くの内
部応力も解放される。したがって、この後、再酸化を行
う場合には、内部応力が解放された状態のシリコンが酸
化されることになり、新しく形成される酸化膜の内部応
力は、除去される前の酸化膜の内部応力と比較して大き
く低減し、かつ新しく形成される酸化膜の膜厚は元の約
1.8 倍に増加するため、上部のシリコン薄膜から受け
る損傷は大幅に低減され、酸化膜ひいてはMOS型トラ
ンジスタの信頼性が向上する。
【0011】次に、本発明の第二の実施例を図3を使用
して説明する。図3は、本発明を使用した不揮発性メモ
リであるフラッシュメモリの製造方法を示したものであ
る。単結晶シリコン基板1上に厚い素子分離酸化膜2を
形成した後、薄い熱酸化膜(トンネル酸化膜6)を形成
し、浮遊電極7としてシリコン薄膜を堆積する。さらに
薄い絶縁膜8を介して制御電極9を形成する。なお、本
浮遊電極7あるいは制御電極9は、シリコン薄膜に限定
されるものではなく、高融点金属材料あるいはシリサイ
ド合金薄膜等あるいはシリコン薄膜と高融点金属材料あ
るいはシリサイド合金薄膜等の積層構造からなるもので
もよい。この制御電極9を堆積後、パターニング加工し
た断面形状を示したのが図3(a)である。この状態に
おける絶縁膜8中の応力分布は、制御電極9に使用され
るシリコン薄膜や高融点金属系薄膜が、膜堆積時に引張
の真性応力を持つことが多いため、第一の実施例で述べ
た図2に示したものと同様な分布となり、電極端の近く
で引張応力の集中が発生する。シリコン酸化膜のような
ガラス系材料の引張強度は圧縮強度と比較して極端に低
いことが多いため、このような引張応力の集中は、膜に
大きなダメージ(原子間結合の破壊や結合力の低下)を
与えるため、膜の信頼性を大幅に低下(例えばリーク電
流の増加や耐圧の低下)させる。そこで、このダメージ
を受けた絶縁膜8を例えばフッ酸系の液でエッチング除
去(同図(b))する。この場合の除去長さは、少なく
ても応力集中が顕著に現われる絶縁膜8の膜厚以上であ
ることが望ましい。この後、制御電極9あるいは浮遊電
極7あるいはシリコン基板1を再酸化し、エッチング除
去した酸化膜領域に再び酸化膜10を形成する(同図
(c))。この場合、シリコンが1酸化されると、形成
される酸化膜厚は約2.25 となるため、元の絶縁膜厚
(膜厚1)を埋め込み形成するために必要なシリコン量
は約0.8となり、結果的に酸化膜厚は元の絶縁膜厚の
約1.8倍となる。さらに、浮遊電極7と制御電極9が
共に酸化されるため、新しく形成された酸化膜10と浮
遊電極7あるいは制御電極9との界面位置(高さ)は元
の絶縁膜とそれぞれの界面位置(高さ)とは異なること
になる(同図(c)参照)。
【0012】本実施例では、制御電極9と浮遊電極7に
挟まれた絶縁膜8の端部の近くを除去するので、応力集
中の損傷を受けた絶縁膜8は、半導体素子構造から除去
されることになり、絶縁膜の信頼性低下を防止すること
ができる。さらに、絶縁膜の拘束から解放される制御電
極9あるいは浮遊電極7の端部の近くは内部応力も解放
される。したがって、この後、再酸化を行う場合には、
内部応力が解放された状態のシリコンが酸化されること
になり、新しく形成される酸化膜の内部応力は、除去す
る前の酸化膜の内部応力と比較して大きく減少し、かつ
新しく形成される酸化膜の膜厚は元の約1.8 倍に増加
するため、上部の制御電極9から受ける損傷は大幅に低
減され、酸化膜ひいてはフラッシュメモリの信頼性が向
上する。
【0013】次に、本発明の第三の実施例を図4を使用
して説明する。図4は、本発明を使用した、不揮発性メ
モリであるフラッシュメモリの製造方法を示したもので
ある。単結晶シリコン基板1上に厚い素子分離酸化膜2
を形成した後、薄い熱酸化膜(トンネル酸化膜6)を形
成し、浮遊電極7としてシリコン薄膜を堆積する。さら
に、薄い絶縁膜8を介して制御電極9を形成する。な
お、本浮遊電極7あるいは制御電極9は、シリコン薄膜
に限定されるものではなく、高融点金属材料あるいはシ
リサイド合金薄膜等あるいはシリコン薄膜と高融点金属
材料あるいはシリサイド合金薄膜等の積層構造からなる
ものでもよい。制御電極9を堆積後、パターニング加工
した断面形状を示したのが図4(a)である。この状態
における絶縁膜8あるいはトンネル酸化膜6中の応力分
布は、制御電極9あるいは浮遊電極7に使用されるシリ
コン薄膜や高融点金属系薄膜が、膜堆積時に引張の真性
応力を持つことが多いため、第一の実施例で述べた図2
に示したものと同様な分布となり、電極端の近くにおい
て引張応力の集中が発生する。シリコン酸化膜のような
ガラス系材料の引張強度は圧縮強度と比較して極端に低
いことが多いため、このような引張応力の集中は、膜に
大きなダメージ(原子間結合の破壊や結合力の低下)を
与えるため、膜の信頼性を大幅に低下(例えばリーク電
流の増加や耐圧の低下)させる。そこで、このダメージ
を受けた絶縁膜8及びトンネル酸化膜6を例えばフッ酸
系の液でエッチング除去(同図(b))する。この場合
の除去長さは、少なくとも応力集中が顕著に現われる絶
縁膜8及びトンネル酸化膜6のそれぞれ膜厚以上である
ことが望ましい。この後、制御電極9あるいは浮遊電極
7あるいはシリコン基板1を再酸化し、エッチング除去
した酸化膜領域に再び酸化膜10を形成する(同図
(c))。この場合、シリコンが1酸化されると、形成
される酸化膜厚は約2.25 となることから、元の絶縁
膜8(あるいはトンネル酸化膜6)膜厚(膜厚1)を埋
め込み形成するために必要なシリコン量は約0.8とな
り、結果的に酸化膜厚は元の絶縁膜8(あるいはトンネ
ル酸化膜6)膜厚の約1.8 倍となる。さらに、浮遊電
極7と制御電極9が共に酸化されることから、新しく形
成された酸化膜10と浮遊電極7あるいは制御電極9と
の界面位置(高さ)は元の絶縁膜とそれぞれの界面位置
(高さ)とは異なることになる(同図(c)参照)。
【0014】なお、本実施例では絶縁膜8とトンネル酸
化膜6の電極端の近くの領域を同時にエッチング除去し
たが、必ずしも同時に行う必要はなく、第一の実施例及
び第二の実施例で述べたように、それぞれトンネル絶縁
膜6は浮遊電極7の堆積(エッチング加工)後に、絶縁
膜8は制御電極9の堆積(エッチング加工)後に別々に
端部除去及び再酸化を行ってもよい。
【0015】本実施例では、制御電極9と浮遊電極7に
挾まれた絶縁膜8あるいは浮遊電極7とシリコン基板1
に挾まれたトンネル酸化膜6の端部の近くを除去するの
で、応力集中の損傷を受けた絶縁膜8あるいはトンネル
酸化膜6は、半導体素子構造から除去されることにな
り、絶縁膜の信頼性低下を防止することができる。さら
に、絶縁膜の拘束から解放される制御電極9あるいは浮
遊電極7の端部の近くは内部応力も解放される。したが
って、この後、再酸化を行う場合には、内部応力が解放
された状態のシリコンが酸化されることになり、新しく
形成される酸化膜の内部応力は、除去する前の酸化膜の
内部応力と比較して大きく減少し、かつ新しく形成され
る酸化膜の膜厚は元の約1.8 倍に増加するため、上部
の制御電極9から受ける損傷は大幅に低減され、酸化膜
ひいてはフラッシュメモリの信頼性が向上する。
【0016】
【発明の効果】本発明では、主としてシリコン薄膜から
なる電極端の近くの絶縁膜を除去するので、応力集中の
損傷を受けた絶縁膜は、半導体素子構造から除去される
ことになり、絶縁膜の信頼性低下を防止することができ
る。さらに、絶縁膜の拘束から解放される、主としてシ
リコン薄膜からなる電極の端部の近くは内部応力も解放
される。したがって、この後、再酸化を行う場合には、
内部応力が解放された状態のシリコンが酸化されること
になり、新しく形成される酸化膜の内部応力は、除去す
る前の酸化膜の内部応力と比較して大きく低減し、かつ
新しく形成される酸化膜の膜厚は、元の約1.8 倍に増
加するため、上部の主としてシリコン薄膜からなる電極
から受ける損傷は大幅に低減される。
【図面の簡単な説明】
【図1】本発明を使用した第一の実施例の製造工程の説
明図。
【図2】酸化膜内部の応力分布図。
【図3】本発明を使用した第二の実施例の製造工程の説
明図。
【図4】本発明を使用した第三の実施例の製造工程の説
明図。
【符号の説明】
1…シリコン基板、2…素子分離酸化膜、3…ゲート酸
化膜、4…ゲート電極、5,10…再酸化膜、6…トン
ネル酸化膜、7…浮遊電極、8…絶縁膜、9…制御電
極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/8247 H01L 29/78 371 29/788 29/792

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】単結晶シリコン基板と絶縁膜とシリコン薄
    膜あるいは前記シリコン薄膜と前記絶縁膜と前記シリコ
    ン薄膜の三層積層構造を有する半導体装置において、前
    記絶縁膜の端部から少なくても中央部の膜厚以上の長さ
    領域で、前記絶縁膜の膜厚が、積層構造中央部の近くの
    膜厚と比較して80%以上厚く、前記絶縁膜と前記シリ
    コン薄膜の上下界面高さが中央部の高さとは異なること
    を特徴とする半導体装置。
  2. 【請求項2】前記絶縁膜が、シリコン酸化膜あるいはシ
    リコン酸化膜と窒化硅素膜の積層構造からなる請求項1
    に記載の半導体装置。
  3. 【請求項3】前記単結晶シリコン基板と前記絶縁膜と前
    記シリコン薄膜の三層積層構造を有する半導体装置が、
    MOS型トランジスタである請求項1あるいは2に記載
    の半導体装置。
  4. 【請求項4】前記シリコン薄膜と前記絶縁膜と前記シリ
    コン薄膜の三層積層構造を有する半導体装置がフラッシ
    ュメモリである請求項1あるいは2に記載の半導体装
    置。
  5. 【請求項5】単結晶シリコン基板上に絶縁膜を形成し、
    その上にシリコン薄膜を堆積し、前記シリコン薄膜の一
    部を除去して少なくても前記絶縁膜を露出させ、シリコ
    ン薄膜端から少なくても前記絶縁膜の厚さ以上シリコン
    薄膜下の絶縁膜を除去した後、熱酸化を行い、シリコン
    薄膜下のシリコン薄膜端から少なくても前記絶縁膜の厚
    さ以上の領域において、前記絶縁膜の厚さの80%以上
    厚い熱酸化膜を形成することを特徴とする半導体装置の
    製造方法。
  6. 【請求項6】シリコン薄膜上に絶縁膜を形成し、その上
    にシリコン薄膜を堆積し、前記シリコン薄膜の一部を除
    去して少なくても前記絶縁膜を露出させ、シリコン薄膜
    端から少なくても前記絶縁膜の厚さ以上シリコン薄膜下
    の絶縁膜を除去した後、熱酸化を行い、シリコン薄膜下
    のシリコン薄膜端から少なくても前記絶縁膜の厚さ以上
    の領域において、前記絶縁膜の厚さの80%以上厚い熱
    酸化膜を形成することを特徴とする半導体装置の製造方
    法。
  7. 【請求項7】前記絶縁膜がシリコン酸化膜あるいはシリ
    コン酸化膜と窒化硅素膜の積層構造からなる請求項5あ
    るいは6に記載の半導体装置の製造方法。
JP5397595A 1995-03-14 1995-03-14 半導体装置及びその製造方法 Pending JPH08250722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5397595A JPH08250722A (ja) 1995-03-14 1995-03-14 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5397595A JPH08250722A (ja) 1995-03-14 1995-03-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH08250722A true JPH08250722A (ja) 1996-09-27

Family

ID=12957654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5397595A Pending JPH08250722A (ja) 1995-03-14 1995-03-14 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH08250722A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995414B2 (en) 2001-11-16 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6995414B2 (en) 2001-11-16 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure
US7115930B2 (en) 2001-11-16 2006-10-03 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure
US7135729B2 (en) 2001-11-16 2006-11-14 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure
US7442978B2 (en) 2001-11-16 2008-10-28 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure
US7446364B2 (en) 2001-11-16 2008-11-04 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure
US7812386B2 (en) 2001-11-16 2010-10-12 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure
US8017467B2 (en) 2001-11-16 2011-09-13 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure
US8202774B2 (en) 2001-11-16 2012-06-19 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure
US8324674B2 (en) 2001-11-16 2012-12-04 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure
US8541827B2 (en) 2001-11-16 2013-09-24 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure
US8647940B2 (en) 2001-11-16 2014-02-11 Kabushiki Kaisha Toshiba Semiconductor memory device including multi-layer gate structure

Similar Documents

Publication Publication Date Title
US20090124055A1 (en) Transistor structure and method for making same
JPH11154711A (ja) 半導体装置の製造方法
JPS62257768A (ja) Epromセルの製造方法
US5716864A (en) Method of manufacturing a non-volatile semiconductor memory device with peripheral transistor
RU2168797C2 (ru) Способ изготовления элементов структур очень малого размера на полупроводниковой подложке
JP3542189B2 (ja) 半導体装置の製造方法及び半導体装置
JPH08250722A (ja) 半導体装置及びその製造方法
US7910436B2 (en) Isolated-nitride-region non-volatile memory cell and fabrication method
JP3607684B2 (ja) 半導体装置の製造方法
JPS5932895B2 (ja) 半導体装置およびその製造方法
JPH0284776A (ja) 半導体集積回路装置の製造方法
US20050233530A1 (en) Enhanced gate structure
JPS60160168A (ja) Mos型半導体装置の製造方法
JPH04177828A (ja) 半導体装置の製造方法
JPH11238881A (ja) 半導体装置及びその製造方法
US20020168818A1 (en) Method to manufacture a split gate P+ EEPROM memory cell
JP3340809B2 (ja) 縦型半導体素子及びその製造方法
JPH02150069A (ja) フローテイングゲート型半導体メモリ装置
JPH04316332A (ja) 半導体装置の製造方法
JPH02130821A (ja) 配線形成方法
JPS59154068A (ja) 半導体記憶装置及びその製造方法
JPS61287171A (ja) 絶縁ゲート電界効果形半導体装置の製造方法
JPS58102558A (ja) 半導体装置およびその製造方法
JPS6085543A (ja) 半導体集積回路
JPH0225075A (ja) 半導体装置の製造方法