JPH08250523A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH08250523A
JPH08250523A JP7047984A JP4798495A JPH08250523A JP H08250523 A JPH08250523 A JP H08250523A JP 7047984 A JP7047984 A JP 7047984A JP 4798495 A JP4798495 A JP 4798495A JP H08250523 A JPH08250523 A JP H08250523A
Authority
JP
Japan
Prior art keywords
resin
mold resin
semiconductor device
mold
unnecessary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7047984A
Other languages
English (en)
Other versions
JP3475557B2 (ja
Inventor
Hidenori Teruyama
秀徳 照山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP04798495A priority Critical patent/JP3475557B2/ja
Priority to KR1019960005014A priority patent/KR960035992A/ko
Priority to US08/611,084 priority patent/US5733799A/en
Publication of JPH08250523A publication Critical patent/JPH08250523A/ja
Application granted granted Critical
Publication of JP3475557B2 publication Critical patent/JP3475557B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【目的】 はんだの異常成長によるリード間ショートの
発生を確実に防止することができる半導体装置の製造方
法を提供する。 【構成】 まず、半導体素子をモールド樹脂にて封止し
たのち（Ｓ１０）、モールド樹脂の硬化を加熱により促
進させる（Ｓ１１）。次いで、モールド樹脂の周縁部か
らはみ出した不要樹脂を除去し（Ｓ１２）、その後、リ
ード間を連結するタイバーを切断する（Ｓ１３）。続い
て、モールド樹脂を所定温度に加熱し（Ｓ１４）、その
後、リードにはんだメッキ処理を施す（Ｓ１５）。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子をモールド
樹脂にて封止してなる半導体装置の製造方法に関するも
のである。
【０００２】
【従来の技術】一般に、この種の半導体装置を製造する
にあたっては、半導体素子をモールド樹脂にて封止した
のち、成形後のモールド樹脂を硬化させるべくポストキ
ュアを行う。続いて、モールド樹脂の周縁部からはみ出
した不要樹脂（樹脂ダム、樹脂バリ等）をトリミングパ
ンチや高圧水などで除去するとともに、リード間を連結
しているタイバーを切断し、その後、リードの外装処理
としてリード表面にはんだメッキ処理を施す。ところ
で、樹脂封止後にポストキュアを行うと、図３（ａ）に
示すように、モールド樹脂１の表面に樹脂中のワックス
成分によってワックス膜１ａが形成される。
【０００３】
【発明が解決しようとする課題】ところが、上記従来の
製造方法においては、図３（ｂ）に示すように、樹脂封
止時にモールド樹脂１の周縁部からはみ出した不要樹
脂、特にリードとタイバーに囲まれた空間に充填された
樹脂ダム１ｂをトリミングパンチ２等によって切断する
と、モールド樹脂１の破断面１ｃが外部に露出するとと
もに、切断時の応力によってクラック３が発生すること
がある。これらの破断面１ｃやクラック３表面は他の樹
脂表面のようにワックス膜１ａで覆われていないため、
図３（ｃ）に示すようにモールド樹脂１を洗浄液中に浸
漬して樹脂表面の洗い流しを行ったのち、図４（ａ）に
示すようにモールド樹脂１を化学研磨液中に浸漬する
と、ワックス膜１ａのない破断面１ａやクラック面３ａ
にはんだメッキの核となる物質αが付着する。そして、
図４（ｂ）に示すように陽極板４に電圧を印加してはん
だメッキ処理を行うと、目的とするリードの表面だけで
なく、モールド樹脂１の破断面１ｃやクラック面３ａに
もはんだ成分βが付着し、そこに「はんだの異常成長」
が起こる。その結果、リード間がはんだの異常成長によ
ってショートしてしまい、特に最近の多ピン化、狭ピッ
チ化の傾向にあっては、はんだの異常成長によるリード
間ショートが多発するという問題があった。なお、上述
した「はんだの異常成長」のメカニズムについては、現
段階では明確に実証されていないため、ここでは推定論
として記述している。
【０００４】本発明は、上記問題を解決するためになさ
れたもので、その目的は、はんだの異常成長によるリー
ド間ショートの発生を確実に防止することができる半導
体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、半導体素子を封止するモ
ールド樹脂と、このモールド樹脂から延出したリードと
を備えた半導体装置の製造方法であり、半導体素子をモ
ールド樹脂にて封止する樹脂封止工程と、この樹脂封止
工程後にモールド樹脂の周縁部からはみ出した不要樹脂
を除去する不要樹脂除去工程と、この不要樹脂除去工程
後にモールド樹脂を所定温度に加熱する加熱工程とを有
するものである。
【０００６】
【作用】本発明の半導体装置の製造方法においては、不
要樹脂を除去した後でモールド樹脂を所定温度に加熱す
ることにより、不要樹脂除去工程で発生したモールド樹
脂の破断面（クラック面も含む）にワックス膜が形成さ
れる。これにより、モールド樹脂の破断面がワックス膜
によって覆われるため、その後、はんだメッキ処理を行
っても、リード間には「はんだの異常成長」が起こらな
い。
【０００７】
【実施例】本発明は、樹脂成形後にモールド樹脂に熱を
加えると、樹脂中に含まれるワックス成分によってモー
ルド樹脂の表面にワックス膜が形成されるという事実に
着目し、樹脂表面に破断面が露出する不要樹脂除去工程
の後で、ワックス膜を形成するための加熱処理を行うこ
とを特徴としたもので、以下に本発明の具体的な実施例
を詳しく述べる。図１は本発明に係わる半導体装置の製
造方法の一実施例を説明する工程フロー図である。な
お、本実施例においては、説明の便宜上、上記従来例と
同様の構成部分に同じ符号を付して説明する。まず、樹
脂封止前の段階では、ウエハから個片に分割されたチッ
プ、すなわち半導体素子が例えばリードフレームのダイ
パッド上にダイボンィングされ、その後、ワイヤボンィ
ング等の接続手段をもってリードフレーム内のリード部
分に電気的に接続される。
【０００８】次に、素子実装済のリードフレームはトラ
ンスファモールド装置に供給され、そこに設けられたト
ランスファ成形金型によりリードフレーム上の半導体素
子が樹脂封止される（樹脂封止工程：Ｓ１０）。この樹
脂封止直後では、金型キャビティ形状にならって成形さ
れたモールド樹脂が完全に硬化していないため、樹脂封
止後は加熱によりモールド樹脂の硬化を促進させる（ポ
ストキュア工程：Ｓ１１）。この時点で、モールド樹脂
の表面には樹脂中のワックス成分（一般的にはポリエチ
レン系、カルナバ系など）によるワックス膜が形成され
る。
【０００９】続いて、樹脂封止の際にモールド樹脂の周
縁部からはみ出した不要樹脂、この場合はリードとタイ
バーに囲まれた空間に充填された樹脂ダム（レジン）
を、例えば図２（ａ）に示すように、トリミングパンチ
２等を用いて切断し、除去する（不要樹脂除去工程：Ｓ
１２）。このとき、モールド樹脂１の表面には、樹脂ダ
ム（不要樹脂）１ｂの切断に伴う破断面１ｃが外部に露
出したかたちで現れる。また、切断時の応力によっては
モールド樹脂１の周縁部にクラック３が発生することも
ある。さらに、不要樹脂除去工程では、樹脂ダム除去後
にモールド樹脂１表面の洗浄や樹脂封止時にリードフレ
ームと金型の隙間からにじみ出た樹脂バリの除去（水圧
バリ取り）が行われる。次に、リードフレームのリード
同士を連結しているタイバーを切断し、個々のリードを
１本ずつ独立させる（タイバーカット工程：Ｓ１３）。
【００１０】その後、モールド樹脂１を例えば加熱炉に
投入して所定温度に加熱する（加熱工程：Ｓ１４）。こ
れにより、先の不要樹脂除去工程Ｓ１２で露出したモー
ルド樹脂１の破断面１ｃやクラック面３ａには、樹脂中
のワックス成分が加熱処理によって滲み出てくるため、
その状態でワックス成分を凝固させることにより、他の
樹脂表面と同様に上記破断面１ｃやクラック面３ａにも
ワックス成分によるワックス膜１ａが形成される。その
結果、モールド樹脂１の表面がその全域にわたってワッ
クス膜１ａにより覆われた状態となる。
【００１１】ここで、ワックス膜１ａを形成させるため
の加熱温度としては、樹脂中に含まれるワックス成分の
融点（およそ７０〜１００℃）以上を必要とするが、こ
れはモールド樹脂１の成分に依存するところが大きく、
また極端に高温に設定すると半導体素子にダメージを与
える恐れもあるため、加熱温度の設定に際しては、採用
したモールド樹脂１に含まれるワックス成分の融点以上
で且つ半導体素子にダメージを与えない程度に適宜設定
するのがよい。さらに加熱時間については、十分な膜厚
を得ることを考えると長い方が有利であるが、その設定
に際しては、生産性の点を配慮することも肝要である。
【００１２】そこで、より好適な例としては、樹脂封止
工程Ｓ１０の後に行われるポストキュア工程Ｓ１１と加
熱工程Ｓ１４とを一つの加熱工程として不要樹脂除去工
程Ｓ１２以後（例えば、タイバーカット工程Ｓ１３の
後）に行うようにする。そうすると、現状のポストキュ
アー工程Ｓ１１での加熱条件と同じ条件で加熱処理を行
うだけで、モールド樹脂１の硬化を促進させるのと同時
に上記破断面１ｃやクラック面３ａを含む樹脂表面全体
にワックス膜１ａを形成することができ、工程の増加や
生産性の低下を招くことなく本発明を実施することが可
能となる。
【００１３】こうして加熱処理を行った後は、従来同様
にはんだメッキ処理を行う（はんだメッキ工程：Ｓ１
５）。この時点では、上述のごとく破断面１ｃやクラッ
ク面３ａを含むモールド樹脂１の表面が全てワックス膜
１ａにより覆われているため、従来方法のようにはんだ
メッキの核となる物質が破断面１ｃやクラック面３ａに
付着することがない。これにより、リード間の樹脂部分
におけるはんだの異常成長を確実に防止し、目的とする
リード表面にのみはんだメッキを施すことが可能とな
る。ちなみに、本出願人による実験結果では、不要樹脂
除去工程Ｓ１２後に加熱処理によってワックス膜１ａを
形成することにより、はんだの異常成長に起因したリー
ド間ショートの発生を確実に防止できることが実証され
た。
【００１４】ところで、このような樹脂封止型の半導体
装置では、実際にプリント基板等に半導体装置を実装す
る場合、モールド樹脂の吸湿によるクラックや膨れさら
にはダイパッド界面での剥離が問題となる。特に、上述
のごとくモールド樹脂１の表面に破断面１ａやクラック
面３ａが露出している箇所では、ワックス膜１ａで覆わ
れた他の樹脂表面よりも吸湿性が高くなる。そのため、
上記実施例で述べたように、不要樹脂除去工程Ｓ１２後
の加熱工程Ｓ１４にてモールド樹脂１の破断面１ａやク
ラック面３ａを他の樹脂表面と同様にワックス膜１ａで
覆うことにより、モールド樹脂１の吸湿作用を効果的に
抑制することができ、耐クラック性に優れた半導体装置
を提供することができる。
【００１５】なお、本発明に係わる半導体装置の製造方
法は、ＱＦＰ（クワッド・フラット・パッケージ）やＳ
ＯＰ（スモール・アウトライン・パッケージ）などよう
に、半導体素子を樹脂封止した後に不要樹脂の除去工程
を必要とする樹脂封止型半導体装置の製造方法として広
く適用できるものである。
【００１６】
【発明の効果】以上、説明したように本発明によれば、
モールド樹脂の周縁部からはみ出した不要樹脂を除去し
た後でモールド樹脂を所定温度に加熱することにより、
不要樹脂除去工程で発生したモールド樹脂の破断面にも
ワックス膜が形成される。これによりモールド樹脂の破
断面が他の樹脂表面と同様にワックス膜によって覆われ
た状態となるため、その後のはんだメッキ工程ではリー
ド間におけるはんだの異常成長を確実に阻止することが
できる。その結果、はんだの異常成長に起因したリード
間ショートの発生が皆無となるため、半導体製造工程で
の歩留りの向上が図られる。
【図面の簡単な説明】
【図１】本発明に係わる半導体装置の製造方法の一実施
例を説明する工程フロー図である。
【図２】不要樹脂除去工程と加熱工程の説明図である。
【図３】従来における半導体装置の製造方法の一例を説
明する図（その１）である。
【図４】従来における半導体装置の製造方法の一例を説
明する図（その２）である。
【符号の説明】 １ モールド樹脂 １ａ ワッ
クス膜 １ｂ 樹脂ダム（不要樹脂） １ｃ 破断
面

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を封止するモールド樹脂と、
    このモールド樹脂から延出したリードとを備えた半導体
    装置の製造方法において、 前記半導体素子を前記モールド樹脂にて封止する樹脂封
    止工程と、 前記樹脂封止工程後に前記モールド樹脂の周縁部からは
    み出した不要樹脂を除去する不要樹脂除去工程と、 前記不要樹脂除去工程後に前記モールド樹脂を所定温度
    に加熱する加熱工程とを有することを特徴とする半導体
    装置の製造方法。
JP04798495A 1995-03-08 1995-03-08 半導体装置の製造方法 Expired - Fee Related JP3475557B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04798495A JP3475557B2 (ja) 1995-03-08 1995-03-08 半導体装置の製造方法
KR1019960005014A KR960035992A (ko) 1995-03-08 1996-02-28 반도체장치의 제조방법
US08/611,084 US5733799A (en) 1995-03-08 1996-03-05 Manufacturing method of semiconductor device comprising molded resin encapsulating a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04798495A JP3475557B2 (ja) 1995-03-08 1995-03-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH08250523A true JPH08250523A (ja) 1996-09-27
JP3475557B2 JP3475557B2 (ja) 2003-12-08

Family

ID=12790588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04798495A Expired - Fee Related JP3475557B2 (ja) 1995-03-08 1995-03-08 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5733799A (ja)
JP (1) JP3475557B2 (ja)
KR (1) KR960035992A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602738B2 (en) 2001-09-26 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having tie bars for interconnecting leads
EP2138893A1 (en) 2001-05-25 2009-12-30 Mitsubishi Materials Corporation Optical wavelength converting method, optical wavelength converting system, and laser oscilliation system

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003158235A (ja) * 2001-11-20 2003-05-30 Mitsui High Tec Inc 半導体装置の製造方法
JP2004152995A (ja) * 2002-10-30 2004-05-27 Toshiba Corp 半導体装置の製造方法
US9214362B2 (en) * 2012-07-17 2015-12-15 Nitto Denko Corporation Producing method of encapsulating layer-covered semiconductor element and producing method of semiconductor device
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006710B1 (ko) * 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2138893A1 (en) 2001-05-25 2009-12-30 Mitsubishi Materials Corporation Optical wavelength converting method, optical wavelength converting system, and laser oscilliation system
EP2141536A1 (en) 2001-05-25 2010-01-06 Mitsubishi Materials Corporation Optical wavelength conversion method and optical wavelength conversion system
US6602738B2 (en) 2001-09-26 2003-08-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having tie bars for interconnecting leads

Also Published As

Publication number Publication date
KR960035992A (ko) 1996-10-28
JP3475557B2 (ja) 2003-12-08
US5733799A (en) 1998-03-31

Similar Documents

Publication Publication Date Title
US5026669A (en) Method of eliminating burrs on a lead frame with a thin metal coating
KR100220154B1 (ko) 반도체 패키지의 제조방법
US6083775A (en) Method of encapsulating a chip
US6613607B2 (en) Method for manufacturing encapsulated electronic components, particularly integrated circuits
JP2929433B2 (ja) 半導体パッケージの鋳ばり取り方法
JP3475557B2 (ja) 半導体装置の製造方法
JPH05144865A (ja) 半導体装置の製造方法と製造装置
JP2002033345A (ja) 樹脂封止型半導体装置の製造方法
JP2686240B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002151531A (ja) 半導体装置の製造方法
KR0145766B1 (ko) 반도체 패키지 및 그 제조방법
KR100648509B1 (ko) 테이프형 리드 프레임 스트립과 이를 이용한 리드 노출형반도체 칩 패키지 및 제조 방법
KR100973289B1 (ko) 반도체 패키지의 제조방법
KR100342810B1 (ko) 반도체패키지용리드프레임의제조방법및리드프레임
KR100819799B1 (ko) 다열리드형 반도체 패키지 제조 방법
JPH07142664A (ja) 樹脂封止半導体装置の製造方法
JPH10144713A (ja) モールド方法および装置ならびに半導体装置
JPH05335442A (ja) 半導体装置の樹脂モールド方法
JPH07321276A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
KR920006185B1 (ko) 접합형 리드 프레임을 사용한 ic 제조방법
JPH07105408B2 (ja) 樹脂封止型半導体装置の製造方法及び成型金型
JPH0536863A (ja) 半導体装置
JPH0823062A (ja) 樹脂封止型半導体装置の製造方法
KR100198313B1 (ko) 반도체패키지의 리드프레임 제조방법 및 이를 이용한 반도체패키지의 제조방법
JPH0567713A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees