JPH08241599A

JPH08241599A - 不揮発性メモリを使用した記憶装置

Info

Publication number: JPH08241599A
Application number: JP4324795A
Authority: JP
Inventors: Terumi Ogata; 輝美尾形; Susumu Niitsuma; 進新妻; Katsuhiro Takano; 勝弘高野; Yoshihiro Ikee; 義弘池江
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-03-02
Filing date: 1995-03-02
Publication date: 1996-09-17

Abstract

(57)【要約】【目的】本発明は不揮発性メモリを使用した記憶装置
に関し、第１に不揮発性メモリの寿命を長くすることが
でき、第２に不揮発性メモリへの書き込み回数を知るこ
とができる不揮発性メモリを使用した記憶装置を提供す
ることを目的としている。【構成】データの書き込みと読み出しの制御を行う制
御部と、書き換えデータ部分を一時保持する揮発メモリ
回路部と、該揮発メモリ回路部の出力データを保持する
不揮発メモリ回路部と、制御部から不揮発メモリ回路部
へのデータの書き込み回数を保持しておき、このデータ
の書き込み回数を前記不揮発メモリ回路部に書き込むと
共に、電源オン時に前記不揮発性メモリ回路部に書き込
まれている書き込み回数を読み取って保持する書き込み
検出回路とを具備して構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は不揮発性メモリを使用し
た記憶装置に関する。近年、処理速度の向上のために、
記憶装置として固定磁気ディスクではなく、大容量の不
揮発性メモリを使用したデータのリード／ライトシステ
ムが用いられるようになってきている。

【０００２】図６は従来の不揮発性メモリを用いた記憶
装置の概念図である。図において、１はデータの書き込
みと読み出しの制御（リード／ライト制御）を行う制御
部で、例えばＣＰＵが用いられる。１０はデータを記憶
する記憶部で、データの書き込み時間制御を行う書き込
み時間制御回路１１と、データを記憶する不揮発性の不
揮発メモリ回路部１２から構成されている。不揮発メモ
リ回路部１２は不揮発メモリを集合化したメモリユニッ
トから構成されている。この不揮発性メモリは、電気的
に書き換え可能なメモリであり、データを消去する時に
は、電圧の差を利用して消去するものである。そして、
その書き込み回数の最大値は１０⁴程度と言われてい
る。

【０００３】図７は従来装置の動作を示すフローチャー
トである。先ず電源をオンにすると（Ｓ１）、書き込み
時間制御回路１１は、不揮発メモリ回路部１２の制御を
行ない（Ｓ２）、ＣＰＵからのデータを不揮発メモリ回
路部１２に書き込む（Ｓ３）。この不揮発メモリ回路部
１２へのデータの書き込みは書き込み時間制御回路１１
により行なわれ、必要な数のデータの書き込み動作が行
われる。不揮発メモリ回路部１２へのデータの書き込み
が終了したら、ＣＰＵは書き込み時間制御回路１１を制
御して、不揮発メモリ回路部１２に記憶されているデー
タの読み出しを行う（Ｓ４）。書き込み時間制御回路１
１から与えられるアドレスに記憶されているデータは、
書き込み時間制御回路１１から与えられる読み出し命令
（リード命令）により読み出され、ＣＰＵに与えられ
る。以上の不揮発メモリ回路部１２へのデータの書き込
みと読み出しは頻繁に繰り返される。これら操作が終了
すると、電源をオフにし（Ｓ５）、動作を終了する（Ｓ
６）。

【０００４】不揮発性メモリの読み出し速度はスタティ
ックＲＡＭ（ＳＲＡＭ）と同程度でありＣＰＵと直接接
続することができる。しかしながら、この種の不揮発メ
モリ回路部はデータの書き込み速度が読み出し速度に比
較して遅いため、不揮発メモリ回路部１２にデータを書
き込む時にその制御を行うための書き込み時間制御を行
う書き込み時間制御回路１１が必要となる。つまり、書
き込み時間制御回路１１にＣＰＵからのデータを一時保
持しておき、順次不揮発メモリ回路部１２に書き込んで
行くようにするのである。不揮発メモリ回路部１２に書
き込まれたデータは、必要に応じて読み出され、ＣＰＵ
に与えられる。

【０００５】

【発明が解決しようとする課題】前述した従来の装置で
は、不揮発性メモリへの書き込み回数に限界がある。通
常、必要な書き込み回数は１０×6 程度と言われてい
る。これに対して、従来装置の不揮発性メモリの書き込
み回数は、前述したように、１０×⁴程度であり、実際
の使用には問題がある。従って、書き込み限界を越えて
書き込みを行ない、データを喪失してしまうおそれがあ
る。また、従来装置ではこの書き込み回数の限界を警報
として出力するようにはなっていない。また、書き込み
回数を知る手段がなかった。更に、読み出し速度に比較
して書き込み速度が遅いという問題がある。

【０００６】本発明はこのような課題に鑑みてなされた
ものであって、第１に不揮発性メモリの寿命を長くする
ことができ、第２に不揮発性メモリへの書き込み回数を
知ることができる不揮発性メモリを使用した記憶装置を
提供することを目的としている。

【０００７】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図において、２０はデータの書き込み
（ライト）と読み出し（リード）の制御を行う制御部、
２１は書き換えデータ部分を一時保持する揮発メモリ回
路部、２２は該揮発メモリ回路部２１の出力データを保
持する不揮発メモリ回路部、２３は制御部２０から不揮
発メモリ回路部２２へのデータの書き込み回数を保持し
ておき、電源オフ時に不揮発メモリ回路部２２へのデー
タの書き込み回数を該不揮発メモリ回路部２２に書き込
むと共に、電源オン時に前記不揮発メモリ回路部２２に
書き込まれているデータの書き込み回数を読み取って保
持する書き込み検出回路である。

【０００８】この場合において、前記書き込み検出回路
２３は、内部の書き込み回数カウンタを参照してデータ
の不揮発メモリ回路部２２への書き込みが行われていな
い時には、制御部２０に指令して揮発メモリ回路部２１
の内容を不揮発メモリ回路部２２に書き込まないこと
が、不揮発メモリ回路部２２への無駄な書き込みを防い
で該不揮発メモリ回路部２２の寿命を長くすることがで
きる上で好ましい。

【０００９】また、前記不揮発メモリ回路部２２を主記
憶部とし、書き換え部分のみを揮発メモリ回路部２１上
で更新し、電源オフ時に揮発メモリ回路部の内容を不揮
発メモリ回路部に書き込むことが、不揮発メモリ回路部
２２に書き込む回数を減らして不揮発メモリ回路部２２
の寿命を長くする上で好ましい。

【００１０】また、前記不揮発メモリ回路部２２を主記
憶部とし、書き換え部分のみを揮発メモリ回路部上で更
新し、電源オフ時に揮発メモリ回路部２１の内容を不揮
発メモリ回路部２２に書き込むと同時に、前記書き込み
検出回路２３に記憶されているデータの書き込み回数を
出力することが、不揮発性メモリへの書き込み回数を知
ることができる上で好ましい。

【００１１】また、前記不揮発メモリ回路部２２を主記
憶部とし、書き換え部分のみを揮発メモリ回路部上で更
新し、電源オフ時に前記書き込み検出回路２３に記憶さ
れている書き込み回数を不揮発メモリ回路部２２に書き
込みことが、不揮発メモリ回路部２２への書き込み回数
を記憶しておく上で好ましい。

【００１２】更に、前記揮発メモリ回路部２１の容量
を、不揮発メモリ回路部２２の容量と同じにし、動作中
は揮発メモリ回路部２１へのリード／ライトを行ない、
電源オフ時にまとめて揮発メモリ回路部２１の内容を不
揮発メモリ回路部２２に書き込むことが、書き込み回数
を減らして不揮発メモリ回路部２２の寿命を長くする上
で好ましい。

【００１３】

【作用】制御部２０からのデータを、バッファとして機
能する揮発メモリ回路部２１を介して不揮発メモリ回路
部２２に書き込む構成とし、書き込み検出回路２３で
は、揮発メモリ回路部２１から不揮発メモリ回路部２２
にデータが書き込まれる度に書き込み検出回路２３に内
蔵のカウンタを更新するするようにした。そして、揮発
メモリ回路部２１に不揮発メモリ回路部２２に書き込む
べきデータが確定するまでは、不揮発メモリ回路部２２
の更新は行わず、揮発メモリ回路部２１に不揮発メモリ
回路部２２に書き込むべきデータが確定した後、初めて
不揮発メモリ回路部２２に揮発メモリ回路部２１のデー
タを書き込むようにした。このため、不揮発メモリ回路
部２２に書き込む回数を減らすことができ、その分不揮
発メモリ回路部２２の寿命を長くすることができる。

【００１４】この場合において、前記書き込み検出回路
２３は、内部の書き込み回数カウンタを参照してデータ
の不揮発メモリ回路部２２への書き込みが行われていな
い時には、制御部２０に指令して揮発メモリ回路部２１
の内容を不揮発メモリ回路部２２に書き込まないことに
より、不揮発メモリ回路部２２への無駄な書き込みを防
いで該不揮発メモリ回路部２２の寿命を長くすることが
できる。

【００１５】また、前記不揮発メモリ回路部２２を主記
憶部とし、書き換え部分のみを揮発メモリ回路部２１上
で更新し、電源オフ時に揮発メモリ回路部２１の内容を
不揮発メモリ回路部２２に書き込みことにより、不揮発
メモリ回路部２２に書き込む回数を減らして不揮発メモ
リ回路部２２の寿命を長くすることができる。

【００１６】また、前記不揮発メモリ回路部２２を主記
憶部とし、書き換え部分のみを揮発メモリ回路部２１上
で更新し、電源オフ時に揮発メモリ回路部２１の内容を
不揮発メモリ回路部２２に書き込むと同時に、前記書き
込み検出回路２３に記憶されている書き込み回数を出力
することにより、不揮発性メモリへの書き込み回数を知
ることができる。

【００１７】また、前記不揮発メモリ回路部２２を主記
憶部とし、書き換え部分のみを揮発メモリ回路部２１上
で更新し、電源オフ時に前記書き込み検出回路２３に記
憶されているデータの書き込み回数を不揮発メモリ回路
部２２に書き込みことにより、不揮発メモリ回路部２２
への書き込み回数を記憶しておくことができ、オペレー
タはあと何回書き込み動作を行わせることができるか知
ることができる。

【００１８】更に、前記揮発メモリ回路部２１の容量
を、不揮発メモリ回路部２２の容量と同じにし、動作中
は揮発メモリ回路部２１へのリード／ライトを行ない、
電源オフ時にまとめて揮発メモリ回路部２１の内容を不
揮発メモリ回路部２２に書き込むことようにすることに
より、一度に不揮発メモリ回路部２２にデータの書き込
みを行ない、書き込み回数を減らして不揮発メモリ回路
部２２の寿命を長くすることができる。

【００１９】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図２は本発明の一実施例を示す構成ブロッ
ク図である。図１と同一のものは、同一の符号を付して
示す。図において、制御部２０はＣＰＵから構成される
（以下単にＣＰＵと略す）。３０は記憶部で、前述した
揮発メモリ回路部２１と不揮発メモリ回路部２２から構
成されている。揮発メモリ回路部２１としては、例えば
ＳＲＡＭ（スタティックＲＡＭ）が用いられる。２２ａ
は、不揮発メモリ回路部２２内に設けられたデータの書
き込み回数を記憶する書き込み回数記憶部、２３ａは該
書き込み検出回路２３内に設けられた、不揮発メモリ回
路部２２に書き込まれた回数をカウントするカウンタで
ある。不揮発メモリ回路部２２は、不揮発性メモリを集
合化し、ユニット若しくはモジュール化した記憶部を構
成している。ＣＰＵから揮発メモリ回路部２１へは、デ
ータ線とアドレス線と書き込み信号が接続されている。
揮発メモリ回路部２１から不揮発メモリ回路部２２へ
は、データ線とアドレス線が接続され、ＣＰＵから不揮
発メモリ回路部２２へは書き込みと読み出しのための書
き込み／読み出し信号線が接続されている。不揮発メモ
リ回路部２２からＣＰＵへは、データ線が接続され、デ
ータの読み出しが行われる。

【００２０】書き込み検出回路２３へは、ＣＰＵから書
き込み信号（ライト信号）が与えられ、また不揮発メモ
リ回路部２２からは、書き込み検出回路２３に書き込み
回数記憶部２２ａに記憶されている書き込み回数データ
が与えられ、書き込み検出回路２３からは、カウンタ２
３ａに記憶されている書き込み回数データが不揮発メモ
リ回路部２２に与えられる。

【００２１】３１は書き込み検出回路２３から出力され
る各種データを表示する表示器、３２は該表示器３１の
表示制御を行う表示制御回路である。表示器３１として
は、例えばプラズマディスプレイ，液晶ディスプレイ，
ＬＥＤ及びＣＲＴ等が用いられる。３３は、書き込み検
出回数の最大値を設定するレジスタで、例えば前述した
ような１０⁴程度の値がセットされる。

【００２２】３４は、この設定値と書き込み検出回路２
３の出力である実際の書き込み回数とを比較する比較回
路、３５は該比較回路３４の出力を受けて、書き込み回
数が設定値と等しくなる時に警告を発生する警告器であ
る。該警告器３５としては、例えばブザーが用いられ
る。このように構成された回路の動作を説明すれば、以
下のとおりである。

【００２３】電源をオンにすると、書き込み検出回路２
３は、不揮発メモリ回路部２２内の書き込み回数記憶部
２２ａに記憶されている同メモリへのいままでの書き込
み回数を読み出して、書き込み検出回路２３内のカウン
タ２３ａに初期設定する。ＣＰＵは、不揮発メモリ回路
部２２にデータを書き込む場合には、不揮発メモリ回路
部２２のアドレスとデータを揮発メモリ回路部２１に書
き込んでいく。揮発メモリ回路部２１への書き込みデー
タ数が所定の値に達したら、ＣＰＵは不揮発メモリ回路
部２２に書き込み（ライト）命令を与え、同時に揮発メ
モリ回路部２１へは読み出し（リード）命令を与え、揮
発メモリ回路部２１から読み出された不揮発メモリ回路
部２２のアドレスデータの番地に揮発メモリ回路部２１
から読み出されたデータを書き込んでいく。この場合に
おいて、揮発メモリ回路部２１は、更新したアドレス部
分を揮発メモリに蓄え、そのアドレス部分を更に更新し
たら、同一アドレス部分のデータを更新する。

【００２４】このようにして、不揮発メモリ回路部２２
にデータを書き込んだら、ＣＰＵは書き込み検出回路２
３に書き込み制御信号を送り、内蔵のカウンタ２３ａの
値を１だけ更新する。この結果、前回までの書き込み回
数が更に更新されることになる。この場合において、カ
ウンタ２３ａの内容は、表示制御回路３２を介して表示
器３１に表示される。オペレータは、不揮発メモリ回路
部２２にデータが何回書き込まれたかを知ることができ
る。

【００２５】一方、比較回路３４は、設定値レジスタ３
３に設定された不揮発メモリ回路部２２の書き込み回数
基準値（例えば１０※4 ）とカウンタ２３ａの値とを常
時比較している。カウンタ２３ａの値が基準値よりも小
さい場合には、何もしない。若し、カウンタ２３ａの値
が基準値と同じになった場合には、警告器３５に信号を
出し、警告器３５から不揮発メモリ回路部２２が耐用限
界に達したことを示す何らかのアラームを発生させる。
例えば、ブザーで知らせるとか、その他の警告方法を用
いる。

【００２６】カウンタ２３ａの値が基準値に達しない間
は、ＣＰＵは揮発メモリ回路部２１を介してデータを不
揮発メモリ回路部２２に書き込み、その都度カウンタ２
３ａを更新させる。必要に応じて不揮発メモリ回路部２
２に書き込まれたデータは、ＣＰＵからの読み出し信号
により読み出され、ＣＰＵに与えられる。以上の書き込
みと読み出しの動作は必要なだけ繰り返される。

【００２７】そして、全ての必要な動作が終わり、電源
をオフにする時、オペレータは装置の操作部（図示せ
ず）から終了指令を送る。この終了指令を受け取ると、
書き込み検出回路２３は、カウンタ２３ａに記憶されて
いるデータの書き込み回数を不揮発メモリ回路部２２内
の書き込み回数記憶部２２ａに書き込む。その後、電源
をオフにする。これにより、不揮発メモリ回路部２２へ
の書き込み回数のトータル値は失われることがなく、累
計書き込み回数を維持していくことができる。

【００２８】この場合において、ＣＰＵは揮発メモリ回
路部２１へ記憶されているデータが更新されているかど
うかチェックし、更新されていない場合には、不揮発メ
モリ回路部２２へのデータの書き込みを行わない。これ
により、不揮発メモリ回路部２２への不要な書き込みを
防止し、不揮発メモリ回路部２２の寿命を長くすること
ができる。

【００２９】図３は本発明の動作を示すフローチャート
である。先ず電源をオンにすると（Ｓ１）、ＣＰＵは、
揮発メモリ回路部２１の制御を行ない（Ｓ２）、ＣＰＵ
からのデータを揮発メモリ回路部２１に書き込む。この
時、不揮発メモリ回路部２２の書き込み回数記憶部２２
ａに記憶されている書き込み回数は、書き込み検出回路
２３により読み出され、カウンタ２３ａに初期設定され
る。不揮発メモリ回路部２２に書き込むべきデータが揮
発メモリ回路部２１に揃ったら、次にＣＰＵはこの揮発
メモリ回路部２１のデータを不揮発メモリ回路部２２に
書き込む（Ｓ３）。このようにして、不揮発メモリ回路
部２２に全てのデータが書き込まれる。

【００３０】次に、ＣＰＵは不揮発メモリ回路部２２に
記憶されているデータを必要に応じて読み出し（Ｓ
４）、所定のデータ処理を行う。この不揮発メモリ回路
部２２へのデータの書き込みと読み出しは必要な回数だ
け行われる。不揮発メモリ回路部２２に揮発メモリ回路
部２１のデータが書き込まれるたびに、カウンタ２３ａ
の内容は１ずつ更新される。

【００３１】不揮発メモリ回路部２２へのデータの書き
込みと読み出し処理が終了したら、電源をオフにするか
どうかチェックするが（Ｓ６）、電源をオフにする場合
には、更に揮発メモリ回路部２１の内容を不揮発メモリ
回路部２２に書き込み、カウンタ２３ａの内容を書き込
み回数記憶部２２ａに書き込み（Ｓ６）、処理を終了す
る（Ｓ７）。

【００３２】図４は本発明の他の実施例を示す構成ブロ
ック図である。図２と同一のものは、同一の符号を付し
て示す。この実施例は、揮発メモリ回路部２４の容量を
不揮発メモリ回路部２２の容量と同じにし、ＣＰＵが動
作中は揮発メモリ回路部２４でデータの書き込みと読み
出し（リード／ライト）を行ない、処理を終了する時に
揮発メモリ回路部２４の内容を一度に不揮発メモリ回路
部２２に書き込むようにしたものである。この実施例
は、データのリード／ライトを揮発メモリ回路部２４に
対して行うので、データ処理速度が極めて速いという特
徴がある。

【００３３】図５は図４に示す実施例の動作を示すフロ
ーチャートである。先ず電源をオンにすると（Ｓ１）、
ＣＰＵは不揮発性メモリ回路部２２に記憶されていた全
てのデータを揮発メモリ回路部２４に書き込む（Ｓ
２）。同時に、書き込み回数記憶部２２ａに記憶されて
いた書き込み回数を読み出して書き込み検出回路２３内
のカウンタ２３ａに初期設定する。

【００３４】ＣＰＵは、揮発メモリ回路部２４を制御し
（Ｓ３）、ＣＰＵからのデータを揮発メモリ回路部２４
に書き込む（Ｓ４）。また、ＣＰＵは揮発メモリ回路部
２４に記憶されているデータを読み出して（Ｓ５）、所
定のデータ処理を行う。ＣＰＵから揮発メモリ回路部２
４へのデータの書き込みとデータの読み出しは、必要に
応じて頻繁に行われる。この場合に、カウンタ２３ａの
内容は表示制御回路３２により表示器３１に表示されて
いる。また、比較回路３４はカウンタ２３ａの出力と設
定値レジスタ３３の内容との比較を行なっており、カウ
ンタ２３ａの値が設定基準値に等しくなったら、警告器
３５に信号を出し警告を行う。この実施例においては、
データのリード／ライトは揮発メモリ回路部２４に対し
て行われるので、カウンタ２３ａの更新はない。そし
て、全ての処理が終了したら、電源をオフにするかどう
かチェックする（Ｓ６）。電源をオフにする場合には、
ＣＰＵは揮発メモリ回路部２４に記憶されている全ての
データを一度に不揮発メモリ回路部２２に書き込む（Ｓ
７）。同時に、カウンタ２３ａの内容は１だけ更新され
るので、このカウンタ２３ａの内容も、不揮発メモリ回
路部２２の書き込み回数記憶部２２ａに書き込まれる。
この場合において、揮発メモリ回路部２４内のデータに
更新の記録がない場合には、不揮発メモリ回路部２２の
寿命を長くするため、データの書き込みは行わない。そ
して、処理を終了する（Ｓ８）。

【００３５】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、制御部２０からのデータを、バッファとして機
能する揮発メモリ回路部２１を介して不揮発メモリ回路
部２２に書き込む構成とし、書き込み検出回路２３で
は、揮発メモリ回路部２１から不揮発メモリ回路部２２
にデータが書き込まれる度に書き込み検出回路２３に内
蔵のカウンタを更新するするようにし、そして、不揮発
メモリ回路部２２に書き込むべきデータが揮発メモリ回
路部２１に確定するまでは、不揮発メモリ回路部２２の
更新は行わず、揮発メモリ回路部２１に不揮発メモリ回
路部２２に書き込むべきデータが確定した後、初めて不
揮発メモリ回路部２２に揮発メモリ回路部２１のデータ
を書き込むようにすることにより、不揮発メモリ回路部
２２に書き込む回数を減らすことができ、その分不揮発
メモリ回路部２２の寿命を長くすることができる。

【００３６】この場合において、前記書き込み検出回路
２３は、内部の書き込み回数カウンタを参照してデータ
の不揮発メモリ回路部２２への書き込みが行われていな
い時には、制御部２０に指令して揮発メモリ回路部２１
の内容を不揮発メモリ回路部２２に書き込まないことに
より、不揮発メモリ回路部２２への無駄な書き込みを防
いで該不揮発メモリ回路部２２の寿命を長くすることが
できる。

【００３７】また、前記不揮発メモリ回路部２２を主記
憶部とし、書き換え部分のみを揮発メモリ回路部２１上
で更新し、電源オフ時に揮発メモリ回路部２１の内容を
不揮発メモリ回路部２２に書き込みことにより、不揮発
メモリ回路部２２に書き込む回数を減らして不揮発メモ
リ回路部２２の寿命を長くすることができる。

【００３８】また、前記不揮発メモリ回路部２２を主記
憶部とし、書き換え部分のみを揮発メモリ回路部２１上
で更新し、電源オフ時に揮発メモリ回路部２１の内容を
不揮発メモリ回路部２２に書き込むと同時に、前記書き
込み検出回路２３に記憶されている書き込み回数を出力
することにより、不揮発性メモリへの書き込み回数を知
ることができる。

【００３９】また、前記不揮発メモリ回路部２２を主記
憶部とし、書き換え部分のみを揮発メモリ回路部２１上
で更新し、電源オフ時に前記書き込み検出回路２３に記
憶されている書き込み回数を不揮発メモリ回路部２２に
書き込みことにより、不揮発メモリ回路部２２への書き
込み回数を記憶しておくことができ、オペレータはあと
何回書き込み動作を行わせることができるか知ることが
できる。

【００４０】更に、前記揮発メモリ回路部２１の容量
を、不揮発メモリ回路部２２の容量と同じにし、動作中
は揮発メモリ回路部２１へのリード／ライトを行ない、
電源オフ時にまとめて揮発メモリ回路部２１の内容を不
揮発メモリ回路部２２に書き込むことようにすることに
より、一度に不揮発メモリ回路部２２にデータの書き込
みを行ない、書き込み回数を減らして不揮発メモリ回路
部２２の寿命を長くすることができる。

【００４１】このように、本発明によれば、第１に不揮
発性メモリの寿命を長くすることができ、第２に不揮発
性メモリへの書き込み回数を知ることができる不揮発性
メモリを使用した記憶装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施例を示す構成ブロック図であ
る。

【図３】本発明の実施例の動作を示すフローチャートで
ある。

【図４】本発明の他の実施例を示す構成ブロック図であ
る。

【図５】本発明の他の実施例の動作を示すフローチャー
トである。

【図６】従来の不揮発性メモリを使用した記憶装置の概
念図である。

【図７】従来装置の動作を示すフローチャートである。

【符号の説明】

２０制御部２１揮発メモリ回路部２２不揮発メモリ回路部２３書き込み検出回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者高野勝弘神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者池江義弘神奈川県川崎市中原区上小田中1015番地富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】データの書き込みと読み出しの制御を行
う制御部と、書き換えデータ部分を一時保持する揮発メモリ回路部
と、該揮発メモリ回路部の出力データを保持する不揮発メモ
リ回路部と、制御部から不揮発メモリ回路部へのデータの書き込み回
数を保持しておき、このデータの書き込み回数を前記不
揮発メモリ回路部に書き込むと共に、電源オン時に前記
不揮発性メモリ回路部に書き込まれている書き込み回数
を読み取って保持する書き込み検出回路とを具備する不
揮発性メモリを使用した記憶装置。
【請求項２】前記書き込み検出回路は、内部の書き込
み回数カウンタを参照してデータの不揮発メモリ回路部
への書き込みが行われていない時には、制御部に指令し
て揮発メモリ回路部の内容を不揮発性メモリ回路部に書
き込まないことを特徴とする請求項１記載の不揮発性メ
モリを使用した記憶装置。
【請求項３】前記不揮発メモリ回路部を主記憶部と
し、書き換え部分のみを揮発メモリ回路部上で更新し、
電源オフ時に揮発メモリ回路部の内容を不揮発メモリ回
路部に書き込みことを特徴とする請求項１記載の不揮発
性メモリを使用した記憶装置。
【請求項４】前記不揮発メモリ回路部を主記憶部と
し、書き換え部分のみを揮発メモリ回路部上で更新し、
電源オフ時に揮発メモリ回路部の内容を不揮発メモリ回
路部に書き込むと同時に、前記書き込み検出回路に記憶
されているデータの書き込み回数を出力することを特徴
とする請求項１記載の不揮発性メモリを使用した記憶装
置。
【請求項５】前記不揮発メモリ回路部を主記憶部と
し、書き換え部分のみを揮発メモリ回路部上で更新し、
電源オフ時に前記書き込み検出回路に記憶されている書
き込み回数を不揮発メモリ回路部に書き込みことを特徴
とする請求項１記載の不揮発性メモリを使用した記憶装
置。
【請求項６】前記揮発メモリ回路部の容量を、不揮発
メモリ回路部の容量と同じにし、動作中は揮発メモリ回
路部へのリード／ライトを行ない、電源オフ時にまとめ
て揮発メモリ回路部の内容を不揮発メモリ回路部に書き
込むことを特徴とする請求項１記載の不揮発性メモリを
使用した記憶装置。