JPH08235084A - 伝送線制御装置多重化システム - Google Patents
伝送線制御装置多重化システムInfo
- Publication number
- JPH08235084A JPH08235084A JP7034812A JP3481295A JPH08235084A JP H08235084 A JPH08235084 A JP H08235084A JP 7034812 A JP7034812 A JP 7034812A JP 3481295 A JP3481295 A JP 3481295A JP H08235084 A JPH08235084 A JP H08235084A
- Authority
- JP
- Japan
- Prior art keywords
- control device
- transmission line
- address
- transmission
- lan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2101/00—Indexing scheme associated with group H04L61/00
- H04L2101/60—Types of network addresses
- H04L2101/618—Details of network addresses
- H04L2101/622—Layer-2 addresses, e.g. medium access control [MAC] addresses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2101/00—Indexing scheme associated with group H04L61/00
- H04L2101/60—Types of network addresses
- H04L2101/677—Multiple interfaces, e.g. multihomed nodes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】伝送線制御装置多重化システムに関し，例えば
運用系と予備系のＬＡＮ制御装置10に対する同一ＭＡＣ
アドレスの管理を容易にし，異常時における運用系と予
備系の切り替えの簡易化, 高速化を図ることを目的とす
る。 【要約】 ＬＡＮ制御装置10に割り振られたＭＡＣアドレスを，シ
ステム処理系装置20のアドレス格納装置30で管理し，Ｌ
ＡＮ制御装置10はアドレス格納装置30からＭＡＣアドレ
スを読み出して通信処理を行う。また，ＬＡＮ制御装置
状態検出回路60によって，ＭＡＣアドレスを使用するこ
とができるＬＡＮ制御装置10を選択する。またはＬＡＮ
制御装置状態検出回路60によって予備系のＬＡＮ制御装
置10における送受信無効化回路12を動作させ，予備系装
置の送受信を抑止する。
運用系と予備系のＬＡＮ制御装置10に対する同一ＭＡＣ
アドレスの管理を容易にし，異常時における運用系と予
備系の切り替えの簡易化, 高速化を図ることを目的とす
る。 【要約】 ＬＡＮ制御装置10に割り振られたＭＡＣアドレスを，シ
ステム処理系装置20のアドレス格納装置30で管理し，Ｌ
ＡＮ制御装置10はアドレス格納装置30からＭＡＣアドレ
スを読み出して通信処理を行う。また，ＬＡＮ制御装置
状態検出回路60によって，ＭＡＣアドレスを使用するこ
とができるＬＡＮ制御装置10を選択する。またはＬＡＮ
制御装置状態検出回路60によって予備系のＬＡＮ制御装
置10における送受信無効化回路12を動作させ，予備系装
置の送受信を抑止する。
Description
【０００１】
【産業上の利用分野】本発明は，例えばイーサーネット
（ｅｔｈｅｒｎｅｔ），ファイバディストリビューティ
ッドデータインタフェース（ＦＤＤＩ）等を含むＬＡＮ
の多重化システムに係わり，特にハードウェア運用時お
よび交換時のＭＡＣアドレスの管理，ＬＡＮ制御装置の
切り替えなどを簡易に行うことができるようにした伝送
線制御装置多重化システムに関する。
（ｅｔｈｅｒｎｅｔ），ファイバディストリビューティ
ッドデータインタフェース（ＦＤＤＩ）等を含むＬＡＮ
の多重化システムに係わり，特にハードウェア運用時お
よび交換時のＭＡＣアドレスの管理，ＬＡＮ制御装置の
切り替えなどを簡易に行うことができるようにした伝送
線制御装置多重化システムに関する。
【０００２】
【従来の技術】ＬＡＮに接続される装置には，ネットワ
ーク上で一意に識別できるＭＡＣアドレスが付与されて
いる。従来，ＭＡＣアドレスは，ＬＡＮ伝送路への送受
信を制御するＬＡＮ制御装置に対して与えられ，例えば
ＲＯＭ等にそのＭＡＣアドレスが格納されて，ＬＡＮ制
御装置にそのＲＯＭ等が組み込まれていた。ＲＯＭ等に
格納してＭＡＣアドレスが提供されるのは，簡単にＭＡ
Ｃアドレスが書き換わることがあると，ネットワーク上
の誤動作が生じるので，その誤動作を未然に防止するた
めである。
ーク上で一意に識別できるＭＡＣアドレスが付与されて
いる。従来，ＭＡＣアドレスは，ＬＡＮ伝送路への送受
信を制御するＬＡＮ制御装置に対して与えられ，例えば
ＲＯＭ等にそのＭＡＣアドレスが格納されて，ＬＡＮ制
御装置にそのＲＯＭ等が組み込まれていた。ＲＯＭ等に
格納してＭＡＣアドレスが提供されるのは，簡単にＭＡ
Ｃアドレスが書き換わることがあると，ネットワーク上
の誤動作が生じるので，その誤動作を未然に防止するた
めである。
【０００３】ところで，ＬＡＮ制御装置を二重化してい
るシステムでは，１つのＬＡＮ制御装置を運用系とし，
他のＬＡＮ制御装置を予備（待機）系として，運用系装
置に異常があった場合には，予備系装置に切り替えるよ
うにしている。運用系装置と予備系装置との切り替えで
は，通信中のセッションを一旦終了させ，装置を切り替
えた後に，新たな通信を最初から開始するようにされて
いる。
るシステムでは，１つのＬＡＮ制御装置を運用系とし，
他のＬＡＮ制御装置を予備（待機）系として，運用系装
置に異常があった場合には，予備系装置に切り替えるよ
うにしている。運用系装置と予備系装置との切り替えで
は，通信中のセッションを一旦終了させ，装置を切り替
えた後に，新たな通信を最初から開始するようにされて
いる。
【０００４】従来，この運用系装置と予備系装置との切
り替えにおいて，ＭＡＣアドレスを共通にする必要があ
るため，運用系装置の故障等による切り替え時に，ハー
ドウェア交換された旧運用系装置からＭＡＣアドレスが
格納されたＲＯＭ等を取り外し，新たに運用系となる旧
予備系装置にＭＡＣアドレスが格納されたＲＯＭ等を実
装し直す必要があった。
り替えにおいて，ＭＡＣアドレスを共通にする必要があ
るため，運用系装置の故障等による切り替え時に，ハー
ドウェア交換された旧運用系装置からＭＡＣアドレスが
格納されたＲＯＭ等を取り外し，新たに運用系となる旧
予備系装置にＭＡＣアドレスが格納されたＲＯＭ等を実
装し直す必要があった。
【０００５】
【発明が解決しようとする課題】ＬＡＮ制御装置の二重
化においては，同一ＭＡＣアドレスを複数管理する必要
があり，ＬＡＮ制御装置の故障時には，交換する装置に
も同一のＭＡＣアドレスをアサインしていなければなら
ない。また，運用系と予備系との切り替え時には，通信
中のセッションは中断することになる。
化においては，同一ＭＡＣアドレスを複数管理する必要
があり，ＬＡＮ制御装置の故障時には，交換する装置に
も同一のＭＡＣアドレスをアサインしていなければなら
ない。また，運用系と予備系との切り替え時には，通信
中のセッションは中断することになる。
【０００６】本発明は上記問題点の解決を図り，ＬＡＮ
制御装置の運用系と予備系に対して，ＬＡＮにおいて誤
動作が生じることがない形態で同一のＭＡＣアドレスを
与えることができるようにし，異常時において高速な運
用系と予備系の切り替えを可能にするとともに，信頼性
を向上させることを目的とする。また，通信中のセッシ
ョンを中断させることなく簡易に切り替えることができ
るようにすることを目的とする。
制御装置の運用系と予備系に対して，ＬＡＮにおいて誤
動作が生じることがない形態で同一のＭＡＣアドレスを
与えることができるようにし，異常時において高速な運
用系と予備系の切り替えを可能にするとともに，信頼性
を向上させることを目的とする。また，通信中のセッシ
ョンを中断させることなく簡易に切り替えることができ
るようにすることを目的とする。
【０００７】
【課題を解決するための手段】図１は本発明の構成例を
示す図である。以下，伝送線がＬＡＮ伝送路の場合の例
について説明する。
示す図である。以下，伝送線がＬＡＮ伝送路の場合の例
について説明する。
【０００８】図１において，ＬＡＮ制御装置１０ａ，１
０ｂ，１０ｃ，１０ｄ，…は，ＬＡＮ伝送路に対する信
号の送受信を制御する装置である。システム処理系装置
２０は，これらのＬＡＮ制御装置１０を用いてデータ通
信を行う装置である。システム処理系装置２０は，デー
タ処理のための１以上の中央処理装置（ＣＰＵ）２１を
備え，またＬＡＮ制御装置１０は，それぞれ制御用のマ
イクロプロセッサ（ＭＰＵ）１１ａ，１１ｂ，…を備え
る。
０ｂ，１０ｃ，１０ｄ，…は，ＬＡＮ伝送路に対する信
号の送受信を制御する装置である。システム処理系装置
２０は，これらのＬＡＮ制御装置１０を用いてデータ通
信を行う装置である。システム処理系装置２０は，デー
タ処理のための１以上の中央処理装置（ＣＰＵ）２１を
備え，またＬＡＮ制御装置１０は，それぞれ制御用のマ
イクロプロセッサ（ＭＰＵ）１１ａ，１１ｂ，…を備え
る。
【０００９】システム処理系装置２０には，ＬＡＮ制御
装置１０に与えられたネットワーク上のアドレスを記憶
するアドレス格納装置３０が設けられる。このアドレス
格納装置３０は，例えばＭＡＣアドレスが格納されたＲ
ＯＭ等によって構成されるものである。また，システム
処理系装置２０には，各ＬＡＮ制御装置１０の実装条件
を含む状態またはシステム処理系装置２０による選択状
態を監視し，複数のＬＡＮ制御装置１０ａ，１０ｂのう
ち有効とするＬＡＮ制御装置を選択するＬＡＮ制御装置
状態検出回路６０が設けられる。アドレスアクセス制御
回路４０は，ＬＡＮ制御装置状態検出回路６０が有効と
したＬＡＮ制御装置に対してのみ，アドレス格納装置３
０からのネットワーク上のアドレスの読み出しを可能と
する回路である。
装置１０に与えられたネットワーク上のアドレスを記憶
するアドレス格納装置３０が設けられる。このアドレス
格納装置３０は，例えばＭＡＣアドレスが格納されたＲ
ＯＭ等によって構成されるものである。また，システム
処理系装置２０には，各ＬＡＮ制御装置１０の実装条件
を含む状態またはシステム処理系装置２０による選択状
態を監視し，複数のＬＡＮ制御装置１０ａ，１０ｂのう
ち有効とするＬＡＮ制御装置を選択するＬＡＮ制御装置
状態検出回路６０が設けられる。アドレスアクセス制御
回路４０は，ＬＡＮ制御装置状態検出回路６０が有効と
したＬＡＮ制御装置に対してのみ，アドレス格納装置３
０からのネットワーク上のアドレスの読み出しを可能と
する回路である。
【００１０】アドレスアクセス制御回路４０は，ＬＡＮ
制御装置状態検出回路６０によって選択されなかった無
効のＬＡＮ制御装置からのアドレス格納装置３０に対す
るアクセスに対して，そのアクセス要求を出したＬＡＮ
制御装置またはシステム処理系装置２０に割り込みを発
生させる割り込み発生回路５０を備える。または，その
アクセス要求を出したＬＡＮ制御装置に対して予め定め
られた値をアクセス値として与える回路を備える。
制御装置状態検出回路６０によって選択されなかった無
効のＬＡＮ制御装置からのアドレス格納装置３０に対す
るアクセスに対して，そのアクセス要求を出したＬＡＮ
制御装置またはシステム処理系装置２０に割り込みを発
生させる割り込み発生回路５０を備える。または，その
アクセス要求を出したＬＡＮ制御装置に対して予め定め
られた値をアクセス値として与える回路を備える。
【００１１】アドレス格納装置３０は，複数の異なるネ
ットワーク上のアドレスを格納しており，ＬＡＮ制御装
置１０の実装位置により，アドレス格納装置３０におけ
るアクセス可能なネットワーク上のアドレスの格納位置
が決定されるように構成されている。
ットワーク上のアドレスを格納しており，ＬＡＮ制御装
置１０の実装位置により，アドレス格納装置３０におけ
るアクセス可能なネットワーク上のアドレスの格納位置
が決定されるように構成されている。
【００１２】他の本発明の構成では，アドレス格納装置
３０は，ＬＡＮ制御装置１０に与えられたネットワーク
上のアドレスを記憶し，ＬＡＮ制御装置状態検出回路６
０は，複数のＬＡＮ制御装置１０（１０ａ，１０ｂ）
を，その各ＬＡＮ制御装置の実装位置，その各ＬＡＮ制
御装置の内部状態，もしくはシステム処理系装置２０か
らの指示，またはそれらの条件の組み合わせにより，１
つを運用系装置とし，他を予備系装置とする制御信号を
出力するように構成される。
３０は，ＬＡＮ制御装置１０に与えられたネットワーク
上のアドレスを記憶し，ＬＡＮ制御装置状態検出回路６
０は，複数のＬＡＮ制御装置１０（１０ａ，１０ｂ）
を，その各ＬＡＮ制御装置の実装位置，その各ＬＡＮ制
御装置の内部状態，もしくはシステム処理系装置２０か
らの指示，またはそれらの条件の組み合わせにより，１
つを運用系装置とし，他を予備系装置とする制御信号を
出力するように構成される。
【００１３】各ＬＡＮ制御装置１０は，ＬＡＮ制御装置
状態検出回路６０からの指示により運用系装置のみＬＡ
Ｎ伝送路またはシステム処理系装置２０への送信処理を
可能とし，予備系装置ではサプレスする送受信無効化回
路１２ａ，１２ｂ，…を備える。そして，ＬＡＮ制御装
置１０は，アドレス格納装置３０に格納された同一のネ
ットワーク上のアドレスを用いて同一通信処理を実行す
るように構成されている。
状態検出回路６０からの指示により運用系装置のみＬＡ
Ｎ伝送路またはシステム処理系装置２０への送信処理を
可能とし，予備系装置ではサプレスする送受信無効化回
路１２ａ，１２ｂ，…を備える。そして，ＬＡＮ制御装
置１０は，アドレス格納装置３０に格納された同一のネ
ットワーク上のアドレスを用いて同一通信処理を実行す
るように構成されている。
【００１４】
【作用】以下，説明を簡単にするために，管理対象のネ
ットワーク上のアドレスがＭＡＣアドレスである場合に
ついて説明する。本発明では，ＭＡＣアドレスを記憶す
るＲＯＭ等のアドレス格納装置３０を，ＬＡＮ制御装置
１０に設けるのではなく，システム処理系装置２０に設
ける。そして，複数のＬＡＮ制御装置１０がアドレス格
納装置３０における同一のＭＡＣアドレス等をアクセス
可能とする。これにより，異常時における運用系と予備
系との切り替え時において，ＭＡＣアドレスが格納され
たＲＯＭ等の差し換えが不要になる。
ットワーク上のアドレスがＭＡＣアドレスである場合に
ついて説明する。本発明では，ＭＡＣアドレスを記憶す
るＲＯＭ等のアドレス格納装置３０を，ＬＡＮ制御装置
１０に設けるのではなく，システム処理系装置２０に設
ける。そして，複数のＬＡＮ制御装置１０がアドレス格
納装置３０における同一のＭＡＣアドレス等をアクセス
可能とする。これにより，異常時における運用系と予備
系との切り替え時において，ＭＡＣアドレスが格納され
たＲＯＭ等の差し換えが不要になる。
【００１５】また，同一のＭＡＣアドレスを複数のＬＡ
Ｎ制御装置１０に対して割り当てることができるが，運
用系ではないＬＡＮ制御装置１０からのＭＡＣアドレス
の要求に対して割り込み発生回路５０等よりＭＡＣアド
レスが使用不可であることを通知する手段を設けること
により，ＭＡＣアドレスの重複割り当てによる誤動作を
防止することができる。
Ｎ制御装置１０に対して割り当てることができるが，運
用系ではないＬＡＮ制御装置１０からのＭＡＣアドレス
の要求に対して割り込み発生回路５０等よりＭＡＣアド
レスが使用不可であることを通知する手段を設けること
により，ＭＡＣアドレスの重複割り当てによる誤動作を
防止することができる。
【００１６】また，図１に示すＬＡＮ制御装置１０ａ，
１０ｂをそれぞれ運用系，予備系として，これらに１つ
のＭＡＣアドレスを割り当て，さらにＬＡＮ制御装置１
０ｃ，１０ｄをそれぞれ運用系，予備系として，これら
に他の１つのＭＡＣアドレスを割り当てるというよう
に，複数のＭＡＣアドレスをシステム処理系装置２０が
持つアドレス格納装置３０によって管理することも可能
である。このとき，ＬＡＮ制御装置１０の実装位置に基
づいて，アドレス格納装置３０におけるＭＡＣアドレス
格納位置のアドレスを生成することによって，ＭＡＣア
ドレスの誤割り当てを防止することができる。
１０ｂをそれぞれ運用系，予備系として，これらに１つ
のＭＡＣアドレスを割り当て，さらにＬＡＮ制御装置１
０ｃ，１０ｄをそれぞれ運用系，予備系として，これら
に他の１つのＭＡＣアドレスを割り当てるというよう
に，複数のＭＡＣアドレスをシステム処理系装置２０が
持つアドレス格納装置３０によって管理することも可能
である。このとき，ＬＡＮ制御装置１０の実装位置に基
づいて，アドレス格納装置３０におけるＭＡＣアドレス
格納位置のアドレスを生成することによって，ＭＡＣア
ドレスの誤割り当てを防止することができる。
【００１７】ＬＡＮ制御装置１０の予備系装置に対する
ＭＡＣアドレスの読み出しを禁止する代わりに，運用系
装置と予備系装置の双方に同時に同一ＭＡＣアドレスを
割り当て，運用系装置と予備系装置とに同一通信処理を
実行させ，正常時には，送受信無効化回路１２によって
予備系装置の送受信を無効化し，運用系装置に障害が発
生した場合には，予備系装置を運用系装置として切り替
え，その送受信無効化回路１２を働かせないようにする
ことにより，通信中のセッションを中断することなく，
切り替えを高速に行うことが可能になる。
ＭＡＣアドレスの読み出しを禁止する代わりに，運用系
装置と予備系装置の双方に同時に同一ＭＡＣアドレスを
割り当て，運用系装置と予備系装置とに同一通信処理を
実行させ，正常時には，送受信無効化回路１２によって
予備系装置の送受信を無効化し，運用系装置に障害が発
生した場合には，予備系装置を運用系装置として切り替
え，その送受信無効化回路１２を働かせないようにする
ことにより，通信中のセッションを中断することなく，
切り替えを高速に行うことが可能になる。
【００１８】
【実施例】図２は本発明の実施例におけるＬＡＮ制御装
置の接続構成例を示す図である。本実施例では，スロッ
トＩＤが“００”の第１のスロットにＬＡＮ制御装置が
２台，スロットＩＤが“０１”の第２のスロットにＬＡ
Ｎ制御装置が２台接続されているものとする。
置の接続構成例を示す図である。本実施例では，スロッ
トＩＤが“００”の第１のスロットにＬＡＮ制御装置が
２台，スロットＩＤが“０１”の第２のスロットにＬＡ
Ｎ制御装置が２台接続されているものとする。
【００１９】例えばスロットＩＤ＝００のＬＡＮ制御装
置１０ａ，１０ｂは，図２（Ｂ）に示すように，実装を
示す信号１０１ａ，１０１ｂ（実装＝１，未実装＝０）
と，バスにエラーがあったことを示す信号１０２ａ，１
０２ｂ（エラーなし＝１，エラーあり＝０）と，ＬＡＮ
制御装置の内部状態を示す信号１０３ａ，１０３ｂ（正
常＝１，異常＝０）を出力する。
置１０ａ，１０ｂは，図２（Ｂ）に示すように，実装を
示す信号１０１ａ，１０１ｂ（実装＝１，未実装＝０）
と，バスにエラーがあったことを示す信号１０２ａ，１
０２ｂ（エラーなし＝１，エラーあり＝０）と，ＬＡＮ
制御装置の内部状態を示す信号１０３ａ，１０３ｂ（正
常＝１，異常＝０）を出力する。
【００２０】図３は本発明の実施例におけるアドレス格
納装置の構成例を示す図である。図１に示すアドレス格
納装置３０は，図３に示すようにＬＡＮ制御装置１０の
各スロット対応にＭＡＣアドレスを格納するＲＯＭ（＃
０）３０−０，ＲＯＭ（＃１）３０−１から構成され
る。ここでは，システム処理系装置２０のメモリ空間
（またはＩ／Ｏ空間）上のアドレスとして，ＲＯＭ３０
−０には０１００００番地，ＲＯＭ３０−１には０１０
０１０番地が割り当てられている。すなわち，０１００
００番地のアドレスを指定したリードアクセスに対して
は，スロットＩＤ＝００のＭＡＣアドレスが読み出さ
れ，０１００１０番地のアドレスを指定したリードアク
セスに対しては，スロットＩＤ＝０１のＭＡＣアドレス
が読み出されるようになっている。
納装置の構成例を示す図である。図１に示すアドレス格
納装置３０は，図３に示すようにＬＡＮ制御装置１０の
各スロット対応にＭＡＣアドレスを格納するＲＯＭ（＃
０）３０−０，ＲＯＭ（＃１）３０−１から構成され
る。ここでは，システム処理系装置２０のメモリ空間
（またはＩ／Ｏ空間）上のアドレスとして，ＲＯＭ３０
−０には０１００００番地，ＲＯＭ３０−１には０１０
０１０番地が割り当てられている。すなわち，０１００
００番地のアドレスを指定したリードアクセスに対して
は，スロットＩＤ＝００のＭＡＣアドレスが読み出さ
れ，０１００１０番地のアドレスを指定したリードアク
セスに対しては，スロットＩＤ＝０１のＭＡＣアドレス
が読み出されるようになっている。
【００２１】図４は本発明の実施例におけるＬＡＮ制御
装置状態検出回路の構成例を示す図である。図中，６１
ａ，６１ｂはＬＡＮ制御装置１０ａ，１０ｂの実装信号
１０１ａ，１０１ｂを保持するラッチ，６２ａ，６２ｂ
はＬＡＮ制御装置１０ａ，１０ｂのバスエラー信号１０
２ａ，１０２ｂを保持するラッチ，６３ａ，６３ｂはＬ
ＡＮ制御装置１０ａ，１０ｂの内部状態信号１０３ａ，
１０３ｂを保持するラッチである。６４ａ，６４ｂ，６
５ａ，６５ｂはアンド回路を表す。
装置状態検出回路の構成例を示す図である。図中，６１
ａ，６１ｂはＬＡＮ制御装置１０ａ，１０ｂの実装信号
１０１ａ，１０１ｂを保持するラッチ，６２ａ，６２ｂ
はＬＡＮ制御装置１０ａ，１０ｂのバスエラー信号１０
２ａ，１０２ｂを保持するラッチ，６３ａ，６３ｂはＬ
ＡＮ制御装置１０ａ，１０ｂの内部状態信号１０３ａ，
１０３ｂを保持するラッチである。６４ａ，６４ｂ，６
５ａ，６５ｂはアンド回路を表す。
【００２２】選択信号１１０ａは，システム処理系装置
２０がＬＡＮ制御装置１０ａを運用系装置として選択す
ることを指示する信号である。選択信号１１０ｂは，シ
ステム処理系装置２０がＬＡＮ制御装置１０ｂを運用系
装置として選択することを指示する信号である。ここ
で，選択信号１１０ｂを選択信号１１０ａの反転信号と
して１本化することも可能である。また，運用系装置お
よび予備系装置の各優先順位が，ＬＡＮ制御装置の実装
位置によって自動的に決まるようにし，選択信号１１０
ａ，１１０ｂの双方を省略する構成も可能である。
２０がＬＡＮ制御装置１０ａを運用系装置として選択す
ることを指示する信号である。選択信号１１０ｂは，シ
ステム処理系装置２０がＬＡＮ制御装置１０ｂを運用系
装置として選択することを指示する信号である。ここ
で，選択信号１１０ｂを選択信号１１０ａの反転信号と
して１本化することも可能である。また，運用系装置お
よび予備系装置の各優先順位が，ＬＡＮ制御装置の実装
位置によって自動的に決まるようにし，選択信号１１０
ａ，１１０ｂの双方を省略する構成も可能である。
【００２３】有効信号１２０ａは，ＬＡＮ制御装置１０
ａが運用系装置として有効であることを示す信号であ
る。また，有効信号１２０ｂはＬＡＮ制御装置１０ｂが
運用系装置として有効であることを示す信号である。有
効信号１２０ａは，選択信号１１０ａが“１”で，かつ
実装信号１０１ａが“１（実装）”，バスエラー信号１
０２ａが“１（エラーなし）”，内部状態信号１０３ａ
が“１（正常）”のとき，“１（有効）”となる。ま
た，有効信号１２０ｂは，有効信号１２０ａが“０（無
効）”，選択信号１１０ｂが“１”で，かつ実装信号１
０１ｂが“１（実装）”，バスエラー信号１０２ｂが
“１（エラーなし）”，内部状態信号１０３ｂが“１
（正常）”のとき，“１（有効）”となる。
ａが運用系装置として有効であることを示す信号であ
る。また，有効信号１２０ｂはＬＡＮ制御装置１０ｂが
運用系装置として有効であることを示す信号である。有
効信号１２０ａは，選択信号１１０ａが“１”で，かつ
実装信号１０１ａが“１（実装）”，バスエラー信号１
０２ａが“１（エラーなし）”，内部状態信号１０３ａ
が“１（正常）”のとき，“１（有効）”となる。ま
た，有効信号１２０ｂは，有効信号１２０ａが“０（無
効）”，選択信号１１０ｂが“１”で，かつ実装信号１
０１ｂが“１（実装）”，バスエラー信号１０２ｂが
“１（エラーなし）”，内部状態信号１０３ｂが“１
（正常）”のとき，“１（有効）”となる。
【００２４】図５は本発明の実施例におけるアドレスア
クセス制御回路の構成例を示す図である。システム処理
系装置２０は，直接，０１００００番地にアクセスする
ことによって，ＲＯＭ（＃０）３０−０に格納されたス
ロットＩＤ＝００のＬＡＮ制御装置１０ａ，１０ｂに対
するＭＡＣアドレスを読むことができる。同様に，０１
００１０番地にアクセスすることによって，ＲＯＭ（＃
１）３０−１に格納されたスロットＩＤ＝０１のＬＡＮ
制御装置１０ｃ，１０ｄに対するＭＡＣアドレスを読む
ことができる。
クセス制御回路の構成例を示す図である。システム処理
系装置２０は，直接，０１００００番地にアクセスする
ことによって，ＲＯＭ（＃０）３０−０に格納されたス
ロットＩＤ＝００のＬＡＮ制御装置１０ａ，１０ｂに対
するＭＡＣアドレスを読むことができる。同様に，０１
００１０番地にアクセスすることによって，ＲＯＭ（＃
１）３０−１に格納されたスロットＩＤ＝０１のＬＡＮ
制御装置１０ｃ，１０ｄに対するＭＡＣアドレスを読む
ことができる。
【００２５】一方，ＬＡＮ制御装置１０からのアドレス
格納装置３０に対するアクセスでは，図５に示すよう
に，アドレス生成回路４１によって，アドレス格納装置
３０に対するアドレスの中間部に，アクセス要求元のス
ロットＩＤを埋め込む。したがって，ＬＡＮ制御装置１
０ａまたはＬＡＮ制御装置１０ｂのアクセスでは，ＲＯ
Ｍ（＃０）３０−０に格納されたＭＡＣアドレスが読み
出され，ＬＡＮ制御装置１０ｃまたはＬＡＮ制御装置１
０ｄのアクセスでは，ＲＯＭ（＃１）３０−１に格納さ
れたＭＡＣアドレスが読み出される。これによって，複
数のＭＡＣアドレスのスロット間の混同が防止される。
格納装置３０に対するアクセスでは，図５に示すよう
に，アドレス生成回路４１によって，アドレス格納装置
３０に対するアドレスの中間部に，アクセス要求元のス
ロットＩＤを埋め込む。したがって，ＬＡＮ制御装置１
０ａまたはＬＡＮ制御装置１０ｂのアクセスでは，ＲＯ
Ｍ（＃０）３０−０に格納されたＭＡＣアドレスが読み
出され，ＬＡＮ制御装置１０ｃまたはＬＡＮ制御装置１
０ｄのアクセスでは，ＲＯＭ（＃１）３０−１に格納さ
れたＭＡＣアドレスが読み出される。これによって，複
数のＭＡＣアドレスのスロット間の混同が防止される。
【００２６】さらに，図５に示すアンド回路４２によ
り，アクセス要求元からのアドレス格納装置３０に対す
るＲＯＭリード信号と，運用系を示す有効信号１２０ａ
（または１２０ｂ）との論理積をとり，アクセスの可否
をチェックする。もし有効信号１２０ａ（または１２０
ｂ）が“０”で予備系装置からのアクセス要求であれ
ば，割り込み発生回路５０によってアクセス要求元のＬ
ＡＮ制御装置１０ａ（または１０ｂ）に対する割り込み
信号１３０ａ（または１３０ｂ）を発生させる。要求元
が運用系装置であれば，読み取り可を示すデータアック
（ＡＣＫ）信号（図示省略）を返し，ＭＡＣアドレスを
送る。
り，アクセス要求元からのアドレス格納装置３０に対す
るＲＯＭリード信号と，運用系を示す有効信号１２０ａ
（または１２０ｂ）との論理積をとり，アクセスの可否
をチェックする。もし有効信号１２０ａ（または１２０
ｂ）が“０”で予備系装置からのアクセス要求であれ
ば，割り込み発生回路５０によってアクセス要求元のＬ
ＡＮ制御装置１０ａ（または１０ｂ）に対する割り込み
信号１３０ａ（または１３０ｂ）を発生させる。要求元
が運用系装置であれば，読み取り可を示すデータアック
（ＡＣＫ）信号（図示省略）を返し，ＭＡＣアドレスを
送る。
【００２７】なお，予備系装置からの誤ったアクセスに
対して，割り込み信号を出力する代わりに，ＭＡＣアド
レスではなく，予め定められた固定値のデータを読み出
し結果として出力するようにしてもよい。また，システ
ム処理系装置２０に対して異常アクセスを通知するため
に，割り込み信号１３０ａ（または１３０ｂ）によって
システム処理系装置２０に割り込みをかけるようにして
もよい。
対して，割り込み信号を出力する代わりに，ＭＡＣアド
レスではなく，予め定められた固定値のデータを読み出
し結果として出力するようにしてもよい。また，システ
ム処理系装置２０に対して異常アクセスを通知するため
に，割り込み信号１３０ａ（または１３０ｂ）によって
システム処理系装置２０に割り込みをかけるようにして
もよい。
【００２８】図６は，本発明の実施例におけるＬＡＮ制
御装置のブロック図である。ＬＡＮ制御装置１０は，Ｍ
ＰＵ１１のプログラム等が格納されるメモリ１３と，実
装信号出力回路１４と，バス制御装置１５と，送受信制
御装置（ＬＡＮＣＥ）１６と，割り込み制御回路１７と
を有する。図６の送信無効化回路１２−１，受信無効化
回路１２−２は，後述する他の実施例で使用される回路
である。
御装置のブロック図である。ＬＡＮ制御装置１０は，Ｍ
ＰＵ１１のプログラム等が格納されるメモリ１３と，実
装信号出力回路１４と，バス制御装置１５と，送受信制
御装置（ＬＡＮＣＥ）１６と，割り込み制御回路１７と
を有する。図６の送信無効化回路１２−１，受信無効化
回路１２−２は，後述する他の実施例で使用される回路
である。
【００２９】実装信号出力回路１４は，図６（Ｂ）に示
すようにフリップフロップ１４１等を有し，このＬＡＮ
制御装置１０がシステム処理系装置２０に装着されたと
きに，プルアップされた“１”の実装信号１０１をコネ
クタ経由で出力する回路である。もちろん，実装信号１
０１の出力には他にも種々の方法をとり得る。
すようにフリップフロップ１４１等を有し，このＬＡＮ
制御装置１０がシステム処理系装置２０に装着されたと
きに，プルアップされた“１”の実装信号１０１をコネ
クタ経由で出力する回路である。もちろん，実装信号１
０１の出力には他にも種々の方法をとり得る。
【００３０】割り込み制御回路１７は，割り込み発生回
路５０によって発生した割り込み信号１３０によって，
ＭＰＵ１１に割り込み（インタラプト）をかけ，例えば
初期化時におけるＭＡＣアドレスの読み出し異常を通知
する回路である。なお，バス制御装置１５の主要部およ
び送受信制御装置１６の内部構成については，従来装置
とほぼ同様であり，また本発明の要旨には直接関係がな
いため，ここでの詳しい説明は省略する。
路５０によって発生した割り込み信号１３０によって，
ＭＰＵ１１に割り込み（インタラプト）をかけ，例えば
初期化時におけるＭＡＣアドレスの読み出し異常を通知
する回路である。なお，バス制御装置１５の主要部およ
び送受信制御装置１６の内部構成については，従来装置
とほぼ同様であり，また本発明の要旨には直接関係がな
いため，ここでの詳しい説明は省略する。
【００３１】以上説明した実施例では，同一スロット内
のＬＡＮ制御装置１０ａ，１０ｂから１つの運用系装置
を選択して，その装置だけを動作させ，予備系装置は動
作させないで待機させていた。これに対し，次に説明す
る実施例では，運用系装置の選択については同じである
が，運用系装置および予備系装置の双方にアドレス格納
装置３０へのアクセスを許可し，同一のＭＡＣアドレス
を用いて同時に動作させる。
のＬＡＮ制御装置１０ａ，１０ｂから１つの運用系装置
を選択して，その装置だけを動作させ，予備系装置は動
作させないで待機させていた。これに対し，次に説明す
る実施例では，運用系装置の選択については同じである
が，運用系装置および予備系装置の双方にアドレス格納
装置３０へのアクセスを許可し，同一のＭＡＣアドレス
を用いて同時に動作させる。
【００３２】すなわち，ＬＡＮ制御装置１０ａ，１０ｂ
は，システム処理系装置２０からの指示で同一の通信処
理を実行し，同時に動作する。このとき，ＬＡＮ伝送路
およびシステム処理系装置２０に対する送受信を１本化
するために，送信無効化回路１２−１および受信無効化
回路１２−２を設ける。
は，システム処理系装置２０からの指示で同一の通信処
理を実行し，同時に動作する。このとき，ＬＡＮ伝送路
およびシステム処理系装置２０に対する送受信を１本化
するために，送信無効化回路１２−１および受信無効化
回路１２−２を設ける。
【００３３】送信無効化回路１２−１は，例えば図６
（Ｃ）に示すように構成され，ＬＡＮ伝送路に信号を送
信するトランシーバ７１と，ＬＡＮ伝送路から信号を受
信するレシーバ７２と，ＬＡＮ伝送路への送信を抑止す
るためのスリーステートバッファ７３と，有効信号１２
０を反転するインバータ７４からなる。ＬＡＮ伝送路か
らの受信信号はすべて送受信制御装置１６に通知され，
ＬＡＮ伝送路への送信信号は，有効信号１２０が“１”
のときのみ，スリーステートバッファ７３とトランシー
バ７１を介して送信される。有効信号１２０が“０”の
場合，すなわち本装置が予備系の場合には，送信が抑止
される。
（Ｃ）に示すように構成され，ＬＡＮ伝送路に信号を送
信するトランシーバ７１と，ＬＡＮ伝送路から信号を受
信するレシーバ７２と，ＬＡＮ伝送路への送信を抑止す
るためのスリーステートバッファ７３と，有効信号１２
０を反転するインバータ７４からなる。ＬＡＮ伝送路か
らの受信信号はすべて送受信制御装置１６に通知され，
ＬＡＮ伝送路への送信信号は，有効信号１２０が“１”
のときのみ，スリーステートバッファ７３とトランシー
バ７１を介して送信される。有効信号１２０が“０”の
場合，すなわち本装置が予備系の場合には，送信が抑止
される。
【００３４】また，受信無効化回路１２−２は，例えば
図６（Ｄ）に示すように構成され，システム処理系装置
２０のシステムバスとＬＡＮ制御装置１０の内部バスと
の間で出力を抑止するためのスリーステートバッファ８
０と，有効信号１２０を反転するインバータ８１とを有
する。本装置が運用系（有効信号１２０が“１”）の場
合，ＬＡＮ伝送路からの受信データ等はシステム処理系
装置２０へ送出され，本装置が予備系（有効信号１２０
が“０”）の場合には，システム処理系装置２０への送
出が抑止される。
図６（Ｄ）に示すように構成され，システム処理系装置
２０のシステムバスとＬＡＮ制御装置１０の内部バスと
の間で出力を抑止するためのスリーステートバッファ８
０と，有効信号１２０を反転するインバータ８１とを有
する。本装置が運用系（有効信号１２０が“１”）の場
合，ＬＡＮ伝送路からの受信データ等はシステム処理系
装置２０へ送出され，本装置が予備系（有効信号１２０
が“０”）の場合には，システム処理系装置２０への送
出が抑止される。
【００３５】なお，図６に示す有効信号１２０は，ＬＡ
Ｎ制御装置１０ａの場合には図４に示す有効信号１２０
ａであり，ＬＡＮ制御装置１０ｂの場合には図４に示す
有効信号１２０ｂである。したがって，これらの有効信
号の切り替わりにより，運用系と予備系とが直ちに切り
替わり，運用系装置の障害時に通信中のセッションを中
断させることなく，予備系装置を新たな運用系装置とし
て，通信処理を続行させることができる。
Ｎ制御装置１０ａの場合には図４に示す有効信号１２０
ａであり，ＬＡＮ制御装置１０ｂの場合には図４に示す
有効信号１２０ｂである。したがって，これらの有効信
号の切り替わりにより，運用系と予備系とが直ちに切り
替わり，運用系装置の障害時に通信中のセッションを中
断させることなく，予備系装置を新たな運用系装置とし
て，通信処理を続行させることができる。
【００３６】
【発明の効果】以上説明したように，本発明によれば，
例えばＭＡＣアドレスのＲＯＭ等を差し換えることな
く，ＬＡＮ制御装置の運用系と予備系の切り替えを高速
にかつ安全に行うことができるようになる。したがっ
て，システムの信頼性が向上する。また，運用時におけ
るＬＡＮ制御装置の交換も容易になる。さらに，運用系
ＬＡＮ制御装置の異常発生時に，予備系ＬＡＮ制御装置
による代行により通信中のセッションを中断することな
く，通信を続行させることが可能となる。
例えばＭＡＣアドレスのＲＯＭ等を差し換えることな
く，ＬＡＮ制御装置の運用系と予備系の切り替えを高速
にかつ安全に行うことができるようになる。したがっ
て，システムの信頼性が向上する。また，運用時におけ
るＬＡＮ制御装置の交換も容易になる。さらに，運用系
ＬＡＮ制御装置の異常発生時に，予備系ＬＡＮ制御装置
による代行により通信中のセッションを中断することな
く，通信を続行させることが可能となる。
【図１】本発明の構成例を示す図である。
【図２】本発明の実施例におけるＬＡＮ制御装置の接続
構成例を示す図である。
構成例を示す図である。
【図３】本発明の実施例におけるアドレス格納装置の構
成例を示す図である。
成例を示す図である。
【図４】本発明の実施例におけるＬＡＮ制御装置状態検
出回路の構成例を示す図である。
出回路の構成例を示す図である。
【図５】本発明の実施例におけるアドレスアクセス制御
回路の構成例を示す図である。
回路の構成例を示す図である。
【図６】本発明の実施例におけるＬＡＮ制御装置のブロ
ック図である。
ック図である。
１０（１０ａ，１０ｂ，１０ｃ，１０ｄ） ＬＡＮ制
御装置 １１（１１ａ，１１ｂ） ＭＰＵ １２（１２ａ，１２ｂ） 送受信無効化回路 ２０ システム処理系装置 ２１ ＣＰＵ ３０ アドレス格納装置 ４０ アドレスアクセス制御回路 ５０ 割り込み発生回路 ６０ ＬＡＮ制御装置状態検出回路
御装置 １１（１１ａ，１１ｂ） ＭＰＵ １２（１２ａ，１２ｂ） 送受信無効化回路 ２０ システム処理系装置 ２１ ＣＰＵ ３０ アドレス格納装置 ４０ アドレスアクセス制御回路 ５０ 割り込み発生回路 ６０ ＬＡＮ制御装置状態検出回路
Claims (4)
- 【請求項１】 伝送線に対する信号の送受信を制御する
複数の制御装置と，これらの制御装置を用いてデータ通
信を行うシステム処理系装置とを備えたシステムにおい
て，前記システム処理系装置は，前記制御装置に与えら
れた伝送線上のアドレスを記憶するアドレス格納装置
と，前記複数の制御装置の実装条件を含む状態または自
システム処理系装置による選択状態を監視し，複数の制
御装置のうち有効とする制御装置を選択する制御装置状
態検出回路と，前記制御装置状態検出回路が有効とした
制御装置に対してのみ，前記アドレス格納装置からの伝
送線上のアドレスの読み出しを可能とするアドレスアク
セス制御回路とを備えたことを特徴とする伝送線制御装
置多重化システム。 - 【請求項２】 請求項１記載の伝送線制御装置多重化シ
ステムにおいて，前記アドレスアクセス制御回路は，前
記制御装置状態検出回路によって選択されなかった無効
の制御装置からの前記アドレス格納装置に対するアクセ
スに対して，そのアクセス要求を出した制御装置または
自システム処理系装置に割り込みを発生させる回路，ま
たはそのアクセス要求を出した制御装置に対して予め定
められた値をアクセス値として与える回路を備えたこと
を特徴とする伝送線制御装置多重化システム。 - 【請求項３】 請求項１記載の伝送線制御装置多重化シ
ステムにおいて，前記アドレス格納装置は，複数の異な
る伝送線上のアドレスを格納しており，前記制御装置の
実装位置により，前記アドレス格納装置におけるアクセ
ス可能な伝送線上のアドレスの格納位置が決定されるよ
うに構成されていることを特徴とする伝送線制御装置多
重化システム。 - 【請求項４】 伝送線に対する信号の送受信を制御する
複数の制御装置と，これらの制御装置を用いてデータ通
信を行うシステム処理系装置とを備えたシステムにおい
て，前記システム処理系装置は，前記制御装置に与えら
れた伝送線上のアドレスを記憶するアドレス格納装置
と，前記複数の制御装置を，その各制御装置の実装位
置，その各制御装置の内部状態，もしくは前記システム
処理系装置からの指示，またはそれらの条件の組み合わ
せにより，１つを運用系装置とし，他を予備系装置とす
る制御装置状態検出回路とを備え，前記制御装置は，前
記制御装置状態検出回路からの指示により運用系装置の
み前記伝送線または前記システム処理系装置への送信処
理を可能とし，予備系装置では前記送信処理を無効化す
る送受信無効化回路を備え，かつ，前記複数の制御装置
は，前記アドレス格納装置に格納された同一の伝送線上
のアドレスを用いて同一通信処理を実行するように構成
されていることを特徴とする伝送線制御装置多重化シス
テム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7034812A JPH08235084A (ja) | 1995-02-23 | 1995-02-23 | 伝送線制御装置多重化システム |
| US08/588,008 US6058446A (en) | 1995-02-23 | 1996-01-17 | Network terminal equipment capable of accommodating plurality of communication control units |
| GB9603224A GB2298344B (en) | 1995-02-23 | 1996-02-15 | Network terminal equipment |
| US09/108,183 US6247063B1 (en) | 1995-02-23 | 1998-07-01 | Network terminal equipment capable of accommodating plurality of communication control units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7034812A JPH08235084A (ja) | 1995-02-23 | 1995-02-23 | 伝送線制御装置多重化システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004036228A Division JP3782423B2 (ja) | 2004-02-13 | 2004-02-13 | 伝送線制御装置多重化システムおよび伝送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08235084A true JPH08235084A (ja) | 1996-09-13 |
Family
ID=12424633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7034812A Pending JPH08235084A (ja) | 1995-02-23 | 1995-02-23 | 伝送線制御装置多重化システム |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6058446A (ja) |
| JP (1) | JPH08235084A (ja) |
| GB (1) | GB2298344B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060641A (ja) * | 2001-08-09 | 2003-02-28 | Hitachi Communication Technologies Ltd | Ｌａｎインタフェース通信装置 |
| JP2003087252A (ja) * | 2001-09-12 | 2003-03-20 | Toshiba Corp | 電子機器、電子式構内交換機、ｌａｎ接続インターフェースユニット、及びｍａｃアドレス記憶デバイス |
| WO2010026648A1 (ja) * | 2008-09-05 | 2010-03-11 | 富士通株式会社 | Ｍａｃアドレス管理方法 |
| JP2010233006A (ja) * | 2009-03-27 | 2010-10-14 | Nec Corp | サーバシステム、集合型サーバ装置及びｍａｃアドレス管理方法 |
| WO2012133547A1 (ja) | 2011-03-30 | 2012-10-04 | 日本電気株式会社 | 通信装置、ｍａｃアドレス配布方法、プログラムおよびコントロール装置 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08235084A (ja) * | 1995-02-23 | 1996-09-13 | Fujitsu Ltd | 伝送線制御装置多重化システム |
| US6470397B1 (en) | 1998-11-16 | 2002-10-22 | Qlogic Corporation | Systems and methods for network and I/O device drivers |
| US6628607B1 (en) | 1999-07-09 | 2003-09-30 | Apple Computer, Inc. | Method and apparatus for loop breaking on a serial bus |
| US6691096B1 (en) | 1999-10-28 | 2004-02-10 | Apple Computer, Inc. | General purpose data container method and apparatus for implementing AV/C descriptors |
| US6671768B1 (en) | 1999-11-01 | 2003-12-30 | Apple Computer, Inc. | System and method for providing dynamic configuration ROM using double image buffers for use with serial bus devices |
| US6813663B1 (en) | 1999-11-02 | 2004-11-02 | Apple Computer, Inc. | Method and apparatus for supporting and presenting multiple serial bus nodes using distinct configuration ROM images |
| US6618750B1 (en) | 1999-11-02 | 2003-09-09 | Apple Computer, Inc. | Method and apparatus for determining communication paths |
| US6636914B1 (en) | 1999-11-05 | 2003-10-21 | Apple Computer, Inc. | Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases |
| US6587904B1 (en) * | 1999-11-05 | 2003-07-01 | Apple Computer, Inc. | Method and apparatus for preventing loops in a full-duplex bus |
| US6639918B1 (en) * | 2000-01-18 | 2003-10-28 | Apple Computer, Inc. | Method and apparatus for border node behavior on a full-duplex bus |
| US7266617B1 (en) * | 2000-01-18 | 2007-09-04 | Apple Inc. | Method and apparatus for border node behavior on a full-duplex bus |
| US7050453B1 (en) * | 2000-02-17 | 2006-05-23 | Apple Computer, Inc. | Method and apparatus for ensuring compatibility on a high performance serial bus |
| US6718497B1 (en) | 2000-04-21 | 2004-04-06 | Apple Computer, Inc. | Method and apparatus for generating jitter test patterns on a high performance serial bus |
| US6618785B1 (en) | 2000-04-21 | 2003-09-09 | Apple Computer, Inc. | Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus |
| US7240364B1 (en) * | 2000-05-20 | 2007-07-03 | Ciena Corporation | Network device identity authentication |
| US20030061326A1 (en) * | 2001-09-25 | 2003-03-27 | Gilbert Gary L. | Managing one or more domains in a system |
| US20030191883A1 (en) * | 2002-04-05 | 2003-10-09 | Sycamore Networks, Inc. | Interface for upgrading serial backplane application from ethernet to gigabit ethernet |
| US7353284B2 (en) | 2003-06-13 | 2008-04-01 | Apple Inc. | Synchronized transmission of audio and video data from a computer to a client via an interface |
| US7668099B2 (en) | 2003-06-13 | 2010-02-23 | Apple Inc. | Synthesis of vertical blanking signal |
| US8275910B1 (en) | 2003-07-02 | 2012-09-25 | Apple Inc. | Source packet bridge |
| US7788567B1 (en) * | 2003-11-18 | 2010-08-31 | Apple Inc. | Symbol encoding for tolerance to single byte errors |
| US7995606B1 (en) | 2003-12-03 | 2011-08-09 | Apple Inc. | Fly-by and ack-accelerated arbitration for broadcast packets |
| US7308517B1 (en) * | 2003-12-29 | 2007-12-11 | Apple Inc. | Gap count analysis for a high speed serialized bus |
| US7237135B1 (en) * | 2003-12-29 | 2007-06-26 | Apple Inc. | Cyclemaster synchronization in a distributed bridge |
| US7526001B2 (en) * | 2004-07-26 | 2009-04-28 | General Instrument Corporation | Statistical multiplexer having protective features from extraneous messages generated by redundant system elements |
| WO2013171832A1 (ja) * | 2012-05-14 | 2013-11-21 | 富士通株式会社 | 情報処理装置、情報処理方法及びプログラム |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4254473A (en) * | 1979-01-29 | 1981-03-03 | Allen-Bradley Company | Rack adapter for serially connected I/O interface racks |
| US5535328A (en) * | 1989-04-13 | 1996-07-09 | Sandisk Corporation | Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells |
| JPH03161854A (ja) * | 1989-11-21 | 1991-07-11 | Toshiba Corp | シリアルポート制御方式 |
| US5230058A (en) * | 1989-12-05 | 1993-07-20 | Zilog, Inc. | IC chip having volatile memory cells simultaneously loaded with initialization data from uniquely associated non-volatile memory cells via switching transistors |
| US5485590A (en) * | 1990-01-08 | 1996-01-16 | Allen-Bradley Company, Inc. | Programmable controller communication interface module which is configurable by a removable memory cartridge |
| CA2034878C (en) * | 1990-03-08 | 2002-04-02 | Craig S. Hyatt | Programmable controller communication module |
| JPH03296344A (ja) * | 1990-04-13 | 1991-12-27 | Fujitsu Ltd | ブリッジ機構を備えた二重化ｌａｎシステム |
| JP3016490B2 (ja) * | 1990-09-28 | 2000-03-06 | 富士写真フイルム株式会社 | Ｉｃメモリカード |
| US5561815A (en) * | 1990-10-02 | 1996-10-01 | Hitachi, Ltd. | System and method for control of coexisting code and image data in memory |
| JP3090384B2 (ja) * | 1993-06-29 | 2000-09-18 | 株式会社日立製作所 | 着脱可能な記憶媒体を用いる外部記憶装置 |
| US5590374A (en) * | 1993-09-10 | 1996-12-31 | Fujitsu Limited | Method and apparatus for employing a dummy read command to automatically assign a unique memory address to an interface card |
| US5586270A (en) * | 1993-09-30 | 1996-12-17 | Intel Corporation | Method and apparatus for upgrading a central processing unit and existing memory structure in a computer system |
| JPH07302254A (ja) * | 1994-05-06 | 1995-11-14 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
| US5655148A (en) * | 1994-05-27 | 1997-08-05 | Microsoft Corporation | Method for automatically configuring devices including a network adapter without manual intervention and without prior configuration information |
| US5845590A (en) * | 1995-01-31 | 1998-12-08 | Krueger International, Inc. | Adjustable height table |
| JPH08235084A (ja) * | 1995-02-23 | 1996-09-13 | Fujitsu Ltd | 伝送線制御装置多重化システム |
| US6049825A (en) * | 1997-03-19 | 2000-04-11 | Fujitsu Limited | Method and system for switching between duplicated network interface adapters for host computer communications |
-
1995
- 1995-02-23 JP JP7034812A patent/JPH08235084A/ja active Pending
-
1996
- 1996-01-17 US US08/588,008 patent/US6058446A/en not_active Expired - Lifetime
- 1996-02-15 GB GB9603224A patent/GB2298344B/en not_active Expired - Fee Related
-
1998
- 1998-07-01 US US09/108,183 patent/US6247063B1/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060641A (ja) * | 2001-08-09 | 2003-02-28 | Hitachi Communication Technologies Ltd | Ｌａｎインタフェース通信装置 |
| JP4588266B2 (ja) * | 2001-08-09 | 2010-11-24 | 株式会社日立製作所 | Ｌａｎインタフェース通信装置 |
| JP2003087252A (ja) * | 2001-09-12 | 2003-03-20 | Toshiba Corp | 電子機器、電子式構内交換機、ｌａｎ接続インターフェースユニット、及びｍａｃアドレス記憶デバイス |
| WO2010026648A1 (ja) * | 2008-09-05 | 2010-03-11 | 富士通株式会社 | Ｍａｃアドレス管理方法 |
| JP5110166B2 (ja) * | 2008-09-05 | 2012-12-26 | 富士通株式会社 | Ｍａｃアドレス管理方法 |
| US8462787B2 (en) | 2008-09-05 | 2013-06-11 | Fujitsu Limited | Method for managing MAC address for open network adaptor |
| JP2010233006A (ja) * | 2009-03-27 | 2010-10-14 | Nec Corp | サーバシステム、集合型サーバ装置及びｍａｃアドレス管理方法 |
| US8266261B2 (en) | 2009-03-27 | 2012-09-11 | Nec Corporation | Server system, collective server apparatus, and MAC address management method |
| WO2012133547A1 (ja) | 2011-03-30 | 2012-10-04 | 日本電気株式会社 | 通信装置、ｍａｃアドレス配布方法、プログラムおよびコントロール装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2298344A (en) | 1996-08-28 |
| US6058446A (en) | 2000-05-02 |
| GB9603224D0 (en) | 1996-04-17 |
| GB2298344B (en) | 1999-06-16 |
| US6247063B1 (en) | 2001-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08235084A (ja) | 伝送線制御装置多重化システム | |
| US8051325B2 (en) | Multiprocessor system and failure recovering system | |
| JPH064490A (ja) | データ処理システム | |
| EP2224341B1 (en) | Node system, server switching method, server device, and data transfer method | |
| JP2001306350A (ja) | フィールド機器制御システムおよびコンピュータが読取り可能な記憶媒体 | |
| CN111585835B (zh) | 一种带外管理系统的控制方法、装置和存储介质 | |
| US20080226299A1 (en) | Optical transmission apparatus | |
| JP3555047B2 (ja) | 複合コンピュータシステム | |
| JPS63268038A (ja) | 制御装置 | |
| NL9000692A (nl) | Duplex-computerstelsel. | |
| JP3782423B2 (ja) | 伝送線制御装置多重化システムおよび伝送装置 | |
| JP2000222375A (ja) | マルチプロセッサシステム | |
| US7000049B1 (en) | Systems and methods for reliably selecting bus mastership in a fault tolerant manner | |
| KR100302867B1 (ko) | 에치 디 엘 씨 중계 노드 제어장치 및 방법 | |
| JPH07152697A (ja) | 疎結合計算機システム | |
| KR100260895B1 (ko) | 비동기전송모드근거리통신망시스템의고속이중화방법 | |
| JPH09305494A (ja) | 拡張記憶装置のデータ転送制御回路 | |
| JP3852882B2 (ja) | マスタスレーブ装置 | |
| JP2003140704A (ja) | プロセス制御装置 | |
| KR20010067035A (ko) | 분산 컴퓨터 시스템의 초기화 시스템 및 방법 | |
| KR100301769B1 (ko) | 감시제어시스템의메모리장치 | |
| JPH0427239A (ja) | Ｌａｎ接続装置の制御方法 | |
| JP3457432B2 (ja) | プロセッサ間通信の方法およびそれに用いるプロセッサ | |
| JP3130892B2 (ja) | 二重化システム | |
| KR100324280B1 (ko) | 교환 시스템에서 프로세서의 제어버스 이중화시 오동작 방지방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050222 |