JPH08235084A - 伝送線制御装置多重化システム - Google Patents

伝送線制御装置多重化システム

Info

Publication number
JPH08235084A
JPH08235084A JP7034812A JP3481295A JPH08235084A JP H08235084 A JPH08235084 A JP H08235084A JP 7034812 A JP7034812 A JP 7034812A JP 3481295 A JP3481295 A JP 3481295A JP H08235084 A JPH08235084 A JP H08235084A
Authority
JP
Japan
Prior art keywords
control
address
transmission line
processing
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7034812A
Other languages
English (en)
Inventor
Masahiro Hitomi
政弘 一見
Kenichi Mori
憲一 森
Hideyuki Koinuma
秀之 鯉沼
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, 富士通株式会社 filed Critical Fujitsu Ltd
Priority to JP7034812A priority Critical patent/JPH08235084A/ja
Publication of JPH08235084A publication Critical patent/JPH08235084A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/90Queuing arrangements
    • H04L2101/622
    • H04L2101/677

Abstract

(57)【要約】 【目的】伝送線制御装置多重化システムに関し,例えば
運用系と予備系のLAN制御装置10に対する同一MAC
アドレスの管理を容易にし,異常時における運用系と予
備系の切り替えの簡易化, 高速化を図ることを目的とす
る。 【要約】 LAN制御装置10に割り振られたMACアドレスを,シ
ステム処理系装置20のアドレス格納装置30で管理し,L
AN制御装置10はアドレス格納装置30からMACアドレ
スを読み出して通信処理を行う。また,LAN制御装置
状態検出回路60によって,MACアドレスを使用するこ
とができるLAN制御装置10を選択する。またはLAN
制御装置状態検出回路60によって予備系のLAN制御装
置10における送受信無効化回路12を動作させ,予備系装
置の送受信を抑止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,例えばイーサーネット
(ethernet),ファイバディストリビューティ
ッドデータインタフェース(FDDI)等を含むLAN
の多重化システムに係わり,特にハードウェア運用時お
よび交換時のMACアドレスの管理,LAN制御装置の
切り替えなどを簡易に行うことができるようにした伝送
線制御装置多重化システムに関する。
【0002】
【従来の技術】LANに接続される装置には,ネットワ
ーク上で一意に識別できるMACアドレスが付与されて
いる。従来,MACアドレスは,LAN伝送路への送受
信を制御するLAN制御装置に対して与えられ,例えば
ROM等にそのMACアドレスが格納されて,LAN制
御装置にそのROM等が組み込まれていた。ROM等に
格納してMACアドレスが提供されるのは,簡単にMA
Cアドレスが書き換わることがあると,ネットワーク上
の誤動作が生じるので,その誤動作を未然に防止するた
めである。
【0003】ところで,LAN制御装置を二重化してい
るシステムでは,1つのLAN制御装置を運用系とし,
他のLAN制御装置を予備(待機)系として,運用系装
置に異常があった場合には,予備系装置に切り替えるよ
うにしている。運用系装置と予備系装置との切り替えで
は,通信中のセッションを一旦終了させ,装置を切り替
えた後に,新たな通信を最初から開始するようにされて
いる。
【0004】従来,この運用系装置と予備系装置との切
り替えにおいて,MACアドレスを共通にする必要があ
るため,運用系装置の故障等による切り替え時に,ハー
ドウェア交換された旧運用系装置からMACアドレスが
格納されたROM等を取り外し,新たに運用系となる旧
予備系装置にMACアドレスが格納されたROM等を実
装し直す必要があった。
【0005】
【発明が解決しようとする課題】LAN制御装置の二重
化においては,同一MACアドレスを複数管理する必要
があり,LAN制御装置の故障時には,交換する装置に
も同一のMACアドレスをアサインしていなければなら
ない。また,運用系と予備系との切り替え時には,通信
中のセッションは中断することになる。
【0006】本発明は上記問題点の解決を図り,LAN
制御装置の運用系と予備系に対して,LANにおいて誤
動作が生じることがない形態で同一のMACアドレスを
与えることができるようにし,異常時において高速な運
用系と予備系の切り替えを可能にするとともに,信頼性
を向上させることを目的とする。また,通信中のセッシ
ョンを中断させることなく簡易に切り替えることができ
るようにすることを目的とする。
【0007】
【課題を解決するための手段】図1は本発明の構成例を
示す図である。以下,伝送線がLAN伝送路の場合の例
について説明する。
【0008】図1において,LAN制御装置10a,1
0b,10c,10d,…は,LAN伝送路に対する信
号の送受信を制御する装置である。システム処理系装置
20は,これらのLAN制御装置10を用いてデータ通
信を行う装置である。システム処理系装置20は,デー
タ処理のための1以上の中央処理装置(CPU)21を
備え,またLAN制御装置10は,それぞれ制御用のマ
イクロプロセッサ(MPU)11a,11b,…を備え
る。
【0009】システム処理系装置20には,LAN制御
装置10に与えられたネットワーク上のアドレスを記憶
するアドレス格納装置30が設けられる。このアドレス
格納装置30は,例えばMACアドレスが格納されたR
OM等によって構成されるものである。また,システム
処理系装置20には,各LAN制御装置10の実装条件
を含む状態またはシステム処理系装置20による選択状
態を監視し,複数のLAN制御装置10a,10bのう
ち有効とするLAN制御装置を選択するLAN制御装置
状態検出回路60が設けられる。アドレスアクセス制御
回路40は,LAN制御装置状態検出回路60が有効と
したLAN制御装置に対してのみ,アドレス格納装置3
0からのネットワーク上のアドレスの読み出しを可能と
する回路である。
【0010】アドレスアクセス制御回路40は,LAN
制御装置状態検出回路60によって選択されなかった無
効のLAN制御装置からのアドレス格納装置30に対す
るアクセスに対して,そのアクセス要求を出したLAN
制御装置またはシステム処理系装置20に割り込みを発
生させる割り込み発生回路50を備える。または,その
アクセス要求を出したLAN制御装置に対して予め定め
られた値をアクセス値として与える回路を備える。
【0011】アドレス格納装置30は,複数の異なるネ
ットワーク上のアドレスを格納しており,LAN制御装
置10の実装位置により,アドレス格納装置30におけ
るアクセス可能なネットワーク上のアドレスの格納位置
が決定されるように構成されている。
【0012】他の本発明の構成では,アドレス格納装置
30は,LAN制御装置10に与えられたネットワーク
上のアドレスを記憶し,LAN制御装置状態検出回路6
0は,複数のLAN制御装置10(10a,10b)
を,その各LAN制御装置の実装位置,その各LAN制
御装置の内部状態,もしくはシステム処理系装置20か
らの指示,またはそれらの条件の組み合わせにより,1
つを運用系装置とし,他を予備系装置とする制御信号を
出力するように構成される。
【0013】各LAN制御装置10は,LAN制御装置
状態検出回路60からの指示により運用系装置のみLA
N伝送路またはシステム処理系装置20への送信処理を
可能とし,予備系装置ではサプレスする送受信無効化回
路12a,12b,…を備える。そして,LAN制御装
置10は,アドレス格納装置30に格納された同一のネ
ットワーク上のアドレスを用いて同一通信処理を実行す
るように構成されている。
【0014】
【作用】以下,説明を簡単にするために,管理対象のネ
ットワーク上のアドレスがMACアドレスである場合に
ついて説明する。本発明では,MACアドレスを記憶す
るROM等のアドレス格納装置30を,LAN制御装置
10に設けるのではなく,システム処理系装置20に設
ける。そして,複数のLAN制御装置10がアドレス格
納装置30における同一のMACアドレス等をアクセス
可能とする。これにより,異常時における運用系と予備
系との切り替え時において,MACアドレスが格納され
たROM等の差し換えが不要になる。
【0015】また,同一のMACアドレスを複数のLA
N制御装置10に対して割り当てることができるが,運
用系ではないLAN制御装置10からのMACアドレス
の要求に対して割り込み発生回路50等よりMACアド
レスが使用不可であることを通知する手段を設けること
により,MACアドレスの重複割り当てによる誤動作を
防止することができる。
【0016】また,図1に示すLAN制御装置10a,
10bをそれぞれ運用系,予備系として,これらに1つ
のMACアドレスを割り当て,さらにLAN制御装置1
0c,10dをそれぞれ運用系,予備系として,これら
に他の1つのMACアドレスを割り当てるというよう
に,複数のMACアドレスをシステム処理系装置20が
持つアドレス格納装置30によって管理することも可能
である。このとき,LAN制御装置10の実装位置に基
づいて,アドレス格納装置30におけるMACアドレス
格納位置のアドレスを生成することによって,MACア
ドレスの誤割り当てを防止することができる。
【0017】LAN制御装置10の予備系装置に対する
MACアドレスの読み出しを禁止する代わりに,運用系
装置と予備系装置の双方に同時に同一MACアドレスを
割り当て,運用系装置と予備系装置とに同一通信処理を
実行させ,正常時には,送受信無効化回路12によって
予備系装置の送受信を無効化し,運用系装置に障害が発
生した場合には,予備系装置を運用系装置として切り替
え,その送受信無効化回路12を働かせないようにする
ことにより,通信中のセッションを中断することなく,
切り替えを高速に行うことが可能になる。
【0018】
【実施例】図2は本発明の実施例におけるLAN制御装
置の接続構成例を示す図である。本実施例では,スロッ
トIDが“00”の第1のスロットにLAN制御装置が
2台,スロットIDが“01”の第2のスロットにLA
N制御装置が2台接続されているものとする。
【0019】例えばスロットID=00のLAN制御装
置10a,10bは,図2(B)に示すように,実装を
示す信号101a,101b(実装=1,未実装=0)
と,バスにエラーがあったことを示す信号102a,1
02b(エラーなし=1,エラーあり=0)と,LAN
制御装置の内部状態を示す信号103a,103b(正
常=1,異常=0)を出力する。
【0020】図3は本発明の実施例におけるアドレス格
納装置の構成例を示す図である。図1に示すアドレス格
納装置30は,図3に示すようにLAN制御装置10の
各スロット対応にMACアドレスを格納するROM(#
0)30−0,ROM(#1)30−1から構成され
る。ここでは,システム処理系装置20のメモリ空間
(またはI/O空間)上のアドレスとして,ROM30
−0には010000番地,ROM30−1には010
010番地が割り当てられている。すなわち,0100
00番地のアドレスを指定したリードアクセスに対して
は,スロットID=00のMACアドレスが読み出さ
れ,010010番地のアドレスを指定したリードアク
セスに対しては,スロットID=01のMACアドレス
が読み出されるようになっている。
【0021】図4は本発明の実施例におけるLAN制御
装置状態検出回路の構成例を示す図である。図中,61
a,61bはLAN制御装置10a,10bの実装信号
101a,101bを保持するラッチ,62a,62b
はLAN制御装置10a,10bのバスエラー信号10
2a,102bを保持するラッチ,63a,63bはL
AN制御装置10a,10bの内部状態信号103a,
103bを保持するラッチである。64a,64b,6
5a,65bはアンド回路を表す。
【0022】選択信号110aは,システム処理系装置
20がLAN制御装置10aを運用系装置として選択す
ることを指示する信号である。選択信号110bは,シ
ステム処理系装置20がLAN制御装置10bを運用系
装置として選択することを指示する信号である。ここ
で,選択信号110bを選択信号110aの反転信号と
して1本化することも可能である。また,運用系装置お
よび予備系装置の各優先順位が,LAN制御装置の実装
位置によって自動的に決まるようにし,選択信号110
a,110bの双方を省略する構成も可能である。
【0023】有効信号120aは,LAN制御装置10
aが運用系装置として有効であることを示す信号であ
る。また,有効信号120bはLAN制御装置10bが
運用系装置として有効であることを示す信号である。有
効信号120aは,選択信号110aが“1”で,かつ
実装信号101aが“1(実装)”,バスエラー信号1
02aが“1(エラーなし)”,内部状態信号103a
が“1(正常)”のとき,“1(有効)”となる。ま
た,有効信号120bは,有効信号120aが“0(無
効)”,選択信号110bが“1”で,かつ実装信号1
01bが“1(実装)”,バスエラー信号102bが
“1(エラーなし)”,内部状態信号103bが“1
(正常)”のとき,“1(有効)”となる。
【0024】図5は本発明の実施例におけるアドレスア
クセス制御回路の構成例を示す図である。システム処理
系装置20は,直接,010000番地にアクセスする
ことによって,ROM(#0)30−0に格納されたス
ロットID=00のLAN制御装置10a,10bに対
するMACアドレスを読むことができる。同様に,01
0010番地にアクセスすることによって,ROM(#
1)30−1に格納されたスロットID=01のLAN
制御装置10c,10dに対するMACアドレスを読む
ことができる。
【0025】一方,LAN制御装置10からのアドレス
格納装置30に対するアクセスでは,図5に示すよう
に,アドレス生成回路41によって,アドレス格納装置
30に対するアドレスの中間部に,アクセス要求元のス
ロットIDを埋め込む。したがって,LAN制御装置1
0aまたはLAN制御装置10bのアクセスでは,RO
M(#0)30−0に格納されたMACアドレスが読み
出され,LAN制御装置10cまたはLAN制御装置1
0dのアクセスでは,ROM(#1)30−1に格納さ
れたMACアドレスが読み出される。これによって,複
数のMACアドレスのスロット間の混同が防止される。
【0026】さらに,図5に示すアンド回路42によ
り,アクセス要求元からのアドレス格納装置30に対す
るROMリード信号と,運用系を示す有効信号120a
(または120b)との論理積をとり,アクセスの可否
をチェックする。もし有効信号120a(または120
b)が“0”で予備系装置からのアクセス要求であれ
ば,割り込み発生回路50によってアクセス要求元のL
AN制御装置10a(または10b)に対する割り込み
信号130a(または130b)を発生させる。要求元
が運用系装置であれば,読み取り可を示すデータアック
(ACK)信号(図示省略)を返し,MACアドレスを
送る。
【0027】なお,予備系装置からの誤ったアクセスに
対して,割り込み信号を出力する代わりに,MACアド
レスではなく,予め定められた固定値のデータを読み出
し結果として出力するようにしてもよい。また,システ
ム処理系装置20に対して異常アクセスを通知するため
に,割り込み信号130a(または130b)によって
システム処理系装置20に割り込みをかけるようにして
もよい。
【0028】図6は,本発明の実施例におけるLAN制
御装置のブロック図である。LAN制御装置10は,M
PU11のプログラム等が格納されるメモリ13と,実
装信号出力回路14と,バス制御装置15と,送受信制
御装置(LANCE)16と,割り込み制御回路17と
を有する。図6の送信無効化回路12−1,受信無効化
回路12−2は,後述する他の実施例で使用される回路
である。
【0029】実装信号出力回路14は,図6(B)に示
すようにフリップフロップ141等を有し,このLAN
制御装置10がシステム処理系装置20に装着されたと
きに,プルアップされた“1”の実装信号101をコネ
クタ経由で出力する回路である。もちろん,実装信号1
01の出力には他にも種々の方法をとり得る。
【0030】割り込み制御回路17は,割り込み発生回
路50によって発生した割り込み信号130によって,
MPU11に割り込み(インタラプト)をかけ,例えば
初期化時におけるMACアドレスの読み出し異常を通知
する回路である。なお,バス制御装置15の主要部およ
び送受信制御装置16の内部構成については,従来装置
とほぼ同様であり,また本発明の要旨には直接関係がな
いため,ここでの詳しい説明は省略する。
【0031】以上説明した実施例では,同一スロット内
のLAN制御装置10a,10bから1つの運用系装置
を選択して,その装置だけを動作させ,予備系装置は動
作させないで待機させていた。これに対し,次に説明す
る実施例では,運用系装置の選択については同じである
が,運用系装置および予備系装置の双方にアドレス格納
装置30へのアクセスを許可し,同一のMACアドレス
を用いて同時に動作させる。
【0032】すなわち,LAN制御装置10a,10b
は,システム処理系装置20からの指示で同一の通信処
理を実行し,同時に動作する。このとき,LAN伝送路
およびシステム処理系装置20に対する送受信を1本化
するために,送信無効化回路12−1および受信無効化
回路12−2を設ける。
【0033】送信無効化回路12−1は,例えば図6
(C)に示すように構成され,LAN伝送路に信号を送
信するトランシーバ71と,LAN伝送路から信号を受
信するレシーバ72と,LAN伝送路への送信を抑止す
るためのスリーステートバッファ73と,有効信号12
0を反転するインバータ74からなる。LAN伝送路か
らの受信信号はすべて送受信制御装置16に通知され,
LAN伝送路への送信信号は,有効信号120が“1”
のときのみ,スリーステートバッファ73とトランシー
バ71を介して送信される。有効信号120が“0”の
場合,すなわち本装置が予備系の場合には,送信が抑止
される。
【0034】また,受信無効化回路12−2は,例えば
図6(D)に示すように構成され,システム処理系装置
20のシステムバスとLAN制御装置10の内部バスと
の間で出力を抑止するためのスリーステートバッファ8
0と,有効信号120を反転するインバータ81とを有
する。本装置が運用系(有効信号120が“1”)の場
合,LAN伝送路からの受信データ等はシステム処理系
装置20へ送出され,本装置が予備系(有効信号120
が“0”)の場合には,システム処理系装置20への送
出が抑止される。
【0035】なお,図6に示す有効信号120は,LA
N制御装置10aの場合には図4に示す有効信号120
aであり,LAN制御装置10bの場合には図4に示す
有効信号120bである。したがって,これらの有効信
号の切り替わりにより,運用系と予備系とが直ちに切り
替わり,運用系装置の障害時に通信中のセッションを中
断させることなく,予備系装置を新たな運用系装置とし
て,通信処理を続行させることができる。
【0036】
【発明の効果】以上説明したように,本発明によれば,
例えばMACアドレスのROM等を差し換えることな
く,LAN制御装置の運用系と予備系の切り替えを高速
にかつ安全に行うことができるようになる。したがっ
て,システムの信頼性が向上する。また,運用時におけ
るLAN制御装置の交換も容易になる。さらに,運用系
LAN制御装置の異常発生時に,予備系LAN制御装置
による代行により通信中のセッションを中断することな
く,通信を続行させることが可能となる。
【図面の簡単な説明】
【図1】本発明の構成例を示す図である。
【図2】本発明の実施例におけるLAN制御装置の接続
構成例を示す図である。
【図3】本発明の実施例におけるアドレス格納装置の構
成例を示す図である。
【図4】本発明の実施例におけるLAN制御装置状態検
出回路の構成例を示す図である。
【図5】本発明の実施例におけるアドレスアクセス制御
回路の構成例を示す図である。
【図6】本発明の実施例におけるLAN制御装置のブロ
ック図である。
【符号の説明】
10(10a,10b,10c,10d) LAN制
御装置 11(11a,11b) MPU 12(12a,12b) 送受信無効化回路 20 システム処理系装置 21 CPU 30 アドレス格納装置 40 アドレスアクセス制御回路 50 割り込み発生回路 60 LAN制御装置状態検出回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 伝送線に対する信号の送受信を制御する
    複数の制御装置と,これらの制御装置を用いてデータ通
    信を行うシステム処理系装置とを備えたシステムにおい
    て,前記システム処理系装置は,前記制御装置に与えら
    れた伝送線上のアドレスを記憶するアドレス格納装置
    と,前記複数の制御装置の実装条件を含む状態または自
    システム処理系装置による選択状態を監視し,複数の制
    御装置のうち有効とする制御装置を選択する制御装置状
    態検出回路と,前記制御装置状態検出回路が有効とした
    制御装置に対してのみ,前記アドレス格納装置からの伝
    送線上のアドレスの読み出しを可能とするアドレスアク
    セス制御回路とを備えたことを特徴とする伝送線制御装
    置多重化システム。
  2. 【請求項2】 請求項1記載の伝送線制御装置多重化シ
    ステムにおいて,前記アドレスアクセス制御回路は,前
    記制御装置状態検出回路によって選択されなかった無効
    の制御装置からの前記アドレス格納装置に対するアクセ
    スに対して,そのアクセス要求を出した制御装置または
    自システム処理系装置に割り込みを発生させる回路,ま
    たはそのアクセス要求を出した制御装置に対して予め定
    められた値をアクセス値として与える回路を備えたこと
    を特徴とする伝送線制御装置多重化システム。
  3. 【請求項3】 請求項1記載の伝送線制御装置多重化シ
    ステムにおいて,前記アドレス格納装置は,複数の異な
    る伝送線上のアドレスを格納しており,前記制御装置の
    実装位置により,前記アドレス格納装置におけるアクセ
    ス可能な伝送線上のアドレスの格納位置が決定されるよ
    うに構成されていることを特徴とする伝送線制御装置多
    重化システム。
  4. 【請求項4】 伝送線に対する信号の送受信を制御する
    複数の制御装置と,これらの制御装置を用いてデータ通
    信を行うシステム処理系装置とを備えたシステムにおい
    て,前記システム処理系装置は,前記制御装置に与えら
    れた伝送線上のアドレスを記憶するアドレス格納装置
    と,前記複数の制御装置を,その各制御装置の実装位
    置,その各制御装置の内部状態,もしくは前記システム
    処理系装置からの指示,またはそれらの条件の組み合わ
    せにより,1つを運用系装置とし,他を予備系装置とす
    る制御装置状態検出回路とを備え,前記制御装置は,前
    記制御装置状態検出回路からの指示により運用系装置の
    み前記伝送線または前記システム処理系装置への送信処
    理を可能とし,予備系装置では前記送信処理を無効化す
    る送受信無効化回路を備え,かつ,前記複数の制御装置
    は,前記アドレス格納装置に格納された同一の伝送線上
    のアドレスを用いて同一通信処理を実行するように構成
    されていることを特徴とする伝送線制御装置多重化シス
    テム。
JP7034812A 1995-02-23 1995-02-23 伝送線制御装置多重化システム Pending JPH08235084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7034812A JPH08235084A (ja) 1995-02-23 1995-02-23 伝送線制御装置多重化システム

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7034812A JPH08235084A (ja) 1995-02-23 1995-02-23 伝送線制御装置多重化システム
US08/588,008 US6058446A (en) 1995-02-23 1996-01-17 Network terminal equipment capable of accommodating plurality of communication control units
GB9603224A GB2298344B (en) 1995-02-23 1996-02-15 Network terminal equipment
US09/108,183 US6247063B1 (en) 1995-02-23 1998-07-01 Network terminal equipment capable of accommodating plurality of communication control units

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004036228A Division JP3782423B2 (ja) 2004-02-13 2004-02-13 伝送線制御装置多重化システムおよび伝送装置

Publications (1)

Publication Number Publication Date
JPH08235084A true JPH08235084A (ja) 1996-09-13

Family

ID=12424633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7034812A Pending JPH08235084A (ja) 1995-02-23 1995-02-23 伝送線制御装置多重化システム

Country Status (3)

Country Link
US (2) US6058446A (ja)
JP (1) JPH08235084A (ja)
GB (1) GB2298344B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060641A (ja) * 2001-08-09 2003-02-28 Hitachi Communication Technologies Ltd Lanインタフェース通信装置
JP2003087252A (ja) * 2001-09-12 2003-03-20 Toshiba Corp 電子機器、電子式構内交換機、lan接続インターフェースユニット、及びmacアドレス記憶デバイス
WO2010026648A1 (ja) * 2008-09-05 2010-03-11 富士通株式会社 Macアドレス管理方法
JP2010233006A (ja) * 2009-03-27 2010-10-14 Nec Corp サーバシステム、集合型サーバ装置及びmacアドレス管理方法
WO2012133547A1 (ja) 2011-03-30 2012-10-04 日本電気株式会社 通信装置、macアドレス配布方法、プログラムおよびコントロール装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08235084A (ja) * 1995-02-23 1996-09-13 Fujitsu Ltd 伝送線制御装置多重化システム
US6470397B1 (en) * 1998-11-16 2002-10-22 Qlogic Corporation Systems and methods for network and I/O device drivers
US6628607B1 (en) 1999-07-09 2003-09-30 Apple Computer, Inc. Method and apparatus for loop breaking on a serial bus
US6691096B1 (en) 1999-10-28 2004-02-10 Apple Computer, Inc. General purpose data container method and apparatus for implementing AV/C descriptors
US6671768B1 (en) 1999-11-01 2003-12-30 Apple Computer, Inc. System and method for providing dynamic configuration ROM using double image buffers for use with serial bus devices
US6618750B1 (en) 1999-11-02 2003-09-09 Apple Computer, Inc. Method and apparatus for determining communication paths
US6813663B1 (en) 1999-11-02 2004-11-02 Apple Computer, Inc. Method and apparatus for supporting and presenting multiple serial bus nodes using distinct configuration ROM images
US6636914B1 (en) 1999-11-05 2003-10-21 Apple Computer, Inc. Method and apparatus for arbitration and fairness on a full-duplex bus using dual phases
US6587904B1 (en) * 1999-11-05 2003-07-01 Apple Computer, Inc. Method and apparatus for preventing loops in a full-duplex bus
US6639918B1 (en) 2000-01-18 2003-10-28 Apple Computer, Inc. Method and apparatus for border node behavior on a full-duplex bus
US7266617B1 (en) * 2000-01-18 2007-09-04 Apple Inc. Method and apparatus for border node behavior on a full-duplex bus
US7050453B1 (en) * 2000-02-17 2006-05-23 Apple Computer, Inc. Method and apparatus for ensuring compatibility on a high performance serial bus
US6718497B1 (en) 2000-04-21 2004-04-06 Apple Computer, Inc. Method and apparatus for generating jitter test patterns on a high performance serial bus
US6618785B1 (en) 2000-04-21 2003-09-09 Apple Computer, Inc. Method and apparatus for automatic detection and healing of signal pair crossover on a high performance serial bus
US7240364B1 (en) * 2000-05-20 2007-07-03 Ciena Corporation Network device identity authentication
US20030061326A1 (en) * 2001-09-25 2003-03-27 Gilbert Gary L. Managing one or more domains in a system
US20030191883A1 (en) * 2002-04-05 2003-10-09 Sycamore Networks, Inc. Interface for upgrading serial backplane application from ethernet to gigabit ethernet
US7353284B2 (en) 2003-06-13 2008-04-01 Apple Inc. Synchronized transmission of audio and video data from a computer to a client via an interface
US7668099B2 (en) 2003-06-13 2010-02-23 Apple Inc. Synthesis of vertical blanking signal
US8275910B1 (en) 2003-07-02 2012-09-25 Apple Inc. Source packet bridge
US7788567B1 (en) * 2003-11-18 2010-08-31 Apple Inc. Symbol encoding for tolerance to single byte errors
US7995606B1 (en) 2003-12-03 2011-08-09 Apple Inc. Fly-by and ack-accelerated arbitration for broadcast packets
US7237135B1 (en) 2003-12-29 2007-06-26 Apple Inc. Cyclemaster synchronization in a distributed bridge
US7308517B1 (en) * 2003-12-29 2007-12-11 Apple Inc. Gap count analysis for a high speed serialized bus
US7526001B2 (en) * 2004-07-26 2009-04-28 General Instrument Corporation Statistical multiplexer having protective features from extraneous messages generated by redundant system elements
WO2013171832A1 (ja) * 2012-05-14 2013-11-21 富士通株式会社 情報処理装置、情報処理方法及びプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4254473A (en) * 1979-01-29 1981-03-03 Allen-Bradley Company Rack adapter for serially connected I/O interface racks
US5535328A (en) * 1989-04-13 1996-07-09 Sandisk Corporation Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells
JPH03161854A (en) * 1989-11-21 1991-07-11 Toshiba Corp Serial port control system
US5230058A (en) * 1989-12-05 1993-07-20 Zilog, Inc. IC chip having volatile memory cells simultaneously loaded with initialization data from uniquely associated non-volatile memory cells via switching transistors
US5485590A (en) * 1990-01-08 1996-01-16 Allen-Bradley Company, Inc. Programmable controller communication interface module which is configurable by a removable memory cartridge
CA2034878C (en) * 1990-03-08 2002-04-02 Craig S. Hyatt Programmable controller communication module
JPH03296344A (en) * 1990-04-13 1991-12-27 Fujitsu Ltd Duplicate lan system provided with bridge mechanism
JP3016490B2 (ja) * 1990-09-28 2000-03-06 富士写真フイルム株式会社 Icメモリカード
US5561815A (en) * 1990-10-02 1996-10-01 Hitachi, Ltd. System and method for control of coexisting code and image data in memory
JP3090384B2 (ja) * 1993-06-29 2000-09-18 株式会社日立製作所 着脱可能な記憶媒体を用いる外部記憶装置
US5590374A (en) * 1993-09-10 1996-12-31 Fujitsu Limited Method and apparatus for employing a dummy read command to automatically assign a unique memory address to an interface card
US5586270A (en) * 1993-09-30 1996-12-17 Intel Corporation Method and apparatus for upgrading a central processing unit and existing memory structure in a computer system
JPH07302254A (ja) * 1994-05-06 1995-11-14 Mitsubishi Electric Corp マイクロコンピュータシステム
US5655148A (en) * 1994-05-27 1997-08-05 Microsoft Corporation Method for automatically configuring devices including a network adapter without manual intervention and without prior configuration information
US5845590A (en) * 1995-01-31 1998-12-08 Krueger International, Inc. Adjustable height table
JPH08235084A (ja) * 1995-02-23 1996-09-13 Fujitsu Ltd 伝送線制御装置多重化システム
US6049825A (en) * 1997-03-19 2000-04-11 Fujitsu Limited Method and system for switching between duplicated network interface adapters for host computer communications

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060641A (ja) * 2001-08-09 2003-02-28 Hitachi Communication Technologies Ltd Lanインタフェース通信装置
JP4588266B2 (ja) * 2001-08-09 2010-11-24 株式会社日立製作所 Lanインタフェース通信装置
JP2003087252A (ja) * 2001-09-12 2003-03-20 Toshiba Corp 電子機器、電子式構内交換機、lan接続インターフェースユニット、及びmacアドレス記憶デバイス
WO2010026648A1 (ja) * 2008-09-05 2010-03-11 富士通株式会社 Macアドレス管理方法
JP5110166B2 (ja) * 2008-09-05 2012-12-26 富士通株式会社 Macアドレス管理方法
US8462787B2 (en) 2008-09-05 2013-06-11 Fujitsu Limited Method for managing MAC address for open network adaptor
JP2010233006A (ja) * 2009-03-27 2010-10-14 Nec Corp サーバシステム、集合型サーバ装置及びmacアドレス管理方法
US8266261B2 (en) 2009-03-27 2012-09-11 Nec Corporation Server system, collective server apparatus, and MAC address management method
WO2012133547A1 (ja) 2011-03-30 2012-10-04 日本電気株式会社 通信装置、macアドレス配布方法、プログラムおよびコントロール装置

Also Published As

Publication number Publication date
GB2298344B (en) 1999-06-16
US6247063B1 (en) 2001-06-12
GB2298344A (en) 1996-08-28
US6058446A (en) 2000-05-02
GB9603224D0 (en) 1996-04-17

Similar Documents

Publication Publication Date Title
JPH08235084A (ja) 伝送線制御装置多重化システム
US8051325B2 (en) Multiprocessor system and failure recovering system
JPH064490A (ja) データ処理システム
EP2224341B1 (en) Node system, server switching method, server device, and data transfer method
JP2001306350A (ja) フィールド機器制御システムおよびコンピュータが読取り可能な記憶媒体
US20080226299A1 (en) Optical transmission apparatus
JP3782423B2 (ja) 伝送線制御装置多重化システムおよび伝送装置
JP3555047B2 (ja) 複合コンピュータシステム
NL9000692A (nl) Duplex-computerstelsel.
US20100205398A1 (en) Transmission device and swichover processing method
JP2000222375A (ja) マルチプロセッサシステム
US7000049B1 (en) Systems and methods for reliably selecting bus mastership in a fault tolerant manner
KR100302867B1 (ko) 에치 디 엘 씨 중계 노드 제어장치 및 방법
JPH07152697A (ja) 疎結合計算機システム
CN111585835B (en) Control method and device for out-of-band management system and storage medium
KR100260895B1 (ko) 비동기전송모드근거리통신망시스템의고속이중화방법
JPH09305494A (ja) 拡張記憶装置のデータ転送制御回路
KR20010067035A (ko) 분산 컴퓨터 시스템의 초기화 시스템 및 방법
KR100267852B1 (ko) 교환기의프로세서간통신케이블장애처리방법
JP2003140704A (ja) プロセス制御装置
KR100301769B1 (ko) 감시제어시스템의메모리장치
JP3457432B2 (ja) プロセッサ間通信の方法およびそれに用いるプロセッサ
KR100377931B1 (ko) 이중화 시스템의 제어장치 및 방법
JP3130892B2 (ja) 二重化システム
KR100324280B1 (ko) 교환 시스템에서 프로세서의 제어버스 이중화시 오동작 방지방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050222