JP3782423B2 - 伝送線制御装置多重化システムおよび伝送装置 - Google Patents

Description

本発明は，例えばイーサーネット（ｅｔｈｅｒｎｅｔ），ファイバディストリビューティッドデータインタフェース（ＦＤＤＩ）等を含むＬＡＮの多重化システムに係わり，特にハードウェア運用時および交換時のＭＡＣアドレスの管理，ＬＡＮ制御装置の切り替えなどを簡易に行うことができるようにした伝送線制御装置多重化システムおよび伝送装置に関する。

ＬＡＮに接続される装置には，ネットワーク上で一意に識別できるＭＡＣアドレスが付与されている。従来，ＭＡＣアドレスは，ＬＡＮ伝送路への送受信を制御するＬＡＮ制御装置に対して与えられ，例えばＲＯＭ等にそのＭＡＣアドレスが格納されて，ＬＡＮ制御装置にそのＲＯＭ等が組み込まれていた。ＲＯＭ等に格納してＭＡＣアドレスが提供されるのは，簡単にＭＡＣアドレスが書き換わることがあると，ネットワーク上の誤動作が生じるので，その誤動作を未然に防止するためである。

ところで，ＬＡＮ制御装置を二重化しているシステムでは，１つのＬＡＮ制御装置を運用系とし，他のＬＡＮ制御装置を予備（待機）系として，運用系装置に異常があった場合には，予備系装置に切り替えるようにしている。運用系装置と予備系装置との切り替えでは，通信中のセッションを一旦終了させ，装置を切り替えた後に，新たな通信を最初から開始するようにされている。

従来，この運用系装置と予備系装置との切り替えにおいて，ＭＡＣアドレスを共通にする必要があるため，運用系装置の故障等による切り替え時に，ハードウェア交換された旧運用系装置からＭＡＣアドレスが格納されたＲＯＭ等を取り外し，新たに運用系となる旧予備系装置にＭＡＣアドレスが格納されたＲＯＭ等を実装し直す必要があった。

ＬＡＮ制御装置の二重化においては，同一ＭＡＣアドレスを複数管理する必要があり，ＬＡＮ制御装置の故障時には，交換する装置にも同一のＭＡＣアドレスをアサインしていなければならない。また，運用系と予備系との切り替え時には，通信中のセッションは中断することになる。

本発明は上記問題点の解決を図り，ＬＡＮ制御装置の運用系と予備系に対して，ＬＡＮにおいて誤動作が生じることがない形態で同一のＭＡＣアドレスを与えることができるようにし，異常時において高速な運用系と予備系の切り替えを可能にするとともに，信頼性を向上させることを目的とする。また，通信中のセッションを中断させることなく簡易に切り替えることができるようにすることを目的とする。

図１は本発明の構成例を示す図である。以下，伝送線がＬＡＮ伝送路の場合の例について説明する。

図１において，ＬＡＮ制御装置１０ａ，１０ｂ，１０ｃ，１０ｄ，…は，ＬＡＮ伝送路に対する信号の送受信を制御する装置である。システム処理系装置２０は，これらのＬＡＮ制御装置１０を用いてデータ通信を行う装置である。システム処理系装置２０は，データ処理のための１以上の中央処理装置（ＣＰＵ）２１を備え，またＬＡＮ制御装置１０は，それぞれ制御用のマイクロプロセッサ（ＭＰＵ）１１ａ，１１ｂ，…を備える。

システム処理系装置２０には，ＬＡＮ制御装置１０に与えられたネットワーク上のアドレスを記憶するアドレス格納装置３０が設けられる。このアドレス格納装置３０は，例えばＭＡＣアドレスが格納されたＲＯＭ等によって構成されるものである。また，システム処理系装置２０には，各ＬＡＮ制御装置１０の実装条件を含む状態またはシステム処理系装置２０による選択状態を監視し，複数のＬＡＮ制御装置１０ａ，１０ｂのうち有効とするＬＡＮ制御装置を選択するＬＡＮ制御装置状態検出回路６０が設けられる。アドレスアクセス制御回路４０は，ＬＡＮ制御装置状態検出回路６０が有効としたＬＡＮ制御装置に対してのみ，アドレス格納装置３０からのネットワーク上のアドレスの読み出しを可能とする回路である。

アドレスアクセス制御回路４０は，ＬＡＮ制御装置状態検出回路６０によって選択されなかった無効のＬＡＮ制御装置からのアドレス格納装置３０に対するアクセスに対して，そのアクセス要求を出したＬＡＮ制御装置またはシステム処理系装置２０に割り込みを発生させる割り込み発生回路５０を備える。または，そのアクセス要求を出したＬＡＮ制御装置に対して予め定められた値をアクセス値として与える回路を備える。

アドレス格納装置３０は，複数の異なるネットワーク上のアドレスを格納しており，ＬＡＮ制御装置１０の実装位置により，アドレス格納装置３０におけるアクセス可能なネットワーク上のアドレスの格納位置が決定されるように構成されている。

本発明に関連する技術では，アドレス格納装置３０は，ＬＡＮ制御装置１０に与えられたネットワーク上のアドレスを記憶し，ＬＡＮ制御装置状態検出回路６０は，複数のＬＡＮ制御装置１０（１０ａ，１０ｂ）を，その各ＬＡＮ制御装置の実装位置，その各ＬＡＮ制御装置の内部状態，もしくはシステム処理系装置２０からの指示，またはそれらの条件の組み合わせにより，１つを運用系装置とし，他を予備系装置とする制御信号を出力するように構成される。

各ＬＡＮ制御装置１０は，ＬＡＮ制御装置状態検出回路６０からの指示により運用系装置のみＬＡＮ伝送路またはシステム処理系装置２０への送信処理を可能とし，予備系装置ではサプレスする送受信無効化回路１２ａ，１２ｂ，…を備える。そして，ＬＡＮ制御装置１０は，アドレス格納装置３０に格納された同一のネットワーク上のアドレスを用いて同一通信処理を実行するように構成されている。

〔作用〕
以下，説明を簡単にするために，管理対象のネットワーク上のアドレスがＭＡＣアドレスである場合について説明する。本発明では，ＭＡＣアドレスを記憶するＲＯＭ等のアドレス格納装置３０を，ＬＡＮ制御装置１０に設けるのではなく，システム処理系装置２０に設ける。そして，複数のＬＡＮ制御装置１０がアドレス格納装置３０における同一のＭＡＣアドレス等をアクセス可能とする。これにより，異常時における運用系と予備系との切り替え時において，ＭＡＣアドレスが格納されたＲＯＭ等の差し換えが不要になる。

また，同一のＭＡＣアドレスを複数のＬＡＮ制御装置１０に対して割り当てることができるが，運用系ではないＬＡＮ制御装置１０からのＭＡＣアドレスの要求に対して割り込み発生回路５０等よりＭＡＣアドレスが使用不可であることを通知する手段を設けることにより，ＭＡＣアドレスの重複割り当てによる誤動作を防止することができる。

また，図１に示すＬＡＮ制御装置１０ａ，１０ｂをそれぞれ運用系，予備系として，これらに１つのＭＡＣアドレスを割り当て，さらにＬＡＮ制御装置１０ｃ，１０ｄをそれぞれ運用系，予備系として，これらに他の１つのＭＡＣアドレスを割り当てるというように，複数のＭＡＣアドレスをシステム処理系装置２０が持つアドレス格納装置３０によって管理することも可能である。このとき，ＬＡＮ制御装置１０の実装位置に基づいて，アドレス格納装置３０におけるＭＡＣアドレス格納位置のアドレスを生成することによって，ＭＡＣアドレスの誤割り当てを防止することができる。

本発明に関連する技術では，ＬＡＮ制御装置１０の予備系装置に対するＭＡＣアドレスの読み出しを禁止する代わりに，運用系装置と予備系装置の双方に同時に同一ＭＡＣアドレスを割り当て，運用系装置と予備系装置とに同一通信処理を実行させ，正常時には，送受信無効化回路１２によって予備系装置の送受信を無効化し，運用系装置に障害が発生した場合には，予備系装置を運用系装置として切り替え，その送受信無効化回路１２を働かせないようにすることにより，通信中のセッションを中断することなく，切り替えを高速に行うことが可能になる。

本発明によれば，例えばＭＡＣアドレスのＲＯＭ等を差し換えることなく，ＬＡＮ制御装置の運用系と予備系の切り替えを高速にかつ安全に行うことができるようになる。したがって，システムの信頼性が向上する。また，運用時におけるＬＡＮ制御装置の交換も容易になる。さらに，運用系ＬＡＮ制御装置の異常発生時に，予備系ＬＡＮ制御装置による代行により通信中のセッションを中断することなく，通信を続行させることが可能となる。

図２は本発明の実施例におけるＬＡＮ制御装置の接続構成例を示す図である。本実施例では，スロットＩＤが“００”の第１のスロットにＬＡＮ制御装置が２台，スロットＩＤが“０１”の第２のスロットにＬＡＮ制御装置が２台接続されているものとする。

例えばスロットＩＤ＝００のＬＡＮ制御装置１０ａ，１０ｂは，図２（Ｂ）に示すように，実装を示す信号１０１ａ，１０１ｂ（実装＝１，未実装＝０）と，バスにエラーがあったことを示す信号１０２ａ，１０２ｂ（エラーなし＝１，エラーあり＝０）と，ＬＡＮ制御装置の内部状態を示す信号１０３ａ，１０３ｂ（正常＝１，異常＝０）を出力する。

図３は本発明の実施例におけるアドレス格納装置の構成例を示す図である。

図１に示すアドレス格納装置３０は，図３に示すようにＬＡＮ制御装置１０の各スロット対応にＭＡＣアドレスを格納するＲＯＭ（＃０）３０−０，ＲＯＭ（＃１）３０−１から構成される。ここでは，システム処理系装置２０のメモリ空間（またはＩ／Ｏ空間）上のアドレスとして，ＲＯＭ３０−０には０１００００番地，ＲＯＭ３０−１には０１００１０番地が割り当てられている。すなわち，０１００００番地のアドレスを指定したリードアクセスに対しては，スロットＩＤ＝００のＭＡＣアドレスが読み出され，０１００１０番地のアドレスを指定したリードアクセスに対しては，スロットＩＤ＝０１のＭＡＣアドレスが読み出されるようになっている。

図４は本発明の実施例におけるＬＡＮ制御装置状態検出回路の構成例を示す図である。図中，６１ａ，６１ｂはＬＡＮ制御装置１０ａ，１０ｂの実装信号１０１ａ，１０１ｂを保持するラッチ，６２ａ，６２ｂはＬＡＮ制御装置１０ａ，１０ｂのバスエラー信号１０２ａ，１０２ｂを保持するラッチ，６３ａ，６３ｂはＬＡＮ制御装置１０ａ，１０ｂの内部状態信号１０３ａ，１０３ｂを保持するラッチである。６４ａ，６４ｂ，６５ａ，６５ｂはアンド回路を表す。

選択信号１１０ａは，システム処理系装置２０がＬＡＮ制御装置１０ａを運用系装置として選択することを指示する信号である。選択信号１１０ｂは，システム処理系装置２０がＬＡＮ制御装置１０ｂを運用系装置として選択することを指示する信号である。ここで，選択信号１１０ｂを選択信号１１０ａの反転信号として１本化することも可能である。また，運用系装置および予備系装置の各優先順位が，ＬＡＮ制御装置の実装位置によって自動的に決まるようにし，選択信号１１０ａ，１１０ｂの双方を省略する構成も可能である。

有効信号１２０ａは，ＬＡＮ制御装置１０ａが運用系装置として有効であることを示す信号である。また，有効信号１２０ｂはＬＡＮ制御装置１０ｂが運用系装置として有効であることを示す信号である。有効信号１２０ａは，選択信号１１０ａが“１”で，かつ実装信号１０１ａが“１（実装）”，バスエラー信号１０２ａが“１（エラーなし）”，内部状態信号１０３ａが“１（正常）”のとき，“１（有効）”となる。また，有効信号１２０ｂは，有効信号１２０ａが“０（無効）”，選択信号１１０ｂが“１”で，かつ実装信号１０１ｂが“１（実装）”，バスエラー信号１０２ｂが“１（エラーなし）”，内部状態信号１０３ｂが“１（正常）”のとき，“１（有効）”となる。

図５は本発明の実施例におけるアドレスアクセス制御回路の構成例を示す図である。

システム処理系装置２０は，直接，０１００００番地にアクセスすることによって，ＲＯＭ（＃０）３０−０に格納されたスロットＩＤ＝００のＬＡＮ制御装置１０ａ，１０ｂに対するＭＡＣアドレスを読むことができる。同様に，０１００１０番地にアクセスすることによって，ＲＯＭ（＃１）３０−１に格納されたスロットＩＤ＝０１のＬＡＮ制御装置１０ｃ，１０ｄに対するＭＡＣアドレスを読むことができる。

一方，ＬＡＮ制御装置１０からのアドレス格納装置３０に対するアクセスでは，図５に示すように，アドレス生成回路４１によって，アドレス格納装置３０に対するアドレスの中間部に，アクセス要求元のスロットＩＤを埋め込む。したがって，ＬＡＮ制御装置１０ａまたはＬＡＮ制御装置１０ｂのアクセスでは，ＲＯＭ（＃０）３０−０に格納されたＭＡＣアドレスが読み出され，ＬＡＮ制御装置１０ｃまたはＬＡＮ制御装置１０ｄのアクセスでは，ＲＯＭ（＃１）３０−１に格納されたＭＡＣアドレスが読み出される。これによって，複数のＭＡＣアドレスのスロット間の混同が防止される。

さらに，図５に示すアンド回路４２により，アクセス要求元からのアドレス格納装置３０に対するＲＯＭリード信号と，運用系を示す有効信号１２０ａ（または１２０ｂ）との論理積をとり，アクセスの可否をチェックする。もし有効信号１２０ａ（または１２０ｂ）が“０”で予備系装置からのアクセス要求であれば，割り込み発生回路５０によってアクセス要求元のＬＡＮ制御装置１０ａ（または１０ｂ）に対する割り込み信号１３０ａ（または１３０ｂ）を発生させる。要求元が運用系装置であれば，読み取り可を示すデータアック（ＡＣＫ）信号（図示省略）を返し，ＭＡＣアドレスを送る。

なお，予備系装置からの誤ったアクセスに対して，割り込み信号を出力する代わりに，ＭＡＣアドレスではなく，予め定められた固定値のデータを読み出し結果として出力するようにしてもよい。また，システム処理系装置２０に対して異常アクセスを通知するために，割り込み信号１３０ａ（または１３０ｂ）によってシステム処理系装置２０に割り込みをかけるようにしてもよい。

図６は，本発明の実施例におけるＬＡＮ制御装置のブロック図である。ＬＡＮ制御装置１０は，ＭＰＵ１１のプログラム等が格納されるメモリ１３と，実装信号出力回路１４と，バス制御装置１５と，送受信制御装置（ＬＡＮＣＥ）１６と，割り込み制御回路１７とを有する。図６の送信無効化回路１２−１，受信無効化回路１２−２は，後述する本発明に関連する技術で使用される回路である。

実装信号出力回路１４は，図６（Ｂ）に示すようにフリップフロップ１４１等を有し，このＬＡＮ制御装置１０がシステム処理系装置２０に装着されたときに，プルアップされた“１”の実装信号１０１をコネクタ経由で出力する回路である。もちろん，実装信号１０１の出力には他にも種々の方法をとり得る。

割り込み制御回路１７は，割り込み発生回路５０によって発生した割り込み信号１３０によって，ＭＰＵ１１に割り込み（インタラプト）をかけ，例えば初期化時におけるＭＡＣアドレスの読み出し異常を通知する回路である。なお，バス制御装置１５の主要部および送受信制御装置１６の内部構成については，従来装置とほぼ同様であり，また本発明の要旨には直接関係がないため，ここでの詳しい説明は省略する。

以上説明した本発明の実施例では，同一スロット内のＬＡＮ制御装置１０ａ，１０ｂから１つの運用系装置を選択して，その装置だけを動作させ，予備系装置は動作させないで待機させていた。これに対し，次に説明する本発明に関連する技術では，運用系装置の選択については同じであるが，運用系装置および予備系装置の双方にアドレス格納装置３０へのアクセスを許可し，同一のＭＡＣアドレスを用いて同時に動作させる。

すなわち，ＬＡＮ制御装置１０ａ，１０ｂは，システム処理系装置２０からの指示で同一の通信処理を実行し，同時に動作する。このとき，ＬＡＮ伝送路およびシステム処理系装置２０に対する送受信を１本化するために，送信無効化回路１２−１および受信無効化回路１２−２を設ける。

送信無効化回路１２−１は，例えば図６（Ｃ）に示すように構成され，ＬＡＮ伝送路に信号を送信するトランシーバ７１と，ＬＡＮ伝送路から信号を受信するレシーバ７２と，ＬＡＮ伝送路への送信を抑止するためのスリーステートバッファ７３と，有効信号１２０を反転するインバータ７４からなる。ＬＡＮ伝送路からの受信信号はすべて送受信制御装置１６に通知され，ＬＡＮ伝送路への送信信号は，有効信号１２０が“１”のときのみ，スリーステートバッファ７３とトランシーバ７１を介して送信される。有効信号１２０が“０”の場合，すなわち本装置が予備系の場合には，送信が抑止される。

また，受信無効化回路１２−２は，例えば図６（Ｄ）に示すように構成され，システム処理系装置２０のシステムバスとＬＡＮ制御装置１０の内部バスとの間で出力を抑止するためのスリーステートバッファ８０と，有効信号１２０を反転するインバータ８１とを有する。本装置が運用系（有効信号１２０が“１”）の場合，ＬＡＮ伝送路からの受信データ等はシステム処理系装置２０へ送出され，本装置が予備系（有効信号１２０が“０”）の場合には，システム処理系装置２０への送出が抑止される。

なお，図６に示す有効信号１２０は，ＬＡＮ制御装置１０ａの場合には図４に示す有効信号１２０ａであり，ＬＡＮ制御装置１０ｂの場合には図４に示す有効信号１２０ｂである。したがって，これらの有効信号の切り替わりにより，運用系と予備系とが直ちに切り替わり，運用系装置の障害時に通信中のセッションを中断させることなく，予備系装置を新たな運用系装置として，通信処理を続行させることができる。

本発明の構成例を示す図である。 本発明の実施例におけるＬＡＮ制御装置の接続構成例を示す図である。 本発明の実施例におけるアドレス格納装置の構成例を示す図である。 本発明の実施例におけるＬＡＮ制御装置状態検出回路の構成例を示す図である。 本発明の実施例におけるアドレスアクセス制御回路の構成例を示す図である。 本発明の実施例におけるＬＡＮ制御装置のブロック図である。

符号の説明

１０（１０ａ，１０ｂ，１０ｃ，１０ｄ） ＬＡＮ制御装置
１１（１１ａ，１１ｂ） ＭＰＵ
１２（１２ａ，１２ｂ） 送受信無効化回路
２０ システム処理系装置
２１ ＣＰＵ
３０ アドレス格納装置
４０ アドレスアクセス制御回路
５０ 割り込み発生回路
６０ ＬＡＮ制御装置状態検出回路

Claims (4)

1. 伝送線に対する信号の送受信を制御する複数のＬＡＮ制御装置と，これらのＬＡＮ制御装置を用いてデータ通信を行うシステム処理系装置とを備えたシステムにおいて，
   前記システム処理系装置は，
   前記ＬＡＮ制御装置に与えられた伝送線上のＭＡＣアドレスを記憶するアドレス格納装置と，
   前記複数のＬＡＮ制御装置の実装条件を含む状態または自システム処理系装置による選択状態を監視し，複数のＬＡＮ制御装置のうち有効とするＬＡＮ制御装置を選択するＬＡＮ制御装置状態検出回路と，
   前記ＬＡＮ制御装置状態検出回路が有効としたＬＡＮ制御装置に対してのみ，前記アドレス格納装置からの伝送線上のＭＡＣアドレスの読み出しを可能とするアドレスアクセス制御回路とを備えた
   ことを特徴とする伝送線制御装置多重化システム。
2. 請求項１記載の伝送線制御装置多重化システムにおいて，
   前記アドレスアクセス制御回路は，
   前記ＬＡＮ制御装置状態検出回路によって選択されなかった無効のＬＡＮ制御装置からの前記アドレス格納装置に対するアクセスに対して，そのアクセス要求を出したＬＡＮ制御装置または自システム処理系装置に割り込みを発生させる回路，またはそのアクセス要求を出したＬＡＮ制御装置に対して予め定められた値をアクセス値として与える回路を備えた
   ことを特徴とする伝送線制御装置多重化システム。
3. 請求項１記載の伝送線制御装置多重化システムにおいて，
   前記アドレス格納装置は，複数の異なる伝送線上のＭＡＣアドレスを格納しており，
   前記ＬＡＮ制御装置の実装位置により，前記アドレス格納装置におけるアクセス可能な伝送線上のＭＡＣアドレスの格納位置が決定されるように構成されている
   ことを特徴とする伝送線制御装置多重化システム。
4. 伝送線に対する信号の送受信を制御する複数のＬＡＮ制御装置と接続され，前記ＬＡＮ制御装置を用いてデータ通信を行う伝送装置において，
   前記ＬＡＮ制御装置に与えられた伝送線上のＭＡＣアドレスを記憶するアドレス格納装置と，
   前記ＬＡＮ制御装置の実装条件を含む状態または自伝送装置による選択状態を監視し，複数のＬＡＮ制御装置のうち有効とするＬＡＮ制御装置を選択するＬＡＮ制御装置状態検出回路と，
   前記ＬＡＮ制御装置状態検出回路が有効としたＬＡＮ制御装置に対してのみ，前記アドレス格納装置からの伝送線上のＭＡＣアドレスの読み出しを可能とするアドレスアクセス制御回路とを備えた
   ことを特徴とする伝送装置。

Images