JPH0822542A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 ２次モーメントを高速で算出できる小規模な
画像処理装置を提供する。 【構成】 ｘ座標をｘ座標カウンタ１で計数し、ｙ座標
をｙ座標カウンタ２で計数し、それぞれの計数出力をバ
レルシフタ３，４で左に１ビットシフトして２倍にし、
バレルシフタ３の出力を加算器５に入力し、加算器５と
フリップフロップ８とからなる累加算器によってｘ座標
の自乗値ｘ² を出力し、バレルシフタ４の出力を加算器
７に与え、加算器７とフリップフロップ１０とによって
ｙ座標の自乗値ｙ² を出力し、ｙ座標カウンタ２の計数
値を加算器６に与え、加算器６とフリップフロップ９と
からなる累加算器によってｘｙ座標の相乗値を出力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画像処理装置に関し、
特に、ディジタル画像から２次モーメントを算出するよ
うな画像処理装置に関する。

【０００２】

【従来の技術】対象物の姿勢に関する情報を画像処理に
よって得る場合、対象物の２次モーメントを算出して慣
性主軸を求めることが多い。また、パターン認識を行な
う場合、対象物のモーメントを特徴量として抽出し、そ
の特徴量を基にして、対象物がどのカテゴリに属するか
を識別することによりパターン認識を行なうことが多
い。この２次モーメントは次の第（１）式〜第（３）式
で表わされる。

【０００３】

【数１】

【０００４】ここで、ｘ，ｙは、それぞれ各画素のｘ座
標，ｙ座標であり、ｆ（ｘ，ｙ）は、座標（ｘ，ｙ）の
画像データ（２値または濃淡データ）であり、総和は対
象物の領域についてなされる。

【０００５】図７は従来の２次モーメントを求める装置
の概略ブロック図である。図７において、Ｘ座標カウン
タ２３はｘ座標を計数し、Ｙ座標カウンタ２４はｙ座標
を計数する。Ｘ座標カウンタ２３の計数出力は乗算器
（またはＲＯＭまたはＲＡＭ）２５と乗算器（またはＲ
ＯＭまたはＲＡＭ）２６に与えられ、Ｙ座標カウンタ２
４の計数出力は乗算器２６と乗算器（またはＲＯＭまた
はＲＡＭ）２７に与えられる。乗算器２５はｘ座標の自
乗値ｘ² を出力し、乗算器２６はｘとｙの相乗値ｘｙを
出力し、乗算器２７はｙ座標の自乗値ｙ² を算出する。
このような従来技術は、たとえば特開昭６１−２５１９
７３号公報，特開昭６１−２５１９７４号公報，特開平
３−１４２６８８号公報および特開平５−４６７６６号
公報において知られている。

【０００６】

【発明が解決しようとする課題】上述のごとく、図７に
示した従来例では、座標の自乗値や相乗値を乗算器ある
いはＲＯＭあるいはＲＡＭで算出しているため、算出時
間が長くなり、高速処理が困難となったり、回路規模が
大きくなり装置の大型化やコスト高を招くという問題点
があった。

【０００７】それゆえに、この発明の主たる目的は、２
次モーメントを高速で算出する小規模な画像処理装置を
提供することである。

【０００８】

【課題を解決するための手段】請求項１に係る発明は、
ｘｙ座標のディジタル画像から２次モーメントを算出す
る画像処理装置であって、各画素のｘ，ｙ座標を計数す
るための計数回路と、計数回路のｘ，ｙ座標の計数出力
を２倍するためのシフト回路と、シフト回路の出力値に
＋１加算した値を順次累加算してｘ，ｙ座標の自乗値を
出力する第１の加算器と、計数回路のｙ座標計数出力と
ｘ座標を累加算してｘｙ座標の相乗値を出力する第２の
加算器とを備えて構成される。

【０００９】請求項２に係る発明では、請求項１の計数
回路は、クロック信号を計数し、水平スタート信号でク
リアされる第１の計数回路と、水平スタート信号を計数
し、垂直スタート信号でクリアされる第２の計数回路と
を含み、シフト回路は、第１の計数回路のｘ座標計数出
力を２倍するための第１のシフト回路と、第２の計数回
路のｙ座標計数出力を２倍するための第２のシフト回路
を含む。

【００１０】

【作用】ラスタスキャン方式で入力される画素の座標
は、０，１，２，３，…，ｎ，ｎ＋１，…のように変化
する。このとき、座標の自乗値の増分Δは、 Δ＝（ｎ＋１）² −ｎ² ＝２ｎ＋１ …（４） である。したがって、計数回路の計数出力を左へ１ビッ
トシフトして２倍にし、第１の加算器でその値に＋１加
えた値を累加算することによって、ｘ，ｙ座標の自乗値
を出力できる。一方、座標の相乗値に関しては、副走査
方向のｙ座標は一定値（ｙ）のまま、主走査方向のｘ座
標が０，１，２，３，…のように変化する。したがっ
て、座標の相乗値は０，ｙ，２ｙ，…，ｎ×ｙ，…のよ
うに変化するので、ｙ座標の計数回路の計数出力を累加
算することによって算出できる。

【００１１】

【実施例】図１はこの発明の一実施例を示すブロック図
である。図１において、ｘ座標カウンタ１は各画素のｘ
座標を計数するものであり、クロック信号ＣＬＫを計数
し、水平ラインスタート信号ＨＳ^* によってクリアされ
る。ｙ座標カウンタ２はｙ座標を計数するものであり、
水平ラインスタート信号ＨＳ^* を計数し、フィールドス
タート信号ＶＳ^* によってクリアされる。ｘ座標カウン
タ１の計数出力はバレルシフタ３に与えられる。バレル
シフタ３はｘ座標カウンタ１の計数出力を左に１ビット
シフトすることによって、その計数値を２倍にする。バ
レルシフタ３の出力は加算器５の一方の入力に与えら
れ、加算器５のキャリーイン入力には“１”が入力され
ており、出力はフリップフロップ８の入力に与えられ
る。フリップフロップ８の出力は加算器５の他方入力に
与えられる。加算器５とフリップフロップ８は累加算器
を構成し、この累加算器がｘ座標の自乗値を出力し、こ
の出力値は水平ラインスタート信号ＨＳ^* によってクリ
アされる。

【００１２】ｙ座標カウンタ２の計数出力はバレルシフ
タ４に与えられるとともに、加算器６の一方入力にも与
えられる。バレルシフタ４はｙ座標カウンタ２の計数出
力を左に１ビットシフトすることによってその計数値を
２倍にする。バレルシフタ４の出力は加算器７の一方入
力に与えられる。加算器７のキャリーイン入力には
“１”が入力されており、出力はフリップフロップ１０
の入力に与えられる。フリップフロップ１０の出力は加
算器７の他方入力に与えられ、加算器７とフリップフロ
ップ１０とによって累加算器を構成する。この累加算器
はｙ座標の自乗値を出力するが、水平ラインスタート信
号ＨＳ^* が入力されたときに累加算処理を行ない、その
出力値はフィールドスタート信号ＶＳ^* でクリアされ
る。

【００１３】ｙ座標カウンタ２の計数出力は加算器６の
一方入力にも与えられており、加算器６の出力はフリッ
プフロップ９の入力に与えられる。フリップフロップ９
の出力は加算器６の他方入力に与えられ、これらの加算
器６とフリップフロップ９とによって累加算器が構成さ
れる。この累加算器は、座標の相乗値を出力し、その出
力値は水平ラインスタート信号ＨＳ^* でクリアされる。

【００１４】図２は入力画面とそれを構成する各画素の
座標を示す図である。各画素の画像データは、基準信号
であるクロック信号ＣＬＫに同期して、図２の矢印で示
したラスタスキャン走査順序で入力される。よって、入
力される画素の座標（ｘ，ｙ）は、（０，０），（１，
０），（２，０），…，（ｍ−１，０），（０，１），
（１，１），（２，１），…，（ｍ−１，１），…のよ
うに変化する。したがって、ｘ座標カウンタ１はクロッ
ク信号ＣＬＫを計数し、水平ラインスタート信号ＨＳ^*
で出力をクリアすることによって、各画素のｘ座標を算
出する。また、ｙ座標カウンタ２は水平ラインスタート
信号ＨＳ^* を計数し、フィールドスタート信号ＶＳ^* で
出力をクリアすることによって、各画素のｙ座標を算出
する。

【００１５】図３はｘ座標の自乗値を算出するときのタ
イムチャートであり、図４はｙ座標の自乗値を算出する
ときのタイムチャートであり、図５は座標の相乗値を算
出するときのタイムチャートである。

【００１６】次に、図１〜図５を参照して、この発明の
一実施例の具体的な動作について説明する。図３（ｂ）
に示すように、水平ラインスタート信号ＨＳ^* によって
ｘ座標カウンタ１およびフリップフロップ８がクリアさ
れる。ｘ座標カウンタ１は図３（ａ）に示すクロック信
号ＣＬＫを計数し、図３（ｃ）に示すように、各画素の
ｘ座標に応じた計数値を出力する。このｘ座標値はバレ
ルシフタ３に与えられ、左方向に１ビットシフトされ、
図３（ｄ）に示すように２倍の値となる。そして、２倍
となったｘ座標値は加算器５にキャリー信号とともに入
力されて図３（ｅ）に示されるように累加算される。フ
リップフロップ８は図３（ｆ）に示すようにクロック信
号が与えられるごとに信号を出力するため、ｘ座標の自
乗値を出力する。

【００１７】一方、図４（ｂ）に示すフィールドスター
ト信号ＶＳ^* によってｙ座標カウンタ２とフリップフロ
ップ１０とがクリアされる。ｙ座標カウンタ２は図４
（ｃ）に示す水平ラインスタート信号ＨＳ^* を計数し、
図４（ｄ）に示すように、各画素のｙ座表に対応した計
数値を出力する。このｙ座標値はバレルシフタ４によっ
て図４（ｅ）に示すように左方向に１ビットシフトされ
て２倍の値となる。そして、２倍になったｙ座標値は、
加算器７にキャリー信号とともに入力され、図４（ｆ）
に示すように、水平ラインスタート信号ＨＳ^* が入力さ
れたときに累加算され、フリップフロップ１０から図４
（ｇ）に示すｙ座標の自乗値が出力される。

【００１８】また、図５（ｃ）に示すように、水平ライ
ンスタート信号ＨＳ^* によってフリップフロップ９がク
リアされ、加算器６は図５（ｅ）に示すｙ座標カウンタ
２のｙ座標値とフリップフロップ９の出力とを加算す
る。すなわち、ｙ座標カウンタ２のｙ座標を累加算す
る。具体的には水平ラインスタート信号ＨＳ^* でクリア
された後、ｙ座標カウンタ２の計数値が０のときは、０
の累加算値は０なのでフリップフロップ９の出力は０の
ままだが、水平ラインスタート信号ＨＳ^* でクリアされ
た後、ｙ座標カウンタ２の計数値が“１”になると図５
（ａ）に示すクロック信号が入力されるごとに、“１”
が累加算され、フリップフロップ９は図５（ｇ）に示す
累加算値を出力する。

【００１９】図６はこの発明の一実施例を用いた２次モ
ーメント算出装置の構成を示すブロック図である。図６
において、回路１１は図１に示したブロック図が用いら
れる。回路１１で算出された座標の自乗値ｘ² ，ｙ² お
よび相乗値ｘｙは演算回路１２，１３および１４に与え
られる。これらの演算回路１２，１３および１４には、
フリップフロップ２１を介して２値または濃淡データが
与えられ、２値または濃淡データと座標の自乗値ｘ² ，
相乗値ｘｙおよび座標の自乗値ｙ² の積が算出され、加
算器１５，１６，１７に与えられる。加算器１５，１
６，１７の出力はメモリ１８，１９，２０に与えられ
る。メモリ１８，１９，２０のアドレスにはフリップフ
ロップ２２を介して領域のラベルデータが与えられ、メ
モリ１８，１９，２０の出力が加算回路１５，１６，１
７に与えられる。そして、加算器１５，１６，１７によ
って、ラベル領域内でその積の総和が計算され、メモリ
１８，１９，２０にその結果が格納される。

【００２０】なお、画像データが２値の場合、演算回路
１２，１３および１４をなくし、その代わり２値画像デ
ータと座標カウンタ出力の論理積をとって、座標の自乗
値および相乗値を算出し、ラベル領域内でその総和を計
算するようにしてもよい。

【００２１】

【発明の効果】以上のように、この発明によれば、各画
素のｘ，ｙ座標を計数し、それぞれの計数出力を２倍し
た後順次＋１を累加算してｘ，ｙ座標の自乗値を出力す
るとともに、計数回路のｙ座標計数出力とｘ座標を累加
算してｘｙ座標の相乗値を出力することができる。そし
て、たとえば座標（Ｍａｘ１６ビット）の自乗値と相乗
値を算出する回路をゲートアレイで実現した場合、３２
ビット累加算器で約９７０ゲートとなる。一方、１６ビ
ット乗算器は約３０００ゲートであるため、従来例に比
べて約３分の１の規模で構成できる。しかも、スピード
に関しては従来より約２倍高速にすることができ、した
がって２次モーメントを高速で算出する小規模な画像処
理装置を実現できる。

【図面の簡単な説明】

【図１】この発明の一実施例のブロック図である。

【図２】入力画面の画素座標を示す図である。

【図３】この発明の一実施例におけるｘ座標の自乗値を
算出するときのタイムチャートを示す図である。

【図４】ｙ座標の自乗値を算出するときのタイムチャー
トを示す図である。

【図５】座標の相乗値を算出するときのタイムチャート
を示す図である。

【図６】この発明の一実施例を用いた２次モーメント算
出装置の構成を示すブロック図である。

【図７】従来の２次モーメント算出装置の一例を示すブ
ロック図である。

【符号の説明】

１ ｘ座標カウンタ ２ ｙ座標カウンタ ３，４ バレルシフタ ５，６，７ 加算器 ８，９，１０ フリップフロップ １２，１３，１４ 演算回路 １５，１６，１７ 加算器 １８，１９，２０ メモリ ２１，２２ フリップフロップ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 Ｘ，Ｙ座標のディジタル画像から２次モ
   ーメントを算出する画像処理装置であって、 各画素のｘ，ｙ座標を計数するための計数回路、 前記計数回路のｘ，ｙ座標の計数出力を２倍するための
   シフト回路、 前記シフト回路の出力値に＋１加算した値を順次累加算
   してｘ，ｙ座標の自乗値を出力する第１の加算器、およ
   び前記計数回路のｙ座標計数出力を累加算してｘｙ座標
   の相乗値を出力する第２の加算器を備えた、画像処理装
   置。
2. 【請求項２】 前記計数回路は、 クロック信号を計数し、水平スタート信号でクリアされ
   る第１の計数回路と、 水平スタート信号を計数し、垂直スタート信号でクリア
   される第２の計数回路とを含み、 前記シフト回路は、 前記第１の計数回路のｘ座標計数出力を２倍するための
   第１のシフト回路と、 前記第２の計数回路のｙ座標計数出力を２倍するための
   第２のシフト回路を含む、請求項１の画像処理装置。