JP2597875B2 - ２値画像相似変換画素データ発生装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 本発明は２値画像を整数部と小数部より成る任意の相
似変換率で変換できる画素データ発生装置に関し、 本出願人の既提案例に対し並列処理を施し高速化する
ことを目的とし、 前記２値画像のうち、オフセツトデータテーブル（2
2）から読出された整数部データintyに応答して読成さ
れた２ライン分のデータを格納する２ラインバツフア
（21）と、 原画像４格子点に囲まれた変換画像１格子点の原点か
らのオフセツトデータを相似変換率毎にその整数部デー
タintx_n,intyおよび小数部データi_n,j（ｎ＝0,1,…,m）
に分けて格納するオフセツトデータテーブル（22）と、 該オフセツトデータテーブル（22）から相似変換率対
応の整数部データおよび小数部データを読出すテーブル
読出し手段（23）と、 前記オフセツトデータテーブル（22）から読出された
整数部データintx_nに応答して２ラインバツフアから読
出された４格子点画像データを所定配列の４格子点画像
データp_n,q_n,r_n,s_nとして出力させる画像データ出力手
段（24）と、 出力された４格子点画像データp_n,q_n,r_n,s_nおよび読
出された小数部データi_n,jに応答して、（p_n−q_n−r_n＋
s_n）×i_n×j,（q_n−p_n）×i_n,（r_n−p_n）×ｊおよびp_n
の和を出力する演算手段（25）と、 出力された和を所定のしきい値と比較して“1"または
“0"を設定するｍ個の比較器から成る判断手段（26）と
を具えた構成とする。

〔産業上の利用分野〕

本発明は２値画像を整数部と小数部より成る任意の相
似変換率で変換できる画素データ発生装置に関するもの
である。

〔従来の技術〕

一般に漢字の画像データ発生装置では、24×24ドツド
の漢字（CG）ROMをもつているが、最近企業内の印刷の
要求から16ドツトや30ドツトあるいはそれ以外の大きさ
の漢字も表示印刷できる必要性が出てきた。しかし、こ
れらの漢字パターンをすべてROMとしてもつとそれぞれ
の大きさごとに１メガバイトから数メガバイトの容量と
なるため価格高となつてしまう。

このため、第８図（ａ）に示すように、漢字パターン
の基本セツトを拡大し、縮小して別の大きさのパターン
に変換可能の画像データ発生装置１があれば、CRTパス
を介したとえば24ドツトの漢字（CG）ROM2をもつだけ
で、フレームメモリ３により拡大，縮小パターン30ドツ
ト,16ドツト等に格納し、CRT4に表示することができ
る。

このような画像データ発生装置１は従来から多くの形
式が実用されているが、これらの装置はパターンを単純
に太らせたり、間引いたりすることによつて拡大，縮小
を行なうので、形状と時間上の問題点が生じた。形状の
問題点としては、拡大では数倍に拡大すると、１ドツト
が数ドツト×数ドツトの正方形になつてしまい、ギザギ
ザが目立つて文字のもつ美しさが損われる。また、縮小
ではたとえば24ドツト漢字パターンの場合、漢字を構成
する線分の幅が１ドツトであることが多く、単純に間引
いたときにその線分を消してしまい文字として認識でき
なくなる。これに対し同図（ｃ）に24ドツトを20ドツト
に縮小する例イ→イ′に示すように間引く位置を指定す
ることにより文字の認識に支障はないが、図示のように
線分間隔が不均一となり見にくくなる外、間引く位置を
指定するだけのメモリ量が増大する。

次に従来の画像データ発生装置１の時間上の問題点と
して、同図（ｂ）に示すように、イメージ編集部５で編
集された画像がイメージメモリ６に一旦格納され、この
内容が画像データ発生装置１で相似変換されてフレーム
メモリ３内に所定の大きさの画像が格納され、CRT4に表
示される。

この場合、イメージメモリ６に読込む画像密度は240d
piであり、A4サイズでは2000×2800ドツトである。とこ
ろが一般的なデイスプレイは120dpiでサイズは1024×76
8ドツトであるから、イメージ全体を表示するときは縮
小処理が必要である。

このような縮小処理は、専用のLSIより成るイメージ
編集部５を用いて行なうことが多いが、このLSIはスピ
ードが遅いので表示には不適当であるという問題点が存
在する。

〔発明が解決しようとする課題〕

以上の２つの問題点を解決するため、本願出願人は特
願昭61−18543号「２値画像相似変換画素データ発生装
置」を提案した。

第７図（ａ）は提案例の原理説明図、同図（ｂ）は同
構成図である。すなわち、原画像24ドツトのフレーム
の座標x,yとすれば、変換画像20ドツトのフレームの
座標a,bとの関係は、ｘ＝24/20a,y＝24/20bとなり、ａ
とｂを０から23まで変化させたときの整数部（intx,int
y）と小数部（i,j）を用い、変換画像の原画像の対応点
を求め、その点を囲む４格子点（p,q,r,s）の1/0によ
り、 Ｉ＝（１−ｉ）（１−ｊ）ｐ＋ｉ（１−ｊ）ｑ ＋（１−ｉ）jr＋ijs （１） で表わされる。

この和を所定しきい値と比較して“1",“0"の判定を
行なう。

このようにして（a,b）の“1",“0"が設定される。以
上は公知の技術であるが、提案例はこの技術を利用して
相似変換を行なつたものである。

同図（ｂ）は提案例の構成図である。格納手段11に原
画像全体を格納し画素データ出力手段14に読出す。すな
わち、オフセツトテーブル12から変換画像のドツト位置
を示すカウンタ値をアドレスとしてテーブル読出し手段
13を介してその整数部アドレス（x,y）で格子点の４ド
ツトを読出し、これに小数部i,jを加えて演算手段15に
入力して前述の式（１）を演算し、その和を判断手段16
に入れ、所定のしきい値と比較し“1",“0"を出力す
る。これを各フレームの各ｙ格子毎にｘ格子点セツトを
変化するように直列設定する方式である。これにより、
相似変換率が小数を含む任意の値であつても正確な相似
形状が得られた。

しかし、原画像を格納手段11から４ビツトずつ読出
し、変換画像を１ビツトずつ処理するため、時間がかか
るという欠点があつた。従つて時間が余り問題とならな
い場合には有用であるが、前記従来技術の第７図（ｃ）
で示したイメージ編集表示のような場合には依然適応し
ない。

本発明者は提案例の高速化につき検討した結果、変換
画像をｍビツトずつ並列に求めることを考えた。

本発明の目的は既提案例に対し並列処理を施し高速化
することにある。

〔課題を解決するための手段〕

前記目的を達成するため、本発明においては、第１図
の概略図に示すように、第８図（ｂ）の提案例と比較し
異なる点を挙げると次のとおりである。ここでは並列処
理のビツト数ｍをｍ＝16として説明する。

（１） 提案例の格納手段では、原画像全体を一度に装
置に読込み、オフセツトデータテーブル12から得られた
値を基にして原画像から４ドツトを読出すのに対し、本
発明では原画像が２行分あれば変換画像１行分が得られ
るからこの手段を２ラインバツフアに変更した。

（２） 提案例のテーブル読出し手段では、オフセツト
データテーブル12から１組のデータすなわち整数部と小
数部を読出すだけであるのに対し、本発明ではオフセツ
トデータテーブル22から16組のデータを同時に読出す。
このため16組のバスが必要である。

（３） 提案例の画素データ出力手段では、マルチプレ
クサ数個を用い求める画素の近傍の４格子点の画素値p,
q,r,sを求めていたのに対し、本発明ではp,q,r,sを16セ
ツトを得るようにした。

（４） 提案例の演算手段は、画素値p,q,r,sとオフセ
ツトデータテーブルから得られる小数座標i,jを入力と
して、目的の画素値であるＩを求める演算手段である。
これに対し、本発明ではこの演算手段を16個並べそれぞ
れにp_n,q_n,r_n,s_nおよびi_n,j（ｎ＝0,1,…,15）を入力
し、I_n（ｎ＝0,1,…,15）を求めるものである。

（５） 提案例の判断手段は、画素値Ｉとしきい値レジ
スタの値を比較器に入力して“1"または“0"の出力す
る。これに対し、本発明では比較器16個並べ同時に２値
データD₀〜D₁₅を出力する。

〔作用〕

上述の構成により、提案例では変換画素の画素に対応
する原画像の４格子点p,q,r,sと内部小数座標i,jより式
（１）によりＩを計算するが、このＩの16セツトを同時
に並列処理することができるから、16倍の高速化が得ら
れ、前述のイメージデータの編集表示にも有効に用いら
れる。

〔実施例〕

第２図は本発明の実施例の構成説明図である。同図は
24×24ドツトの漢字パターン用の画像データ発生装置の
詳細説明図である。

CPUバス10より、漢字CG（ROM）の始点Cabaseのアドレ
スレジスタ32と、フレームメモリに書く際の左上の点f
_mx,f_myの座標レジスタ33と、サイズレジスタ30に所望の
大きさを与えて起動すると、CRTバス20を介してCG ROM3
6から原画像パターンを読込み、拡大，縮小してフレー
ムメモリ37に書込む。

CG ROM36やフレームメモリ37にアクセスするために、
本装置はCRTバス20に対してアドレスとビツト選択信号
を出力する。CG ROM36へのアドレスは、Cgbase32と、テ
ーブル読出し手段23からの整数部intyと、前記シーケン
スコントローラ31からの出力をもとに算出器34で計算さ
れる。またフレームメモリ37へのアドレスは、f_mx,f_my3
3とシーケンスコントローラ31からの出力をもとに算出
器35で計算される。

CG ROM36からCRTバス20を介し読込まれるデータは一
度に２ラインだけであり、これは２ラインバツフア21に
入力される。この２ラインバツフア21から画素データ出
力手段24によつて16組の４近傍画素値p_n,q_n,r_n,s_n（ｎ
＝0,1,…,15）を得る。

第３図は２ラインバツフア21と画素データ出力手段24
の接続部の詳細を示す。すなわち、24ドツトの上ライン
バツフア21−１と下ラインバツフア21−２から布線21−
３を介し、画素データ出力手段24を構成している16セツ
ト64個のマルチプレクサに接続される。

マルチプレクサ（MPX）は図示のように、４個１セツ
ト宛に後述の選択信号の整数部intx₀〜intx₁₅に対応し
て４近傍画素値p,q,r,sを出力する。詳細には、 ｐを出力するマルチプレクサには上ラインのビツト０〜23 ｑ 〃 〃 上ラインのビツト１〜23,0 ｒ 〃 〃 下ラインのビツト０〜23 ｓ 〃 〃 下ラインのビツト１〜23,0 がそれぞれ入力され、１セツト４個のマルチプレクサ６
には後述のテーブル読出し手段23で求めたintx₀〜intx
₁₅がそれぞれ選択信号として与えられ、p₀,q₀,r₀,s₀,…
…p₁₅,q₁₅,r₁₅,s₁₅等が出力される。

一方、CPUバスからのサイズレジスタ30の情報をオフ
セツトデータテーブル22に入れ、変換画像のドツト位置
に対応するカウンタ値によりテーブル読出し手段23から
選択信号の整数部intx₀〜intx₁₅を前述の画像データ出
力手段24へ、小数部i₀〜i₁₅,jを画素データ出力手段24
の出力とともに演算手段25へ、整数部intyを算出器34へ
送出する。

第４図はオフセツトデータテーブル22とテーブル読出
し手段23との接続部の詳細を示す。すなわち、オフセツ
トデータテーブル22には、任意の相似変換率の整数部22
−１と小数部22−２を設け、オフセツトデータテーブル
から16組データを同時に読出す。

このため、16組のオフセツトバス23−１を有し、整数
部５ビツト，小数部８ビツトの13ビツトからなつてい
る。

変換画像が20×20ドツトの場合、オフセツトデータテ
ーブル22のエントリ数は20であり、テーブルの０エント
リから15エントリは、それぞれ０番から15番までのバス
に順番に接続され、16エントリから19エントリはそれぞ
れ再び０番から３番までのバスに順番に接続される。こ
の場合容量（５＋８）×20＝260ビツトである。

オフセツトデータテーブル22の容量は、変換画像の種
類と数により決まり、もし16×16ドツトへの縮小と、30
×30ドツトへの拡大の２通りを必要とすると、 16ドツト；（５＋８）×16＝208 30ドツト；（５＋８）×30＝390 計 598ビツト となる。どのテーブルを使用するかはサイズ（レジス
タ）30の値によつて決められる。

提案例では前述の式（１）を変形した下記式（２）を
用いる。

Ｉ＝（ｐ−ｑ−ｒ＋ｓ）ij＋（ｑ−ｐ）ｉ ＋（ｒ−ｐ）Ｊ＋ｐ （２） 演算手段25は式（２）の演算を乗算器，加算器，マル
チプレクサによつて実現した演算手段16組より成る。

第５図（ａ）は演算手段の詳細説明図であり、演算手
段25−０〜25−15を有し、画素データ出力手段24からの
16セツトの４格子点p_n,q_n,r_n,s_nとこれに対応する小数
部i_n,jを入力し、I_nを出力するようにしたものである。
第５図（ｂ）は各演算手段25−Hu（Hu＝０〜15）の詳細
を示し、乗算器40Hu,−５を乗ずる回路41Hu,−１を乗ず
る回路42Hu〜44Hu,マルチプレクサ45Hu〜48Hu,加算器49
Huを具える。

判断手段26は16個の比較器からなり、演算手段25から
の16個のデータI_nについてしきい値レジスタ27からのし
きい値と比較して２値の漢字パターンデータD₀,D₁,…,D
₁₅を16ビツト分得る。この16ビツトのデータを前に得ら
れたフレームメモリ37のアドレスの場所に書込む。

第６図は判断手段の詳細説明図であり、比較器26−０
〜26−15を有し、I₀〜I₁₅としきい値27の内容と比較し
書込み画素を出力する。

なお、シーケンス・コントローラ31は、自動的に漢字
パターン全体を操作して処理を行なうための回路であ
る。目的の漢字パターンの大きさサイズによつてCG ROM
36やフレームメモリ37へのアドレスの出し方を変化する
役目を有する。

このサイズレジスタ30やシーケンスコントローラ31部
分をｘとｙの２系統にすることによつて、相似変換だけ
でなくｍ×ｎのパターン（m,nは整数）に変換すること
ができる。

〔発明の効果〕

以上説明したように、本発明によれば、既提案例に対
し並列処理の構成を付加することにより高速化が可能と
なる。たとえば、24ドツトパターンを20ドツトに変換す
る場合、本発明を適用すればCG ROMからの読出しが48
回，フレームメモリへの書込みが40回となり、アクセス
タイムが0.5μｓとすると、（48＋40）×0.5＝44μｓと
なり、ドツト当り となつて、「それぞれのパターンの大きさ毎にCG ROMを
もつ方式」に匹敵する速度である。

従つてイメージ編集表示の場合等も間のびすることな
く迅速な処理が期待できる。

【図面の簡単な説明】

第１図は本発明の概略説明図、第２図は本発明の実施例
の構成説明図、第３図は画素データ出力手段等の詳細説
明図、第４図はオフセツトデータテーブルとテーブル読
出し手段の詳細説明図、第５図（ａ），（ｂ）は演算手
段の詳細説明図、第６図は判断手段等の詳細説明図、第
７図（ａ），（ｂ）は基本となる提案例の説明図、第８
図（ａ）〜（ｃ）は従来技術の問題点説明図であり、図
中、21は２ラインバツフア、22はオフセツトデータテー
ブル、23はテーブル読出し手段、24は画素データ出力手
段、25は演算手段、26は判断手段、27はしきい値レジス
タ、30はサイズレジスタ、31はシーケンス・コントロー
ラ、36はCG ROM、37はフレームメモリを示す。

フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/387 １０１ Ｈ０４Ｎ 1/393 1/393 Ｇ０６Ｆ 15/66 ３５５Ｃ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】外部とデータのやりとりを行なうデータバ
   スのｍビツトに対し、格子点に画像データを有する２値
   画像を、整数部と小数より成る任意の相似変換率で変換
   できる画素データ発生装置において、 前記２値画像のうち、オフセツトデータテーブル（22）
   から読出された整数部データintyに応答して読出された
   ２ライン分のデータを格納する２ラインバツフア（21）
   と、 原画像４格子点に囲まれた変換画像１格子点に原点から
   のオフセツトデータを相似変換率毎にその整数部データ
   intx_n,intyおよび小数部データi_n,j（ｎ＝0,1,…,m）に
   分けて格納するオフセツトデータテーブル（22）と、 該オフセツトデータテーブル（22）から相似変換率対応
   の整数部データおよび小数部データを読出すテーブル読
   出し手段（23）と、 前記オフセツトデータテーブル（22）から読出された整
   数部データintx_nに応答して２ラインバツフアから読出
   された４格子点画像データを所定配列の４格子点画像デ
   ータp_n,q_n,r_n,s_nとして出力させる画像データ出力手段
   （24）と、 出力された４格子点画素データp_n,q_n,r_n,s_nおよび読出
   された小数部データi_n,jに応答して、（p_n−q_n−r_n＋
   s_n）×i_n×j,（q_n−p_n）×i_n,（r_n−p_n）×ｊおよびp_n
   の和を出力する演算手段（25）と、 出力された和を所定のしきい値と比較して“1"または
   “0"を設定するｍ個の比較器から成る判断手段（16）と
   を具えたことを特徴とする２値画像相似変換画素データ
   発生装置。