JPH08221326A - 記憶制御装置及びその制御方法 - Google Patents
記憶制御装置及びその制御方法Info
- Publication number
- JPH08221326A JPH08221326A JP7030435A JP3043595A JPH08221326A JP H08221326 A JPH08221326 A JP H08221326A JP 7030435 A JP7030435 A JP 7030435A JP 3043595 A JP3043595 A JP 3043595A JP H08221326 A JPH08221326 A JP H08221326A
- Authority
- JP
- Japan
- Prior art keywords
- cache memory
- data
- cache
- storage
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】 （修正有）
【目的】中央処理装置と、記憶装置と、複数のキャッシ
ュメモリを有する記憶制御装置から構成される情報処理
システムにおいて、キャッシュメモリの割り当てを制御
し、キャッシュメモリスペ−スの有効利用をはかる。 【構成】記憶制御装置３は、１つ以上の単位キャッシュ
メモリ３３１からなるキャッシュメモリ３３を２つ以上
と、制御メモリ３９と、キャッシュ制御部３７とを有し
ている。処理装置１からのリ−ド／ライト要求で、デ−
タ格納用のキャッシュメモリの割り当てをおこなう割り
当て手段３７１は、格納するデ−タに対して、クリ−ン
デ−タとそのクリ−ンデ−タに対する更新がかけられた
ダ−ティデ−タを格納するためのキャッシュメモリを、
複数のキャッシュメモリから任意に選択する。 【効果】複数のキャッシュメモリの使用状態のバランス
を制御でき、キャッシュメモリスペ−スの利用効率を向
上させうる。
ュメモリを有する記憶制御装置から構成される情報処理
システムにおいて、キャッシュメモリの割り当てを制御
し、キャッシュメモリスペ−スの有効利用をはかる。 【構成】記憶制御装置３は、１つ以上の単位キャッシュ
メモリ３３１からなるキャッシュメモリ３３を２つ以上
と、制御メモリ３９と、キャッシュ制御部３７とを有し
ている。処理装置１からのリ−ド／ライト要求で、デ−
タ格納用のキャッシュメモリの割り当てをおこなう割り
当て手段３７１は、格納するデ−タに対して、クリ−ン
デ−タとそのクリ−ンデ−タに対する更新がかけられた
ダ−ティデ−タを格納するためのキャッシュメモリを、
複数のキャッシュメモリから任意に選択する。 【効果】複数のキャッシュメモリの使用状態のバランス
を制御でき、キャッシュメモリスペ−スの利用効率を向
上させうる。
Description
【０００１】
【産業上の利用分野】本発明は、記憶装置と、複数のキ
ャッシュメモリを有する記憶制御装置から構成される情
報処理システムに関し、特に記憶装置がＲＡＩＤである
情報処理システムの記憶制御装置に関する。
ャッシュメモリを有する記憶制御装置から構成される情
報処理システムに関し、特に記憶装置がＲＡＩＤである
情報処理システムの記憶制御装置に関する。
【０００２】
【従来の技術】従来のキャッシュメモリを有する記憶制
御装置は、中央処理装置からのライト指示に対し、記憶
制御装置内のキャッシュメモリにライトデータを格納し
た時点で、中央処理装置に対してライト処理終了を報告
した。そして、ディスク装置へのライトデータの格納
は、中央処理装置からのライト指示とは非同期に記憶制
御装置が行っていた。この制御をライトアフタ制御とい
う。ライトアフタ制御では、中央処理装置に対してライ
ト処理終了を報告する際、ディスク装置へのデ−タ転送
を行わないため、中央処理装置への高速な応答が可能と
なる。
御装置は、中央処理装置からのライト指示に対し、記憶
制御装置内のキャッシュメモリにライトデータを格納し
た時点で、中央処理装置に対してライト処理終了を報告
した。そして、ディスク装置へのライトデータの格納
は、中央処理装置からのライト指示とは非同期に記憶制
御装置が行っていた。この制御をライトアフタ制御とい
う。ライトアフタ制御では、中央処理装置に対してライ
ト処理終了を報告する際、ディスク装置へのデ−タ転送
を行わないため、中央処理装置への高速な応答が可能と
なる。
【０００３】キャッシュメモリに記憶されているデ−タ
であって、ディスク装置にデ−タ転送する前のデ−タを
ダ−ティデ−タという。これに対し、キャッシュメモリ
に記憶されているデ−タであって、ディスク装置内のデ
−タと一致しているデ−タをクリ−ンデ−タという。ラ
イトアフタ制御において、ダ−ティデ−タは記憶制御装
置内のキャッシュメモリ上にのみ存在するデ−タであ
る。そのため、ダ−ティデ−タはディスク装置への転送
が終了するまで、消去することができない。
であって、ディスク装置にデ−タ転送する前のデ−タを
ダ−ティデ−タという。これに対し、キャッシュメモリ
に記憶されているデ−タであって、ディスク装置内のデ
−タと一致しているデ−タをクリ−ンデ−タという。ラ
イトアフタ制御において、ダ−ティデ−タは記憶制御装
置内のキャッシュメモリ上にのみ存在するデ−タであ
る。そのため、ダ−ティデ−タはディスク装置への転送
が終了するまで、消去することができない。
【０００４】キャッシュメモリとディスク装置間のデ−
タ転送速度は、中央処理装置とキャッシュメモリ間のそ
れよりも遅い。このため、ライトアフタ制御の際、ダ−
ティデ−タによってキャッシュメモリが満杯になること
がある。そのため、特開平４−２６４９４０号公報に記
載されている記憶制御装置は、キャッシュ内のダ−ティ
デ−タ量、記憶装置ごとのキャッシュメモリへのライト
デ−タの流入量、およびライトアフタ処理によるダ−テ
ィデ−タの流出量を監視する。そして、キャッシュ内の
ダ−ティデ−タ量があるしきい値（許容量）に達した場
合、流入量＞流出量の記憶装置に対して、ライトデ−タ
に対するキャッシュメモリ割り当て制限と記憶装置への
デ−タ書き込み優先実行とを行う。この制御により、キ
ャッシュメモリ満杯状態によるシステム全体の性能低下
を回避し、記憶装置ごとのキャッシュメモリの割り当て
の配分を適切に行うことができる。
タ転送速度は、中央処理装置とキャッシュメモリ間のそ
れよりも遅い。このため、ライトアフタ制御の際、ダ−
ティデ−タによってキャッシュメモリが満杯になること
がある。そのため、特開平４−２６４９４０号公報に記
載されている記憶制御装置は、キャッシュ内のダ−ティ
デ−タ量、記憶装置ごとのキャッシュメモリへのライト
デ−タの流入量、およびライトアフタ処理によるダ−テ
ィデ−タの流出量を監視する。そして、キャッシュ内の
ダ−ティデ−タ量があるしきい値（許容量）に達した場
合、流入量＞流出量の記憶装置に対して、ライトデ−タ
に対するキャッシュメモリ割り当て制限と記憶装置への
デ−タ書き込み優先実行とを行う。この制御により、キ
ャッシュメモリ満杯状態によるシステム全体の性能低下
を回避し、記憶装置ごとのキャッシュメモリの割り当て
の配分を適切に行うことができる。
【０００５】また、ライトアフタ処理では、キャッシュ
メモリは揮発性であるため、制御装置等の電源障害や、
キャッシュメモリのハ−ドウェア障害などによって、ダ
−ティデ−タが消失する可能性がある。そのため、アイ
ビ−エム システムジャ−ナル（ＩＢＭ ＳＹＳＴＥＭ
Ｓ ＪＯＵＲＮＡＬ）ＶＯＬ２８．ＮＯ２．１９８９掲
載のエヴォリュ−ション オブ ザ ダスド ストレ−
ジ コントロ−ル（Ｅｖｏｌｕｔｉｏｎ ｏｆ ｔｈｅ
ＤＡＳＤ ｓｔｏｒａｇｅ ｃｏｎｔｒｏｌ）には、
記憶制御装置が、キャッシュメモリとダ−ティデ−タバ
ックアップ用の小容量の不揮発メモリ（ＮＶＳ）を内蔵
し、ダ−ティデ−タ消失防止のため、ダ−ティデ−タは
キャッシュメモリと不揮発メモリ（ＮＶＳ）に二重化し
て保持する制御をおこなうことによって解決している。
メモリは揮発性であるため、制御装置等の電源障害や、
キャッシュメモリのハ−ドウェア障害などによって、ダ
−ティデ−タが消失する可能性がある。そのため、アイ
ビ−エム システムジャ−ナル（ＩＢＭ ＳＹＳＴＥＭ
Ｓ ＪＯＵＲＮＡＬ）ＶＯＬ２８．ＮＯ２．１９８９掲
載のエヴォリュ−ション オブ ザ ダスド ストレ−
ジ コントロ−ル（Ｅｖｏｌｕｔｉｏｎ ｏｆ ｔｈｅ
ＤＡＳＤ ｓｔｏｒａｇｅ ｃｏｎｔｒｏｌ）には、
記憶制御装置が、キャッシュメモリとダ−ティデ−タバ
ックアップ用の小容量の不揮発メモリ（ＮＶＳ）を内蔵
し、ダ−ティデ−タ消失防止のため、ダ−ティデ−タは
キャッシュメモリと不揮発メモリ（ＮＶＳ）に二重化し
て保持する制御をおこなうことによって解決している。
【０００６】さらに、特開平５−１８９３１４号公報に
は、バッテリバックアップされた複数のキャッシュメモ
リを有する記憶制御装置のキャッシュメモリ制御方式が
記載されている。この記憶制御装置はバッテリバックア
ップにより電源二重化したキャッシュメモリを持つ。こ
のキャッシュメモリをＮ分割し、上位装置からの命令に
より記憶装置より読みだしたデ−タをＮ分割したキャッ
シュメモリの任意の１つに記憶する。また、上位装置か
らの命令によりキャッシュメモリに書き込まれるデ−タ
は、Ｎ分割したキャッシュメモリの任意の２つに記憶す
る。そのため、障害時のデ−タの保証性を向上し、性能
の低下を防止することができる。
は、バッテリバックアップされた複数のキャッシュメモ
リを有する記憶制御装置のキャッシュメモリ制御方式が
記載されている。この記憶制御装置はバッテリバックア
ップにより電源二重化したキャッシュメモリを持つ。こ
のキャッシュメモリをＮ分割し、上位装置からの命令に
より記憶装置より読みだしたデ−タをＮ分割したキャッ
シュメモリの任意の１つに記憶する。また、上位装置か
らの命令によりキャッシュメモリに書き込まれるデ−タ
は、Ｎ分割したキャッシュメモリの任意の２つに記憶す
る。そのため、障害時のデ−タの保証性を向上し、性能
の低下を防止することができる。
【０００７】
【発明が解決しようとする課題】記憶装置であるディス
ク装置がＲＡＩＤ構成をとった場合、記憶制御装置はラ
イトアフタ処理の際にデ−タ保証のためのパリティデ−
タを作成する必要がある。そのため、ダ−ティデ−タ
（ライトデータ）ばかりでなくクリ−ンデ−タ（ライト
データにより更新されるデータ）もキャッシュメモリ上
に保持しておかなければならない。
ク装置がＲＡＩＤ構成をとった場合、記憶制御装置はラ
イトアフタ処理の際にデ−タ保証のためのパリティデ−
タを作成する必要がある。そのため、ダ−ティデ−タ
（ライトデータ）ばかりでなくクリ−ンデ−タ（ライト
データにより更新されるデータ）もキャッシュメモリ上
に保持しておかなければならない。
【０００８】従って、複数のキャッシュメモリにデータ
を二重化して格納する特開平５−１８９３１４号公報記
載の記憶制御装置の場合、クリ−ンデ−タ用のキャッシ
ュメモリの割り当て方法によっては、ディスク装置への
デ−タ転送完了まで消去することのできないデ−タ量の
バランスが、二重化したキャッシュメモリ間で大きくく
ずれることがある。この現象により一方のキャッシュメ
モリのダ−ティデ−タ量（パリティデ−タ作成用のクリ
−ンデ−タを含む）が、キャッシュメモリ容量あるいは
あらかじめ設定されていたダ−ティデ−タしきい値（許
容量）に達してしまった場合、もう一方のキャッシュメ
モリに使用可能な領域がある場合でも、ダ−ティデ−タ
を二重化することができなくなる。そのため、ライトア
フタ処理による応答ができなくなり、性能が低下する。
を二重化して格納する特開平５−１８９３１４号公報記
載の記憶制御装置の場合、クリ−ンデ−タ用のキャッシ
ュメモリの割り当て方法によっては、ディスク装置への
デ−タ転送完了まで消去することのできないデ−タ量の
バランスが、二重化したキャッシュメモリ間で大きくく
ずれることがある。この現象により一方のキャッシュメ
モリのダ−ティデ−タ量（パリティデ−タ作成用のクリ
−ンデ−タを含む）が、キャッシュメモリ容量あるいは
あらかじめ設定されていたダ−ティデ−タしきい値（許
容量）に達してしまった場合、もう一方のキャッシュメ
モリに使用可能な領域がある場合でも、ダ−ティデ−タ
を二重化することができなくなる。そのため、ライトア
フタ処理による応答ができなくなり、性能が低下する。
【０００９】図８に、キャッシュＡ８０、キャッシュＢ
８１をそれぞれキャッシュ面（クリ−ンデ−タおよびク
リ−ンデ−タの更新データであるダ−ティデ−タを格納
するキャッシュ）とＮＶＳ面（ダ−ティデ−タを格納す
るキャッシュ）とを固定的に使用した場合について示
す。
８１をそれぞれキャッシュ面（クリ−ンデ−タおよびク
リ−ンデ−タの更新データであるダ−ティデ−タを格納
するキャッシュ）とＮＶＳ面（ダ−ティデ−タを格納す
るキャッシュ）とを固定的に使用した場合について示
す。
【００１０】２面のキャッシュメモリのうち一方をキャ
ッシュ面、他方をＮＶＳ面として使用する場合、図８
（ａ）に示すようにキャッシュ面として使用するキャッ
シュＡ８０のダ−ティデ−タ量の方が、ＮＶＳ面として
使用するキャッシュＢ８１のダ−ティデ−タ量にくらべ
て多くなる。その結果、図８（ｂ）に示すように、キャ
ッシュ面として使用するキャッシュＡ８０がダ−ティデ
−タで満杯になると、キャッシュＢ８１にはまだ新規使
用可能領域ｃがのこっているにもかかわらず、ダ−ティ
デ−タの二重化ができなくなる。そのため、ライトアフ
タ処理が不可能となる。
ッシュ面、他方をＮＶＳ面として使用する場合、図８
（ａ）に示すようにキャッシュ面として使用するキャッ
シュＡ８０のダ−ティデ−タ量の方が、ＮＶＳ面として
使用するキャッシュＢ８１のダ−ティデ−タ量にくらべ
て多くなる。その結果、図８（ｂ）に示すように、キャ
ッシュ面として使用するキャッシュＡ８０がダ−ティデ
−タで満杯になると、キャッシュＢ８１にはまだ新規使
用可能領域ｃがのこっているにもかかわらず、ダ−ティ
デ−タの二重化ができなくなる。そのため、ライトアフ
タ処理が不可能となる。
【００１１】本発明の目的は、キャッシュメモリの割り
当てに関し、複数のキャッシュメモリ使用状態バランス
を制御して、キャッシュメモリスペ−スの利用効率を向
上させることにある。
当てに関し、複数のキャッシュメモリ使用状態バランス
を制御して、キャッシュメモリスペ−スの利用効率を向
上させることにある。
【００１２】
【課題を解決するための手段】この目的を達成するため
に、本発明による記憶制御装置は、中央処理装置と記憶
装置の間に位置し、複数のキャッシュメモリと、この複
数のキャッシュメモリの中から、キャッシュ面として使
用する第１のキャッシュメモリ、およびＮＶＳ面として
使用する第２のキャッシュメモリを任意に選択する手段
と、記憶制御装置の制御情報を記憶する記憶手段とを有
する。
に、本発明による記憶制御装置は、中央処理装置と記憶
装置の間に位置し、複数のキャッシュメモリと、この複
数のキャッシュメモリの中から、キャッシュ面として使
用する第１のキャッシュメモリ、およびＮＶＳ面として
使用する第２のキャッシュメモリを任意に選択する手段
と、記憶制御装置の制御情報を記憶する記憶手段とを有
する。
【００１３】そして、この記憶制御装置は、データを記
憶装置から読み出す際、リードデータを中央処理装置に
転送すると共にキャッシュメモリに格納する。その際、
記憶制御装置は、複数のキャッシュメモリから、キャッ
シュ面として使用するキャッシュメモリを任意に選択
し、そのキャッシュメモリにデータを格納する。
憶装置から読み出す際、リードデータを中央処理装置に
転送すると共にキャッシュメモリに格納する。その際、
記憶制御装置は、複数のキャッシュメモリから、キャッ
シュ面として使用するキャッシュメモリを任意に選択
し、そのキャッシュメモリにデータを格納する。
【００１４】一方、データを記憶装置に書き込む際、記
憶制御装置は中央処理装置から転送された書き込みデー
タをキャッシュメモリに格納する。その際、ライトデー
タによって更新されるデータがキャッシュメモリにクリ
ーンデータとして格納されていれば、そのキャッシュメ
モリをキャッシュ面として使用し、クリ−ンデ−タおよ
びそのクリ−ンデ−タに対する更新データであるダ−テ
ィデ−タを格納する。また、記憶制御装置はＮＶＳ面と
して使用するキャッシュメモリを複数のキャッシュメモ
リから任意に選択し、そのキャッシュメモリにダ−ティ
デ−タを格納する。
憶制御装置は中央処理装置から転送された書き込みデー
タをキャッシュメモリに格納する。その際、ライトデー
タによって更新されるデータがキャッシュメモリにクリ
ーンデータとして格納されていれば、そのキャッシュメ
モリをキャッシュ面として使用し、クリ−ンデ−タおよ
びそのクリ−ンデ−タに対する更新データであるダ−テ
ィデ−タを格納する。また、記憶制御装置はＮＶＳ面と
して使用するキャッシュメモリを複数のキャッシュメモ
リから任意に選択し、そのキャッシュメモリにダ−ティ
デ−タを格納する。
【００１５】この記憶制御装置がキャッシュメモリを選
択する際の具体的な方法として、仮想的もしくは物理的
なアドレスや、管理単位に分割した場合のシ−ケンス番
号などのデ−タの識別子によってキャッシュメモリを選
択する方法がある。
択する際の具体的な方法として、仮想的もしくは物理的
なアドレスや、管理単位に分割した場合のシ−ケンス番
号などのデ−タの識別子によってキャッシュメモリを選
択する方法がある。
【００１６】また、別の方法として、記憶制御装置の制
御メモリ内に前記キャッシュメモリを構成する前記単位
メモリ毎の使用可能／不可能状態情報を記憶する手段
と、前記単位メモリ毎の使用可能／不可能状態情報を参
照し、前記キャッシュメモリ毎の使用可能単位メモリ数
を算出する手段とを有し、その使用可能単位メモリによ
ってキャッシュメモリを選択する方法がある。
御メモリ内に前記キャッシュメモリを構成する前記単位
メモリ毎の使用可能／不可能状態情報を記憶する手段
と、前記単位メモリ毎の使用可能／不可能状態情報を参
照し、前記キャッシュメモリ毎の使用可能単位メモリ数
を算出する手段とを有し、その使用可能単位メモリによ
ってキャッシュメモリを選択する方法がある。
【００１７】さらに別の方法として、記憶制御装置の前
記制御メモリ内に前記キャッシュメモリ毎のメモリ使用
量情報を記憶する手段と、キャッシュメモリ毎のメモリ
使用量情報により複数のキャッシュメモリの中から前記
第１のキャッシュメモリおよび前記第２のキャッシュメ
モリを任意に選択する手段と、制御メモリ内に、前記キ
ャッシュメモリ毎のダ−ティデ−タ量情報あるいはパリ
ティデ−タ作成用のクリ−ンデ−タ量情報を記憶する手
段とを有し、キャッシュメモリ毎のダ−ティデ−タ量情
報あるいはパリティデ−タ作成用のクリ−ンデ−タ量情
報によってキャッシュメモリを選択する方法がある。
記制御メモリ内に前記キャッシュメモリ毎のメモリ使用
量情報を記憶する手段と、キャッシュメモリ毎のメモリ
使用量情報により複数のキャッシュメモリの中から前記
第１のキャッシュメモリおよび前記第２のキャッシュメ
モリを任意に選択する手段と、制御メモリ内に、前記キ
ャッシュメモリ毎のダ−ティデ−タ量情報あるいはパリ
ティデ−タ作成用のクリ−ンデ−タ量情報を記憶する手
段とを有し、キャッシュメモリ毎のダ−ティデ−タ量情
報あるいはパリティデ−タ作成用のクリ−ンデ−タ量情
報によってキャッシュメモリを選択する方法がある。
【００１８】
【作用】本発明によれば、記憶装置のデータを読み出す
際、記憶制御装置は複数のキャッシュメモリからキャッ
シュ面として使用するキャッシュメモリを選択し、その
キャッシュメモリにリードデータをクリーンデータとし
て格納する。そして、このクリーンデータを更新する場
合、記憶制御装置は複数のキャッシュメモリからＮＶＳ
面として使用するキャッシュメモリを選択し、ライトデ
ータをキャッシュ面およびＮＶＳ面として使用するキャ
ッシュメモリにそれぞれ格納する。この時、キャッシュ
面として使用するキャッシュメモリに格納されているク
リーンデータもキャッシュメモリ上に保持するようにす
る。
際、記憶制御装置は複数のキャッシュメモリからキャッ
シュ面として使用するキャッシュメモリを選択し、その
キャッシュメモリにリードデータをクリーンデータとし
て格納する。そして、このクリーンデータを更新する場
合、記憶制御装置は複数のキャッシュメモリからＮＶＳ
面として使用するキャッシュメモリを選択し、ライトデ
ータをキャッシュ面およびＮＶＳ面として使用するキャ
ッシュメモリにそれぞれ格納する。この時、キャッシュ
面として使用するキャッシュメモリに格納されているク
リーンデータもキャッシュメモリ上に保持するようにす
る。
【００１９】この様に、本発明による記憶制御装置は、
キャッシュ面およびＮＶＳ面として使用するキャッシュ
メモリを複数のキャッシュメモリからそれぞれ任意に選
択する。そのため、複数のキャッシュメモリ間の使用状
態の偏りを小さくすることが可能となる。
キャッシュ面およびＮＶＳ面として使用するキャッシュ
メモリを複数のキャッシュメモリからそれぞれ任意に選
択する。そのため、複数のキャッシュメモリ間の使用状
態の偏りを小さくすることが可能となる。
【００２０】そして、記憶制御装置が、キャッシュメモ
リの選択をデ−タのアドレスあるいはデ−タのシ−ケン
ス番号によって行なう場合、ある特性をもつあるまとま
った単位のデ−タが、デ−タのアドレスまたはシ−ケン
ス番号によって分割して複数のキャッシュメモリに割り
当てられるため、キャッシュメモリのデ−タが更新され
る確率の期待値が複数のキャッシュメモリ間で平均さ
れ、キャッシュメモリ空間の有効利用を図ることができ
る。即ち、デ−タはそのデータが持つ特性によって更新
される確率が異なる。そのため、まとまったデ−タを同
じキャッシュメモリに割り当てることにより、デ−タ特
性に応じて複数のキャッシュメモリ間のダ−ティデ−タ
量の偏りが生じてしまうのを防ぐため、デ−タの識別子
によって、分割したデータにどのキャッシュメモリを割
り当てるかを決定する。
リの選択をデ−タのアドレスあるいはデ−タのシ−ケン
ス番号によって行なう場合、ある特性をもつあるまとま
った単位のデ−タが、デ−タのアドレスまたはシ−ケン
ス番号によって分割して複数のキャッシュメモリに割り
当てられるため、キャッシュメモリのデ−タが更新され
る確率の期待値が複数のキャッシュメモリ間で平均さ
れ、キャッシュメモリ空間の有効利用を図ることができ
る。即ち、デ−タはそのデータが持つ特性によって更新
される確率が異なる。そのため、まとまったデ−タを同
じキャッシュメモリに割り当てることにより、デ−タ特
性に応じて複数のキャッシュメモリ間のダ−ティデ−タ
量の偏りが生じてしまうのを防ぐため、デ−タの識別子
によって、分割したデータにどのキャッシュメモリを割
り当てるかを決定する。
【００２１】また、記憶制御装置が、キャッシュメモリ
の選択をキャッシュメモリ割り当て要求の回数によって
行なう場合、この記憶制御装置は、キャッシュメモリ選
択処理の回数または割り当てたブロック数を制御メモリ
上に保持する手段を持つ。そして、記憶制御装置は、こ
の回数またはブロック数によってキャッシュメモリを選
択する。従って、キャッシュメモリのデ−タが更新され
る確率の期待値が、複数のキャッシュメモリ間で平均さ
れるため、キャッシュメモリ空間の有効利用を図ること
ができる。
の選択をキャッシュメモリ割り当て要求の回数によって
行なう場合、この記憶制御装置は、キャッシュメモリ選
択処理の回数または割り当てたブロック数を制御メモリ
上に保持する手段を持つ。そして、記憶制御装置は、こ
の回数またはブロック数によってキャッシュメモリを選
択する。従って、キャッシュメモリのデ−タが更新され
る確率の期待値が、複数のキャッシュメモリ間で平均さ
れるため、キャッシュメモリ空間の有効利用を図ること
ができる。
【００２２】さらに、記憶制御装置が、キャッシュメモ
リの選択をキャッシュメモリ使用状態によって行なう場
合、この記憶制御装置は、複数のキャッシュメモリ毎の
使用状態情報を制御メモリ上に保持する手段を持つ。そ
して、記憶制御装置は、このキャッシュメモリの使用状
態により、どのキャッシュメモリを割り当てるかを選択
する。この制御方法は、キャッシュメモリの現在の使用
状態を平均化することにより、キャッシュメモリ空間の
有効利用を図るものである。
リの選択をキャッシュメモリ使用状態によって行なう場
合、この記憶制御装置は、複数のキャッシュメモリ毎の
使用状態情報を制御メモリ上に保持する手段を持つ。そ
して、記憶制御装置は、このキャッシュメモリの使用状
態により、どのキャッシュメモリを割り当てるかを選択
する。この制御方法は、キャッシュメモリの現在の使用
状態を平均化することにより、キャッシュメモリ空間の
有効利用を図るものである。
【００２３】一方、本発明の記憶制御装置内のキャッシ
ュメモリは、複数の単位メモリから構成されており、こ
の単位メモリごとに閉塞が可能である。ある単位メモリ
が閉塞した場合、その閉塞した単位メモリを含むキャッ
シュメモリは縮退状態であるという。縮退状態のキャッ
シュメモリがある場合、複数のキャッシュメモリ間の容
量バランスがくずれる。従って、キャッシュメモリの容
量比を考慮したメモリ割り当て制御が必要となる。そこ
で、記憶制御装置は複数のキャッシュメモリの構成要素
である単位メモリごとの閉塞状態情報を保持する手段を
持ち、この閉塞状態情報によって各キャッシュメモリ毎
の容量を算出し、この容量比に応じて割り当てるキャッ
シュメモリを選択する。この際、上述した方法を併用す
ることができる。
ュメモリは、複数の単位メモリから構成されており、こ
の単位メモリごとに閉塞が可能である。ある単位メモリ
が閉塞した場合、その閉塞した単位メモリを含むキャッ
シュメモリは縮退状態であるという。縮退状態のキャッ
シュメモリがある場合、複数のキャッシュメモリ間の容
量バランスがくずれる。従って、キャッシュメモリの容
量比を考慮したメモリ割り当て制御が必要となる。そこ
で、記憶制御装置は複数のキャッシュメモリの構成要素
である単位メモリごとの閉塞状態情報を保持する手段を
持ち、この閉塞状態情報によって各キャッシュメモリ毎
の容量を算出し、この容量比に応じて割り当てるキャッ
シュメモリを選択する。この際、上述した方法を併用す
ることができる。
【００２４】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１に、本発明の一実施例である情報処理システ
ムの制御構成を示す。この情報処理システムは処理装置
（ＣＰＵ）１、記憶装置２、そして処理装置１と記憶装
置２に接続された記憶制御装置３からなる。
する。図１に、本発明の一実施例である情報処理システ
ムの制御構成を示す。この情報処理システムは処理装置
（ＣＰＵ）１、記憶装置２、そして処理装置１と記憶装
置２に接続された記憶制御装置３からなる。
【００２５】記憶制御装置３は、チャネル制御３１を介
して処理装置１と接続され、ドライブ制御３２を介して
記憶装置２に接続される。さらに記憶制御装置３内に
は、バッテリ電源により不揮発化された不揮発キャッシ
ュメモリＡ３３と不揮発キャッシュメモリＢ３４、チャ
ネル制御部３５、ドライブ制御部３６、キャッシュ制御
部３７、構成制御部３８、制御メモリ３９を含んでい
る。
して処理装置１と接続され、ドライブ制御３２を介して
記憶装置２に接続される。さらに記憶制御装置３内に
は、バッテリ電源により不揮発化された不揮発キャッシ
ュメモリＡ３３と不揮発キャッシュメモリＢ３４、チャ
ネル制御部３５、ドライブ制御部３６、キャッシュ制御
部３７、構成制御部３８、制御メモリ３９を含んでい
る。
【００２６】以下、記憶装置２の構成およびデ−タの流
れの概要を説明する。記憶装置２は、複数のディスク装
置２１によってディスクアレイを構成する。ディスクア
レイでは、デ−タ２２を分割し、分割したデ−タ２２１
をそれぞれ別のディスク装置２１に記憶する。また、分
割したデ−タ２２１よりデ−タ保証用デ−タ（パリティ
デ−タ）を生成し、デ−タ２２１を記憶したディスク装
置とは別のディスク装置２１に記憶する。
れの概要を説明する。記憶装置２は、複数のディスク装
置２１によってディスクアレイを構成する。ディスクア
レイでは、デ−タ２２を分割し、分割したデ−タ２２１
をそれぞれ別のディスク装置２１に記憶する。また、分
割したデ−タ２２１よりデ−タ保証用デ−タ（パリティ
デ−タ）を生成し、デ−タ２２１を記憶したディスク装
置とは別のディスク装置２１に記憶する。
【００２７】この実施例では、分割したデ−タ２２１を
スロットという単位で管理する。スロットは複数のレコ
−ドを含み、スロット番号というユニ−クな番号により
管理される単位である。処理装置１より発行されたリ−
ド要求、ライト要求に対応するデ−タが、すでにキャッ
シュメモリＡ３３あるいはキャッシュメモリＢ３４に存
在していた状態をそれぞれリ−ドヒット、ライトヒット
という。反対に要求されたデ−タがキャッシュメモリに
存在しない状態をリ−ドミス、ライトミスという。キャ
ッシュメモリ上のデ−タのうち、記憶装置２のデ−タと
一致しているデ−タをクリ−ンデ−タという。キャッシ
ュメモリ上のデ−タのうち、記憶装置２に記憶されてお
らず、キャッシュメモリにのみ記憶されている更新デ−
タをダ−ティデ−タという。
スロットという単位で管理する。スロットは複数のレコ
−ドを含み、スロット番号というユニ−クな番号により
管理される単位である。処理装置１より発行されたリ−
ド要求、ライト要求に対応するデ−タが、すでにキャッ
シュメモリＡ３３あるいはキャッシュメモリＢ３４に存
在していた状態をそれぞれリ−ドヒット、ライトヒット
という。反対に要求されたデ−タがキャッシュメモリに
存在しない状態をリ−ドミス、ライトミスという。キャ
ッシュメモリ上のデ−タのうち、記憶装置２のデ−タと
一致しているデ−タをクリ−ンデ−タという。キャッシ
ュメモリ上のデ−タのうち、記憶装置２に記憶されてお
らず、キャッシュメモリにのみ記憶されている更新デ−
タをダ−ティデ−タという。
【００２８】処理装置１から記憶装置２のデ−タ２２に
対するリ−ド要求が発行された場合、デ−タ２２をそれ
ぞれのディスク制御装置より読み出した後、キャッシュ
メモリＡ３３あるいはキャッシュメモリＢ３４にデ−タ
２２を格納する。
対するリ−ド要求が発行された場合、デ−タ２２をそれ
ぞれのディスク制御装置より読み出した後、キャッシュ
メモリＡ３３あるいはキャッシュメモリＢ３４にデ−タ
２２を格納する。
【００２９】処理装置１から記憶装置２に対するライト
要求が発行された場合、ライトミス時は記憶装置２から
キャッシュメモリへ更新対象デ−タをリ−ドする。記憶
制御装置３はキャッシュメモリに更新デ−タを書き込ん
だ時点で、ライト処理終了の応答を処理装置に返す（ラ
イトアフタ制御）。ライト処理において、キャッシュメ
モリに書き込まれたデータはダ−ティデ−タとなる。ダ
−ティデ−タはキャッシュメモリＡ３３とキャッシュメ
モリＢ３４に二重化して記憶する。このとき、記憶装置
２からリ−ドした更新前のクリ−ンデ−タはそのままキ
ャッシュメモリに保持しておく。
要求が発行された場合、ライトミス時は記憶装置２から
キャッシュメモリへ更新対象デ−タをリ−ドする。記憶
制御装置３はキャッシュメモリに更新デ−タを書き込ん
だ時点で、ライト処理終了の応答を処理装置に返す（ラ
イトアフタ制御）。ライト処理において、キャッシュメ
モリに書き込まれたデータはダ−ティデ−タとなる。ダ
−ティデ−タはキャッシュメモリＡ３３とキャッシュメ
モリＢ３４に二重化して記憶する。このとき、記憶装置
２からリ−ドした更新前のクリ−ンデ−タはそのままキ
ャッシュメモリに保持しておく。
【００３０】ダ−ティデ−タを記憶装置２に書き込む処
理は、処理装置１からのライト要求とは非同期に行う。
キャッシュメモリ内のダ−ティデ−タおよびクリ−ンデ
−タにより新しいパリティデ−タを生成し、ダ−ティデ
−タ、新しいパリティデ−タを記憶装置２に書き込む。
この書き込み処理が終了した時点で、書き込み処理対象
であったデ−タは、ダ−ティデ−タとしてキャッシュメ
モリに二重化して保持する必要がなくなる。そのため、
このデータはクリ−デ−タとして２つのキャッシュメモ
リのどちらかに保持する。また、このデ−タはキャッシ
ュメモリから消去してもよい。
理は、処理装置１からのライト要求とは非同期に行う。
キャッシュメモリ内のダ−ティデ−タおよびクリ−ンデ
−タにより新しいパリティデ−タを生成し、ダ−ティデ
−タ、新しいパリティデ−タを記憶装置２に書き込む。
この書き込み処理が終了した時点で、書き込み処理対象
であったデ−タは、ダ−ティデ−タとしてキャッシュメ
モリに二重化して保持する必要がなくなる。そのため、
このデータはクリ−デ−タとして２つのキャッシュメモ
リのどちらかに保持する。また、このデ−タはキャッシ
ュメモリから消去してもよい。
【００３１】上記のように、クリ−ンデ−タ及びクリ−
ンデ−タが更新されたダ−ティデ−タを格納するキャッ
シュメモリをキャッシュ面、二重化されたダ−ティデ−
タのもう一方を格納するキャッシュメモリをＮＶＳ面と
よぶ。
ンデ−タが更新されたダ−ティデ−タを格納するキャッ
シュメモリをキャッシュ面、二重化されたダ−ティデ−
タのもう一方を格納するキャッシュメモリをＮＶＳ面と
よぶ。
【００３２】次に、本発明で用いる記憶制御装置の制御
について説明する。キャッシュメモリＡ３３は、ｎ個の
単位キャッシュメモリ（Ａ−１、Ａ−２、・・・、Ａ−
ｎ）３３１から構成され、それぞれの単位キャッシュメ
モリ３３１ごとに閉塞することが可能である。閉塞した
単位キャッシュメモリを含むキャッシュメモリの状態を
縮退状態という。キャッシュメモリに含まれるすべての
単位キャッシュメモリ３３１が閉塞した場合のキャッシ
ュメモリの状態を閉塞状態という。キャッシュメモリＢ
３４、単位キャッシュメモリ３４１についても同様であ
る。
について説明する。キャッシュメモリＡ３３は、ｎ個の
単位キャッシュメモリ（Ａ−１、Ａ−２、・・・、Ａ−
ｎ）３３１から構成され、それぞれの単位キャッシュメ
モリ３３１ごとに閉塞することが可能である。閉塞した
単位キャッシュメモリを含むキャッシュメモリの状態を
縮退状態という。キャッシュメモリに含まれるすべての
単位キャッシュメモリ３３１が閉塞した場合のキャッシ
ュメモリの状態を閉塞状態という。キャッシュメモリＢ
３４、単位キャッシュメモリ３４１についても同様であ
る。
【００３３】キャッシュ制御部３７は、処理装置１から
のリ−ド／ライト処理にともなってデータをキャッシュ
メモリに格納する際、デ−タを格納するキャッシュメモ
リの割り当てをおこなう手段３７１を持つ。
のリ−ド／ライト処理にともなってデータをキャッシュ
メモリに格納する際、デ−タを格納するキャッシュメモ
リの割り当てをおこなう手段３７１を持つ。
【００３４】構成制御部３８は各単位キャッシュメモリ
３３１、３４１の正常／閉塞状態、およびキャッシュメ
モリ３３、３４の正常／縮退／閉塞状態を管理し、制御
メモリ３９上にキャッシュ構成状態情報３９２として保
持する。キャッシュ制御部３７はキャッシュメモリ３
３、３４の使用状態を管理し、制御メモリ３９上にキャ
ッシュ使用状態情報３９１として保持する。
３３１、３４１の正常／閉塞状態、およびキャッシュメ
モリ３３、３４の正常／縮退／閉塞状態を管理し、制御
メモリ３９上にキャッシュ構成状態情報３９２として保
持する。キャッシュ制御部３７はキャッシュメモリ３
３、３４の使用状態を管理し、制御メモリ３９上にキャ
ッシュ使用状態情報３９１として保持する。
【００３５】キャッシュ使用状態情報３９１、キャッシ
ュ構成状態情報３９２の詳細を図２、図３にそれぞれ示
す。キャッシュ使用状態情報３９１には、キャッシュメ
モリＡ使用状態情報３９１１、キャッシュメモリＢ使用
状態情報３９１２が含まれている。使用状態情報３９１
１および３９１２にはそれぞれ総容量３９１１１、３９
１２１、総使用量３９１１２、３９１２２、ダ−ティデ
−タ量３９１１３、３９１２３、使用可能メモリ容量３
９１１４、３９１２４が記録されている。ここで総容量
とは実装されているキャッシュメモリ容量、使用可能メ
モリ容量は正常な単位キャッシュメモリ総容量である。
キャッシュ構成状態情報３９２には、キャッシュメモリ
Ａ構成状態情報３９２１、キャッシュメモリＢ構成状態
情報３９２２が含まれている。３９２１および３９２２
にはそれぞれ、キャッシュメモリ使用可否情報３９２１
１、３９２２１、単位キャッシュメモリ使用可否情報３
９２１２、３９２２２を保持している。さらに、キャッ
シュ制御部３７は、カウンタ３９３にキャッシュ面のキ
ャッシュメモリの選択処理を行った回数、すなわちキャ
ッシュ面のキャッシュメモリにクリ−ンデ−タ用のメモ
リ割り当てを行った回数を格納しておく。キャッシュ制
御部３７はこれらの情報を、キャッシュメモリを割り当
てる時に使用する。
ュ構成状態情報３９２の詳細を図２、図３にそれぞれ示
す。キャッシュ使用状態情報３９１には、キャッシュメ
モリＡ使用状態情報３９１１、キャッシュメモリＢ使用
状態情報３９１２が含まれている。使用状態情報３９１
１および３９１２にはそれぞれ総容量３９１１１、３９
１２１、総使用量３９１１２、３９１２２、ダ−ティデ
−タ量３９１１３、３９１２３、使用可能メモリ容量３
９１１４、３９１２４が記録されている。ここで総容量
とは実装されているキャッシュメモリ容量、使用可能メ
モリ容量は正常な単位キャッシュメモリ総容量である。
キャッシュ構成状態情報３９２には、キャッシュメモリ
Ａ構成状態情報３９２１、キャッシュメモリＢ構成状態
情報３９２２が含まれている。３９２１および３９２２
にはそれぞれ、キャッシュメモリ使用可否情報３９２１
１、３９２２１、単位キャッシュメモリ使用可否情報３
９２１２、３９２２２を保持している。さらに、キャッ
シュ制御部３７は、カウンタ３９３にキャッシュ面のキ
ャッシュメモリの選択処理を行った回数、すなわちキャ
ッシュ面のキャッシュメモリにクリ−ンデ−タ用のメモ
リ割り当てを行った回数を格納しておく。キャッシュ制
御部３７はこれらの情報を、キャッシュメモリを割り当
てる時に使用する。
【００３６】以下にキャッシュメモリ割り当てを行う際
のキャッシュ面として使用するキャッシュメモリをキャ
ッシュメモリＡ３３またはキャッシュメモリＢ３４から
選択する処理の例について説明する。この実施例では、
キャッシュメモリを２つ持つ構成としたため、ＮＶＳ面
の選択処理は必要ない。
のキャッシュ面として使用するキャッシュメモリをキャ
ッシュメモリＡ３３またはキャッシュメモリＢ３４から
選択する処理の例について説明する。この実施例では、
キャッシュメモリを２つ持つ構成としたため、ＮＶＳ面
の選択処理は必要ない。
【００３７】処理装置１から記憶装置２に対するリ−ド
要求が発行された場合、リ−ドデ−タをディスク装置よ
り読み出した後、キャッシュ制御部３７によってキャッ
シュ面として選択されたキャッシュメモリにデ−タ２２
を格納する。
要求が発行された場合、リ−ドデ−タをディスク装置よ
り読み出した後、キャッシュ制御部３７によってキャッ
シュ面として選択されたキャッシュメモリにデ−タ２２
を格納する。
【００３８】処理装置１から記憶装置２に対するライト
要求が発行された場合、ライトミス場合、キャッシュ制
御部３７によってキャッシュ面として使用するキャッシ
ュメモリを選択する。そして、記憶制御装置３は、記憶
装置２からリ−ドした更新対象デ−タをキャッシュ面の
キャッシュメモリへ格納し、キャッシュ面のキャッシュ
メモリ及びＮＶＳ面となる他方のキャッシュメモリに更
新デ−タを書き込む。ライトヒットの場合、クリ−ンデ
−タが格納されているキャッシュ面のキャッシュメモリ
及びにＮＶＳ面となる他方のキャッシュメモリにクリー
ンデータに対する更新データであるダ−ティデータを格
納する。このとき、クリ−ンデ−タはそのままキャッシ
ュ面のキャッシュメモリに保持しておく。
要求が発行された場合、ライトミス場合、キャッシュ制
御部３７によってキャッシュ面として使用するキャッシ
ュメモリを選択する。そして、記憶制御装置３は、記憶
装置２からリ−ドした更新対象デ−タをキャッシュ面の
キャッシュメモリへ格納し、キャッシュ面のキャッシュ
メモリ及びＮＶＳ面となる他方のキャッシュメモリに更
新デ−タを書き込む。ライトヒットの場合、クリ−ンデ
−タが格納されているキャッシュ面のキャッシュメモリ
及びにＮＶＳ面となる他方のキャッシュメモリにクリー
ンデータに対する更新データであるダ−ティデータを格
納する。このとき、クリ−ンデ−タはそのままキャッシ
ュ面のキャッシュメモリに保持しておく。
【００３９】次に、キャッシュ面として使用するキャッ
シュメモリを選択する処理の例についてフローチャート
を用いて説明する。
シュメモリを選択する処理の例についてフローチャート
を用いて説明する。
【００４０】図４に、キャッシュ面として使用するキャ
ッシュメモリの選択処理の一例を示す。キャッシュ制御
部３７はキャッシュメモリに格納するデ−タのスロット
番号を参照する（ステップ４００）。そして、そのスロ
ット番号の偶奇を判定する（ステップ４１０）。スロッ
ト番号が偶数の場合、キャッシュメモリＡ３３をキャッ
シュ面として使用するキャッシュメモリとして選択する
（ステップ４２０）。スロット番号が奇数の場合、キャ
ッシュメモリＢをキャッシュ面として使用するキャッシ
ュメモリとして選択する（ステップ４３０）。そして、
キャッシュメモリの割り当て処理を行う（ステップ４４
０）。この例では、スロット番号の偶奇で判定したがデ
−タ特性の偏りが少ない単位であればあるスロット数ご
とにキャッシュ面を振り分けて選択してもよい。
ッシュメモリの選択処理の一例を示す。キャッシュ制御
部３７はキャッシュメモリに格納するデ−タのスロット
番号を参照する（ステップ４００）。そして、そのスロ
ット番号の偶奇を判定する（ステップ４１０）。スロッ
ト番号が偶数の場合、キャッシュメモリＡ３３をキャッ
シュ面として使用するキャッシュメモリとして選択する
（ステップ４２０）。スロット番号が奇数の場合、キャ
ッシュメモリＢをキャッシュ面として使用するキャッシ
ュメモリとして選択する（ステップ４３０）。そして、
キャッシュメモリの割り当て処理を行う（ステップ４４
０）。この例では、スロット番号の偶奇で判定したがデ
−タ特性の偏りが少ない単位であればあるスロット数ご
とにキャッシュ面を振り分けて選択してもよい。
【００４１】図５に、キャッシュ面として使用するキャ
ッシュメモリ選択処理の他の例を示す。キャッシュ制御
部３７は、制御メモリ３９内のキャッシュメモリＡダ−
ティデ−タ量３９１１３とキャッシュメモリＢダ−ティ
として使用するデ−タ量３９１２３とを参照する（ステ
ップ５００）。そして、上記のダ−ティデ−タ量３９１
１３、３９１２３を比較し（ステップ５１０）、ダ−テ
ィデ−タ量が少ない方のキャッシュメモリをキャッシュ
面として使用するキャッシュメモリとして選択し（ステ
ップ５２０、５３０）、キャッシュメモリ割り当てを行
う（ステップ５４０）。
ッシュメモリ選択処理の他の例を示す。キャッシュ制御
部３７は、制御メモリ３９内のキャッシュメモリＡダ−
ティデ−タ量３９１１３とキャッシュメモリＢダ−ティ
として使用するデ−タ量３９１２３とを参照する（ステ
ップ５００）。そして、上記のダ−ティデ−タ量３９１
１３、３９１２３を比較し（ステップ５１０）、ダ−テ
ィデ−タ量が少ない方のキャッシュメモリをキャッシュ
面として使用するキャッシュメモリとして選択し（ステ
ップ５２０、５３０）、キャッシュメモリ割り当てを行
う（ステップ５４０）。
【００４２】図６に、キャッシュ面のキャッシュメモリ
選択処理の更に他の例を示す。キャッシュ制御部３７は
ステップ６００においてカウンタ３９３を参照する。ス
テップ６１０でカウンタ３９３のカウンタ値の偶奇を判
定し、その判定結果によりキャッシュ面キャッシュメモ
リを選択（ステップ６２０、６３０）し、ステップ６４
０においてキャッシュメモリの割り当てを行う。
選択処理の更に他の例を示す。キャッシュ制御部３７は
ステップ６００においてカウンタ３９３を参照する。ス
テップ６１０でカウンタ３９３のカウンタ値の偶奇を判
定し、その判定結果によりキャッシュ面キャッシュメモ
リを選択（ステップ６２０、６３０）し、ステップ６４
０においてキャッシュメモリの割り当てを行う。
【００４３】図７に、キャッシュ面のキャッシュメモリ
選択処理の更に他の例を示す。キャッシュ制御部３７は
キャッシュ構成状態情報３９２を参照する（ステップ７
００）。そして、キャッシュメモリ毎の使用可能メモリ
容量３９１１４、３９１２４を算出し（ステップ７１
０）、キャッシュ使用状態情報３９１に記録する。次
に、キャッシュメモリ面毎の使用可能メモリ容量比を算
出する（ステップ７２０）。この容量比（キャッシュメ
モリＡ：キャッシュメモリＢ）がＮ：Ｍであったとす
る。ステップ７３０では図４に示す選択処理と同様にス
ロット番号を参照する。そして、スロット番号を（Ｎ＋
Ｍ）でわった剰余を求め（ステップ７４０）、その剰余
がＮ以下の場合、キャッシュメモリＡをキャッシュ面と
して選択し（ステップ７５０）、その他の場合、キャッ
シュメモリＢをキャッシュ面として選択する（ステップ
７６０）。ステップ７７０ではキャッシュメモリの割り
当てを行う。この例では、スロット番号によるキャッシ
ュ面選択を示したが、ステップ７３０〜ステップ７５０
は、図６に示すカウンタ値による選択処理を用いてもよ
い。
選択処理の更に他の例を示す。キャッシュ制御部３７は
キャッシュ構成状態情報３９２を参照する（ステップ７
００）。そして、キャッシュメモリ毎の使用可能メモリ
容量３９１１４、３９１２４を算出し（ステップ７１
０）、キャッシュ使用状態情報３９１に記録する。次
に、キャッシュメモリ面毎の使用可能メモリ容量比を算
出する（ステップ７２０）。この容量比（キャッシュメ
モリＡ：キャッシュメモリＢ）がＮ：Ｍであったとす
る。ステップ７３０では図４に示す選択処理と同様にス
ロット番号を参照する。そして、スロット番号を（Ｎ＋
Ｍ）でわった剰余を求め（ステップ７４０）、その剰余
がＮ以下の場合、キャッシュメモリＡをキャッシュ面と
して選択し（ステップ７５０）、その他の場合、キャッ
シュメモリＢをキャッシュ面として選択する（ステップ
７６０）。ステップ７７０ではキャッシュメモリの割り
当てを行う。この例では、スロット番号によるキャッシ
ュ面選択を示したが、ステップ７３０〜ステップ７５０
は、図６に示すカウンタ値による選択処理を用いてもよ
い。
【００４４】以上、キャッシュ面のキャッシュメモリの
選択処理の例について示した。この実施例では、キャッ
シュメモリを２つ持つ構成としたため、ＮＶＳ面の選択
処理については必要ない。しかし、キャッシュメモリを
Ｎ個もつ構成の場合は、ＮＶＳ面選択に関しても選択処
理が必要となる。その場合、キャッシュ面のキャッシュ
メモリの選択処理が適用できることは言うまでもない。
選択処理の例について示した。この実施例では、キャッ
シュメモリを２つ持つ構成としたため、ＮＶＳ面の選択
処理については必要ない。しかし、キャッシュメモリを
Ｎ個もつ構成の場合は、ＮＶＳ面選択に関しても選択処
理が必要となる。その場合、キャッシュ面のキャッシュ
メモリの選択処理が適用できることは言うまでもない。
【００４５】
【発明の効果】本発明による記憶制御装置は、複数のキ
ャッシュメモリの中からキャッシュ面あるいはＮＶＳ面
として使用するキャッシュメモリを任意に選択すること
ができる。そのため、各キャッシュメモリの使用状態を
バランスさせることができ、キャッシュメモリのスペ−
スの利用率を向上させるという効果がある。
ャッシュメモリの中からキャッシュ面あるいはＮＶＳ面
として使用するキャッシュメモリを任意に選択すること
ができる。そのため、各キャッシュメモリの使用状態を
バランスさせることができ、キャッシュメモリのスペ−
スの利用率を向上させるという効果がある。
【図１】本発明の実施例の制御構成図を示す。
【図２】キャッシュ使用状態情報の詳細な内容を示す。
【図３】キャッシュ構成状態情報の詳細な内容を示す。
【図４】キャッシュ面のキャッシュメモリの選択処理の
一例を示す。
一例を示す。
【図５】キャッシュ面のキャッシュメモリの選択処理の
一例を示す。
一例を示す。
【図６】キャッシュ面のキャッシュメモリの選択処理の
一例を示す。
一例を示す。
【図７】キャッシュ面のキャッシュメモリの選択処理の
一例を示す。
一例を示す。
【図８】発明が解決しようとする課題の説明図。
１：処理装置 ２：記憶装置 ３：記
憶制御装置 ３３：キャッシュメモリＡ ３４：キャッシュメモ
リＢ ３７：キャッシュ制御部 ３８：構成制御部 ３９：制御メモリ
憶制御装置 ３３：キャッシュメモリＡ ３４：キャッシュメモ
リＢ ３７：キャッシュ制御部 ３８：構成制御部 ３９：制御メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 彰 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内
Claims (10)
- 【請求項１】中央処理装置とデータを格納する記憶装置
との間に介在し、前記中央処理装置と前記記憶装置との
データ転送を制御する記憶制御装置であって、データを
格納する複数のブロックを有する複数のキャッシュメモ
リと、前記ブロックごとに前記複数のキャッシュメモリ
の中から、クリ−ンデ−タ及び前記クリ−ンデ−タに対
する更新データであるダ−ティデ−タを格納する第１の
キャッシュメモリと、前記ダ−ティデ−タを格納する第
１のキャッシュメモリ以外の第２のキャッシュメモリと
を選択する選択手段を有することを特徴とする記憶制御
装置。 - 【請求項２】前記複数のキャッシュメモリ内のデ−タ
は、前記ブロックごとに識別子を有し、前記選択手段
は、前記識別子により前記第１のキャッシュメモリおよ
び前記第２のキャッシュメモリを選択することを特徴と
する請求項１に記載の記憶制御装置。 - 【請求項３】前記記憶制御装置は、さらに制御情報を記
憶する記憶手段を有し、前記選択手段は、前記制御情報
によって前記第１のキャッシュメモリおよび前記第２の
キャッシュメモリを選択することを特徴とする請求項１
に記載の記憶制御装置。 - 【請求項４】前記制御情報は、前記クリ−ンデ−タに対
してキャッシュメモリ割り当てをおこなった回数あるい
は前記クリ−ンデ−タに対して割り当てた前記ブロック
数であることを特徴とする請求項３に記載の記憶制御装
置。 - 【請求項５】前記制御情報は、前記複数のキャッシュメ
モリごとの、前記ダ−ティデ−タの量であることを特徴
とする請求項３に記載の記憶制御装置。 - 【請求項６】前記制御情報は、前記複数のキャッシュメ
モリごとの、該キャッシュメモリ使用量であることを特
徴とする請求項３に記載の記憶制御装置。 - 【請求項７】前記制御情報は、前記複数のキャッシュメ
モリごとの、使用可能なキャッシュメモリ容量であるこ
とを特徴とする請求項３に記載の記憶制御装置。 - 【請求項８】前記キャッシュメモリは、少なくとも１つ
以上の単位キャッシュメモリから構成され、前記記憶制
御装置は、さらに前記単位キャッシュメモリごとの使用
可否状態情報を記憶する手段を有し、前記選択手段は前
記使用可否状態情報により前記第１のキャッシュメモリ
および前記第２のキャッシュメモリを選択することを特
徴とする請求項１に記載の記憶制御装置。 - 【請求項９】中央処理装置とデータを格納する記憶装置
との間に介在し、前記中央処理装置と前記記憶装置との
データ転送を制御し、複数のキャッシュメモリを有する
記憶制御装置の制御方法において、中央処理装置からデ
ータを読出す際、前記記憶制御装置は、前記複数のキャ
ッシュメモリの中から前記記憶装置から読出されたデー
タを格納する第１のキャッシュメモリを選択し、該デー
タを中央処理装置に転送すると共に、該第１のキャッシ
ュメモリに該データを格納することを特徴とする記憶制
御装置の制御方法。 - 【請求項１０】請求項９記載の記憶制御装置の制御方法
において、前記記憶装置にデータを書込む際、前記記憶
装置に書込まれるデータによって更新されるデータが第
１のキャッシュメモリ上にある場合、前記記憶制御装置
は、前記複数のキャッシュメモリの中から、前記書込み
データを格納する該第１のキャッシュメモリ以外の第２
のキャッシュメモリを選択し、該第１のキャッシュメモ
リ上のデータを保持すると共に、該第１のキャッシュメ
モリ及び前記第２のキャッシュメモリに前記書込みデー
タを格納することを特徴とする記憶制御装置の制御方
法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03043595A JP3239669B2 (ja) | 1995-02-20 | 1995-02-20 | 記憶制御装置及びその制御方法 |
| DE69621270T DE69621270T2 (de) | 1995-02-20 | 1996-02-16 | Cache-Speichersteuervorrichtung und Methode |
| US08/601,358 US5987569A (en) | 1995-02-20 | 1996-02-16 | Memory control apparatus and method for controlling usage amounts for a plurality of cache memories |
| EP01126232A EP1193600A3 (en) | 1995-02-20 | 1996-02-16 | Memory control apparatus and its control method |
| EP96102388A EP0727745B1 (en) | 1995-02-20 | 1996-02-16 | Cache memory control apparatus and method |
| US09/370,998 US6434666B1 (en) | 1995-02-20 | 1999-08-10 | Memory control apparatus and method for storing data in a selected cache memory based on whether a group or slot number is odd or even |
| US10/162,638 US6611899B2 (en) | 1995-02-20 | 2002-06-06 | Memory control apparatus and method for storing data in a selected cache memory |
| US10/465,542 US20030212866A1 (en) | 1995-02-20 | 2003-06-20 | Memory control apparatus and method for assigning a cache memory to store clean and dirty data based on a memory in the cache memories |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03043595A JP3239669B2 (ja) | 1995-02-20 | 1995-02-20 | 記憶制御装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08221326A true JPH08221326A (ja) | 1996-08-30 |
| JP3239669B2 JP3239669B2 (ja) | 2001-12-17 |
Family
ID=12303872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03043595A Expired - Fee Related JP3239669B2 (ja) | 1995-02-20 | 1995-02-20 | 記憶制御装置及びその制御方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US5987569A (ja) |
| EP (2) | EP1193600A3 (ja) |
| JP (1) | JP3239669B2 (ja) |
| DE (1) | DE69621270T2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008192028A (ja) * | 2007-02-07 | 2008-08-21 | Hitachi Ltd | ストレージ制御装置及びデータ管理方法 |
| JP2009048544A (ja) * | 2007-08-22 | 2009-03-05 | Hitachi Ltd | キャッシュメモリ上のデータをバックアップする機能を備えたストレージシステム |
| JP2009282752A (ja) * | 2008-05-22 | 2009-12-03 | Hitachi Systems & Services Ltd | ストレージデバイス及びファイルシステムの記録方法 |
| JP2010504576A (ja) * | 2006-09-26 | 2010-02-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | キャッシュ・ディスク・ストレージのアップグレード |
| US7814270B2 (en) | 2004-03-12 | 2010-10-12 | Hitachi, Ltd. | Storage systems and methods of controlling cache memory of storage systems |
| WO2010122679A1 (ja) | 2009-04-23 | 2010-10-28 | 株式会社日立製作所 | 計算機システム及びその制御方法 |
| WO2010122674A1 (ja) * | 2009-04-23 | 2010-10-28 | 株式会社日立製作所 | 計算機システム及びその制御方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3239669B2 (ja) * | 1995-02-20 | 2001-12-17 | 株式会社日立製作所 | 記憶制御装置及びその制御方法 |
| JP3657428B2 (ja) * | 1998-04-27 | 2005-06-08 | 株式会社日立製作所 | 記憶制御装置 |
| US6321238B1 (en) * | 1998-12-28 | 2001-11-20 | Oracle Corporation | Hybrid shared nothing/shared disk database system |
| US6591335B1 (en) * | 2000-09-29 | 2003-07-08 | Emc Corporation | Fault tolerant dual cache system |
| US6961804B2 (en) * | 2001-07-20 | 2005-11-01 | International Business Machines Corporation | Flexible techniques for associating cache memories with processors and main memory |
| US7254617B2 (en) * | 2002-12-06 | 2007-08-07 | Scott Ruple | Distributed cache between servers of a network |
| US7299334B2 (en) * | 2003-07-15 | 2007-11-20 | Xiv Ltd. | Storage system configurations |
| US20050015546A1 (en) * | 2003-07-15 | 2005-01-20 | Ofir Zohar | Data storage system |
| US7293156B2 (en) * | 2003-07-15 | 2007-11-06 | Xiv Ltd. | Distributed independent cache memory |
| US7908413B2 (en) * | 2003-07-15 | 2011-03-15 | International Business Machines Corporation | Data allocation in a distributed storage system |
| US7827353B2 (en) * | 2003-07-15 | 2010-11-02 | International Business Machines Corporation | Self healing memory |
| US20050102465A1 (en) * | 2003-07-28 | 2005-05-12 | Royer Robert J. | Managing a cache with pinned data |
| US7120651B2 (en) * | 2003-08-01 | 2006-10-10 | Oracle International Corporation | Maintaining a shared cache that has partitions allocated among multiple nodes and a data-to-partition mapping |
| US7139772B2 (en) | 2003-08-01 | 2006-11-21 | Oracle International Corporation | Ownership reassignment in a shared-nothing database system |
| US8234517B2 (en) | 2003-08-01 | 2012-07-31 | Oracle International Corporation | Parallel recovery by non-failed nodes |
| US7277897B2 (en) * | 2003-08-01 | 2007-10-02 | Oracle International Corporation | Dynamic reassignment of data ownership |
| US7177983B2 (en) * | 2003-08-12 | 2007-02-13 | Intel Corporation | Managing dirty evicts from a cache |
| US20050057079A1 (en) * | 2003-09-17 | 2005-03-17 | Tom Lee | Multi-functional chair |
| JP4412981B2 (ja) | 2003-11-26 | 2010-02-10 | 株式会社日立製作所 | ストレージシステム及同システムにおけるデータキャッシング方法 |
| JP4147198B2 (ja) * | 2004-03-23 | 2008-09-10 | 株式会社日立製作所 | ストレージシステム |
| JP4402997B2 (ja) * | 2004-03-26 | 2010-01-20 | 株式会社日立製作所 | ストレージ装置 |
| JP4332126B2 (ja) * | 2005-03-24 | 2009-09-16 | 富士通株式会社 | キャッシング制御プログラム、キャッシング制御装置およびキャッシング制御方法 |
| US7393167B2 (en) * | 2005-05-17 | 2008-07-01 | Be Aerospace, Inc. | Load-limiting and energy-dissipating mount for vehicle seating |
| US7412610B2 (en) | 2005-05-18 | 2008-08-12 | Symbol Technologies, Inc. | System and method for power delivery to computing terminals |
| US7814065B2 (en) | 2005-08-16 | 2010-10-12 | Oracle International Corporation | Affinity-based recovery/failover in a cluster environment |
| US7516291B2 (en) * | 2005-11-21 | 2009-04-07 | Red Hat, Inc. | Cooperative mechanism for efficient application memory allocation |
| JP4392049B2 (ja) * | 2006-02-27 | 2009-12-24 | 富士通株式会社 | キャッシュ制御装置およびキャッシュ制御プログラム |
| US8499120B2 (en) * | 2008-10-17 | 2013-07-30 | Seagate Technology Llc | User selectable caching management |
| WO2010049928A1 (en) * | 2008-10-27 | 2010-05-06 | Kaminario Tehnologies Ltd. | System and methods for raid writing and asynchronous parity computation |
| US8510334B2 (en) | 2009-11-05 | 2013-08-13 | Oracle International Corporation | Lock manager on disk |
| WO2011070611A1 (en) * | 2009-12-08 | 2011-06-16 | Hitachi, Ltd. | Storage system and storage control apparatus provided with cache memory group including volatile memory and nonvolatile memory |
| US8843779B1 (en) * | 2012-09-12 | 2014-09-23 | Western Digital Technologies, Inc. | Disk drive backup protection using a signature with an enhanced file manager |
| US9639466B2 (en) * | 2012-10-30 | 2017-05-02 | Nvidia Corporation | Control mechanism for fine-tuned cache to backing-store synchronization |
| US10037149B2 (en) * | 2016-06-17 | 2018-07-31 | Seagate Technology Llc | Read cache management |
| CN106250492B (zh) * | 2016-07-28 | 2019-11-19 | 五八同城信息技术有限公司 | 索引的处理方法及装置 |
| US10146688B2 (en) * | 2016-12-29 | 2018-12-04 | Intel Corporation | Safe write-back cache replicating only dirty data |
| KR102617801B1 (ko) * | 2018-10-24 | 2023-12-27 | 에스케이하이닉스 주식회사 | 메모리 장치 및 그의 리드 동작 방법 |
| US11119937B2 (en) | 2019-07-31 | 2021-09-14 | Seagate Technology Llc | Multiplying data storage device read throughput |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS548937A (en) | 1977-06-22 | 1979-01-23 | Nec Corp | Buffer memory unit |
| US4458310A (en) * | 1981-10-02 | 1984-07-03 | At&T Bell Laboratories | Cache memory using a lowest priority replacement circuit |
| US4724518A (en) * | 1983-07-29 | 1988-02-09 | Hewlett-Packard Company | Odd/even storage in cache memory |
| US4646237A (en) * | 1983-12-05 | 1987-02-24 | Ncr Corporation | Data handling system for handling data transfers between a cache memory and a main memory |
| JPH0789341B2 (ja) | 1988-03-10 | 1995-09-27 | 松下電器産業株式会社 | データ処理装置 |
| JP2834189B2 (ja) * | 1989-07-05 | 1998-12-09 | 株式会社日立製作所 | 入出力制御方法 |
| JPH04106616A (ja) | 1990-08-28 | 1992-04-08 | Fujitsu Ltd | キャッシュ付き磁気ディスク制御装置 |
| JP3308554B2 (ja) * | 1991-02-20 | 2002-07-29 | 株式会社日立製作所 | 制御装置及び制御装置の制御方法 |
| JPH05189314A (ja) * | 1992-01-08 | 1993-07-30 | Hitachi Ltd | ディスクキャッシュ制御方式 |
| JPH0635802A (ja) | 1992-07-21 | 1994-02-10 | Hitachi Ltd | 複数キャッシュ付きディスク制御装置 |
| JP3422370B2 (ja) * | 1992-12-14 | 2003-06-30 | 株式会社日立製作所 | ディスクキャッシュ制御装置 |
| US5640530A (en) * | 1992-12-17 | 1997-06-17 | International Business Machines Corporation | Use of configuration registers to control access to multiple caches and nonvolatile stores |
| JP3239669B2 (ja) | 1995-02-20 | 2001-12-17 | 株式会社日立製作所 | 記憶制御装置及びその制御方法 |
-
1995
- 1995-02-20 JP JP03043595A patent/JP3239669B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-16 EP EP01126232A patent/EP1193600A3/en not_active Withdrawn
- 1996-02-16 US US08/601,358 patent/US5987569A/en not_active Expired - Lifetime
- 1996-02-16 EP EP96102388A patent/EP0727745B1/en not_active Expired - Lifetime
- 1996-02-16 DE DE69621270T patent/DE69621270T2/de not_active Expired - Lifetime
-
1999
- 1999-08-10 US US09/370,998 patent/US6434666B1/en not_active Expired - Fee Related
-
2002
- 2002-06-06 US US10/162,638 patent/US6611899B2/en not_active Expired - Fee Related
-
2003
- 2003-06-20 US US10/465,542 patent/US20030212866A1/en not_active Abandoned
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7814270B2 (en) | 2004-03-12 | 2010-10-12 | Hitachi, Ltd. | Storage systems and methods of controlling cache memory of storage systems |
| JP2010504576A (ja) * | 2006-09-26 | 2010-02-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | キャッシュ・ディスク・ストレージのアップグレード |
| JP2008192028A (ja) * | 2007-02-07 | 2008-08-21 | Hitachi Ltd | ストレージ制御装置及びデータ管理方法 |
| JP2009048544A (ja) * | 2007-08-22 | 2009-03-05 | Hitachi Ltd | キャッシュメモリ上のデータをバックアップする機能を備えたストレージシステム |
| JP2009282752A (ja) * | 2008-05-22 | 2009-12-03 | Hitachi Systems & Services Ltd | ストレージデバイス及びファイルシステムの記録方法 |
| WO2010122674A1 (ja) * | 2009-04-23 | 2010-10-28 | 株式会社日立製作所 | 計算機システム及びその制御方法 |
| WO2010122679A1 (ja) | 2009-04-23 | 2010-10-28 | 株式会社日立製作所 | 計算機システム及びその制御方法 |
| JPWO2010122674A1 (ja) * | 2009-04-23 | 2012-10-25 | 株式会社日立製作所 | 計算機システム及びその制御方法 |
| US8516215B2 (en) | 2009-04-23 | 2013-08-20 | Hitachi, Ltd. | Computing system having a controller for controlling allocation of a storage area of a logical volume in a pool to a virtual volume and controlling methods for the same |
| US8751767B2 (en) | 2009-04-23 | 2014-06-10 | Hitachi, Ltd. | Computer system and its control method |
| US8769235B2 (en) | 2009-04-23 | 2014-07-01 | Hitachi, Ltd. | Computing system having a controller for controlling allocation of a storage area of a logical volume in a pool to a virtual volume and controlling methods for the same |
| JP5781925B2 (ja) * | 2009-04-23 | 2015-09-24 | 株式会社日立製作所 | 計算機システム及びその制御方法 |
| JP5801189B2 (ja) * | 2009-04-23 | 2015-10-28 | 株式会社日立製作所 | 計算機システム及びその制御方法 |
| US9201607B2 (en) | 2009-04-23 | 2015-12-01 | Hitachi, Ltd. | Computer system and method for balancing usage rate of pool volumes |
Also Published As
| Publication number | Publication date |
|---|---|
| US6611899B2 (en) | 2003-08-26 |
| US5987569A (en) | 1999-11-16 |
| US6434666B1 (en) | 2002-08-13 |
| EP1193600A3 (en) | 2009-11-25 |
| EP1193600A2 (en) | 2002-04-03 |
| EP0727745B1 (en) | 2002-05-22 |
| US20030212866A1 (en) | 2003-11-13 |
| EP0727745A1 (en) | 1996-08-21 |
| DE69621270D1 (de) | 2002-06-27 |
| DE69621270T2 (de) | 2003-06-26 |
| JP3239669B2 (ja) | 2001-12-17 |
| US20020152357A1 (en) | 2002-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08221326A (ja) | 記憶制御装置及びその制御方法 | |
| US9569130B2 (en) | Storage system having a plurality of flash packages | |
| US7281089B2 (en) | System and method for reorganizing data in a raid storage system | |
| US7613877B2 (en) | Storage system comprising volatile cache memory and nonvolatile memory | |
| US6675176B1 (en) | File management system | |
| US5809224A (en) | On-line disk array reconfiguration | |
| US6915382B2 (en) | Apparatus and method for reallocating logical to physical disk devices using a storage controller, with access frequency and sequential access ratio calculations and display | |
| US5657468A (en) | Method and apparatus for improving performance in a reduntant array of independent disks | |
| JP4819369B2 (ja) | ストレージシステム | |
| JP3697149B2 (ja) | キャッシュ・メモリを管理する方法 | |
| US20090210611A1 (en) | Storage system and data write method | |
| JPS5873085A (ja) | 記憶階層制御方法 | |
| JP2002269023A (ja) | 効率最適化方法およびパフォーマンス最適化システム | |
| JPH07110788A (ja) | ディスクキャッシュ装置 | |
| JP2019086974A (ja) | ストレージシステム及びその制御方法 | |
| JP2004102823A (ja) | 冗長化論理ディスクに対するライトスルー処理方法、ライトスルー処理用プログラム及びディスクコントローラ | |
| JP3202550B2 (ja) | ディスクアレイサブシステム | |
| CA2585216C (en) | Method and apparatus for striping data and for adding/removing disks in a raid storage system | |
| JPH09319655A (ja) | キャッシュ管理方法および記憶装置システム | |
| Quinn | RAID-S Technical Overview: RAID 4 and 5-Compliant Hardware and Software Functionality Improves Data Availability Through Use of XOR-Capable Disks in an Integrated Cached Disk Army | |
| JP2015201231A (ja) | 複数のフラッシュパッケージを有するストレージシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071012 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |