JPH04106616A - キャッシュ付き磁気ディスク制御装置 - Google Patents
キャッシュ付き磁気ディスク制御装置Info
- Publication number
- JPH04106616A JPH04106616A JP2225560A JP22556090A JPH04106616A JP H04106616 A JPH04106616 A JP H04106616A JP 2225560 A JP2225560 A JP 2225560A JP 22556090 A JP22556090 A JP 22556090A JP H04106616 A JPH04106616 A JP H04106616A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- magnetic disk
- cache memory
- channel adapter
- dasd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 claims abstract description 26
- 230000015654 memory Effects 0.000 abstract description 48
- 238000010586 diagram Methods 0.000 description 6
- REJHVSOVQBJEBF-UHFFFAOYSA-N 5-azaniumyl-2-[2-(4-azaniumyl-2-sulfonatophenyl)ethenyl]benzenesulfonate Chemical compound OS(=O)(=O)C1=CC(N)=CC=C1C=CC1=CC=C(N)C=C1S(O)(=O)=O REJHVSOVQBJEBF-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
キャッシュ付き磁気ディスク制御装置の改良に関し、
キャンシュ付き磁気ディスク制御装置において、キャッ
シュ・メモリへの高速アクセス及びキャッシュ・メモリ
管理プロセッサの高速処理を実現することを目的とし、 複数個のＤＡＳＤストリングと接続されたキャッシュ付
き磁気ディスク制御装置であって、複数個のチャネル・
アダプタと、各チャネル・アダプタに接続されたＤＡＳ
Ｄアダプタの複数個と、ＤＡＳＤストリング毎に設けら
れたキャッシュ機構の複数個と、ＤＡＳＤストリングと
キャッシュ機構との対応を示す対応表を有する全体管理
プロセッサとを具備し、各チャネル・アダプタは、全体
管理プロセッサと通信を行うことが出来ると共に、各キ
ャッシュ機構と通信を行うことが出来るように構成され
ていることを構成としている。
シュ・メモリへの高速アクセス及びキャッシュ・メモリ
管理プロセッサの高速処理を実現することを目的とし、 複数個のＤＡＳＤストリングと接続されたキャッシュ付
き磁気ディスク制御装置であって、複数個のチャネル・
アダプタと、各チャネル・アダプタに接続されたＤＡＳ
Ｄアダプタの複数個と、ＤＡＳＤストリング毎に設けら
れたキャッシュ機構の複数個と、ＤＡＳＤストリングと
キャッシュ機構との対応を示す対応表を有する全体管理
プロセッサとを具備し、各チャネル・アダプタは、全体
管理プロセッサと通信を行うことが出来ると共に、各キ
ャッシュ機構と通信を行うことが出来るように構成され
ていることを構成としている。
［産業上の利用分野］
本発明は、キャッシュ付き磁気ディスク制御装置の改良
に関するものである。
に関するものである。
キャッシュ付き磁気ディスク制御装置はキャッシュ・メ
モリを有しており、このキャッシュ・メモリの中に参照
頻度の高いデータが複写される。
モリを有しており、このキャッシュ・メモリの中に参照
頻度の高いデータが複写される。
この複写したデータをアクセスする際には、磁気ディス
ク上のデータをアクセスする代わりに、キャッシュ・メ
モリのデータがアクセスされる。
ク上のデータをアクセスする代わりに、キャッシュ・メ
モリのデータがアクセスされる。
第３図は従来のキャッシュ付き磁気ディスク制御装置を
説明する図である。同図において、ｃｐｕは中央処理装
置、Ｃ）Ｉはチャネル、ＣＮＴはキャンシュ付き磁気デ
ィスク制御装置、ＣＩＡはチャネル・アダプタ、ＤＡＳ
ＤＡは磁気ディスク装置アダプタ、ＤＡＳＤは磁気ディ
スク装置、１０は全体管理マイクロプロセッサ、２０は
キャッシュ・メモリ管理マイクロプロセッサ、３０はキ
ャッシュ・メモリをそれぞれ示している。
説明する図である。同図において、ｃｐｕは中央処理装
置、Ｃ）Ｉはチャネル、ＣＮＴはキャンシュ付き磁気デ
ィスク制御装置、ＣＩＡはチャネル・アダプタ、ＤＡＳ
ＤＡは磁気ディスク装置アダプタ、ＤＡＳＤは磁気ディ
スク装置、１０は全体管理マイクロプロセッサ、２０は
キャッシュ・メモリ管理マイクロプロセッサ、３０はキ
ャッシュ・メモリをそれぞれ示している。
チャネル・アダプタＣＦＩＡは、チ十ぶル・インタフェ
ース上の信号をオン／オフしたり、全体管理マイクロプ
ロセッサＩＯとの間で通信したり、キャッシュ・メモリ
管理マイクロプロセッサ２０にアクセス要求を出したり
、磁気ディスク装置アダプタＤＡＳＤＡにコマンドを送
ったりする機能を有している。磁気ディスク装置アダプ
タＤＡＳＤＡは、デバイス・インタフェース上の信号を
オン／オフする機能を有している。全体管理マイクロプ
ロセンサ１０は、磁気ディスク制御装置全体を管理する
ものであり、例えば各チャネル・アダプタＣＩＡが現在
どんな仕事をしているか、各磁気ディスク装置アダプタ
ＤＡＳＤ＾が現在どんな仕事をしているか等を把握して
いる。キヤ・ノシュ・メモリ管理マイクロプロセッサ２
０は、データのキャッシュ・メモリ３０への書込みやキ
ャッシュ・メモリ３０からのデータの読出し等の処理を
行う。
ース上の信号をオン／オフしたり、全体管理マイクロプ
ロセッサＩＯとの間で通信したり、キャッシュ・メモリ
管理マイクロプロセッサ２０にアクセス要求を出したり
、磁気ディスク装置アダプタＤＡＳＤＡにコマンドを送
ったりする機能を有している。磁気ディスク装置アダプ
タＤＡＳＤＡは、デバイス・インタフェース上の信号を
オン／オフする機能を有している。全体管理マイクロプ
ロセンサ１０は、磁気ディスク制御装置全体を管理する
ものであり、例えば各チャネル・アダプタＣＩＡが現在
どんな仕事をしているか、各磁気ディスク装置アダプタ
ＤＡＳＤ＾が現在どんな仕事をしているか等を把握して
いる。キヤ・ノシュ・メモリ管理マイクロプロセッサ２
０は、データのキャッシュ・メモリ３０への書込みやキ
ャッシュ・メモリ３０からのデータの読出し等の処理を
行う。
チャネル・アダプタＣＩＡが中央処理装置ＣＰＵからの
リード・アクセス要求を受は取ったと仮定する。チャネ
ル・アダプタＣＨＡは、リード・アクセス要求を受は取
ると、全体管理マイクロプロセンサ１０に対して問い合
わせを行い、アクセスが許可されると、キャッシュ・メ
モリ管理マイクロプロセッサ２０に対してリード・アク
セス要求を送る。キャッシュ・メモリ管理マイクロプロ
セッサ２０は、リード・アクセス要求で指定されたデー
タがキャッシュ・メモリ３０に存在する場合には１亥当
データをキャッシュ・メモリ３０から読み出してチャネ
ル・アダプタＣＨ＾に送り、該当データがキャッシュ・
メモリ３０に存在しない場合にはその旨をチャネル・ア
ダプタＣＩＡに通知する。存在しない旨の通知を受は取
ると、チャネル・アダプタＣＨＡは、該当するデータを
磁気ディスク装置ＤＡＳＤから読み出し、キャッシュ・
メモリ３０に書き込むと共に、該当データを中央処理装
置ｃｐυに転送するための処理を行う。
リード・アクセス要求を受は取ったと仮定する。チャネ
ル・アダプタＣＨＡは、リード・アクセス要求を受は取
ると、全体管理マイクロプロセンサ１０に対して問い合
わせを行い、アクセスが許可されると、キャッシュ・メ
モリ管理マイクロプロセッサ２０に対してリード・アク
セス要求を送る。キャッシュ・メモリ管理マイクロプロ
セッサ２０は、リード・アクセス要求で指定されたデー
タがキャッシュ・メモリ３０に存在する場合には１亥当
データをキャッシュ・メモリ３０から読み出してチャネ
ル・アダプタＣＨ＾に送り、該当データがキャッシュ・
メモリ３０に存在しない場合にはその旨をチャネル・ア
ダプタＣＩＡに通知する。存在しない旨の通知を受は取
ると、チャネル・アダプタＣＨＡは、該当するデータを
磁気ディスク装置ＤＡＳＤから読み出し、キャッシュ・
メモリ３０に書き込むと共に、該当データを中央処理装
置ｃｐυに転送するための処理を行う。
〔発明が解決しようとする課題］
チャネル・アダプタＣ１ｌ＾は複数個存在し、キャッシ
ュ・メモリ３０へのアクセスは同時に連続的に可能であ
る。もしアクセス頻度が高いデータが多量に存在した場
合は、キャッシュ・メモリ３０の使用頻度が高くなり、
キャッシュ・メモリ３０に対して同時に連続的にアクセ
スが発生する。その結果、１個しかないキャンシュ・メ
モリ管理マイクロプロセッサ２０の負荷は当然に大きく
なり、キャッシュ・メモリのアクセス・タイムが延びる
と言う問題およびキャッシュ・メモリ管理マイクロプロ
セッサの処理速度が低下すると言う問題が生ずる。
ュ・メモリ３０へのアクセスは同時に連続的に可能であ
る。もしアクセス頻度が高いデータが多量に存在した場
合は、キャッシュ・メモリ３０の使用頻度が高くなり、
キャッシュ・メモリ３０に対して同時に連続的にアクセ
スが発生する。その結果、１個しかないキャンシュ・メ
モリ管理マイクロプロセッサ２０の負荷は当然に大きく
なり、キャッシュ・メモリのアクセス・タイムが延びる
と言う問題およびキャッシュ・メモリ管理マイクロプロ
セッサの処理速度が低下すると言う問題が生ずる。
本発明は、この点に鑑みて創作されたものであって、キ
ャッシュ付き磁気ディスク制御装置において、キャッシ
ュ・メモリへの高速アクセス及びキャッシュ・メモリ管
理プロセッサの高速処理を実現するすることを目的とし
ている。
ャッシュ付き磁気ディスク制御装置において、キャッシ
ュ・メモリへの高速アクセス及びキャッシュ・メモリ管
理プロセッサの高速処理を実現するすることを目的とし
ている。
第１図は本発明の原理説明図である。本発明のキャッシ
ュ付き磁気ディスク制御装置には、複数のＤＡＳＤスト
リングが接続されている。本発明のキャッシュ付き磁気
ディスク制御装置は、複数個のチャネル・アダプタと、
各チャネル・アダプタに接続されたＤＡＳＤアダプタの
複数個と、ＤＡＳＤストリング毎に設けられたキャンシ
ュ機構の複数個と、ＤＡＳＤストリングとキャン９．Ｍ
構との対応を示す対応表を有する全体管理プロセッサと
を具備している。
ュ付き磁気ディスク制御装置には、複数のＤＡＳＤスト
リングが接続されている。本発明のキャッシュ付き磁気
ディスク制御装置は、複数個のチャネル・アダプタと、
各チャネル・アダプタに接続されたＤＡＳＤアダプタの
複数個と、ＤＡＳＤストリング毎に設けられたキャンシ
ュ機構の複数個と、ＤＡＳＤストリングとキャン９．Ｍ
構との対応を示す対応表を有する全体管理プロセッサと
を具備している。
各チャネル・アダプタは、全体管理プロセンサと通信を
行うことが出来ると共に、各キャ・ンシュ機構と通信を
行うことが出来る。
行うことが出来ると共に、各キャ・ンシュ機構と通信を
行うことが出来る。
中央処理装置からアクセスすべき磁気ディスク装置の機
番が通知されると、チャフル・アダプタは、磁気ディス
ク装置の機番を指定して何れのキャッシュ機構をアクセ
スすべきかを全体管理プロセッサに対して質問する。全
体管理プロセ・ノサは対応表を調べ、アクセスすべきキ
ャッシュ機構の名前を質問元のチャネル・アダプタに通
知する。
番が通知されると、チャフル・アダプタは、磁気ディス
ク装置の機番を指定して何れのキャッシュ機構をアクセ
スすべきかを全体管理プロセッサに対して質問する。全
体管理プロセ・ノサは対応表を調べ、アクセスすべきキ
ャッシュ機構の名前を質問元のチャネル・アダプタに通
知する。
チャネル・アダプタは、アクセスすべきデータを特定す
る情報が中央処理装置より送られてきたならば、全体管
理プロセンサによって指定されたキャッシュ機構に対し
てアクセス要求を送る。キャンシュ機構は、該当するデ
ータが存在する場合にはアクセス要求を実行し、存在し
ない場合にはその旨をアクセス要求元のチャネル・アダ
プタに通知する。チャネル・アダプタは、存在しない旨
の通知を受は取った場合には該当する磁気ディスク装置
をアクセスする。
る情報が中央処理装置より送られてきたならば、全体管
理プロセンサによって指定されたキャッシュ機構に対し
てアクセス要求を送る。キャンシュ機構は、該当するデ
ータが存在する場合にはアクセス要求を実行し、存在し
ない場合にはその旨をアクセス要求元のチャネル・アダ
プタに通知する。チャネル・アダプタは、存在しない旨
の通知を受は取った場合には該当する磁気ディスク装置
をアクセスする。
〔実施例］
第２図は本発明のキャンシュ付き磁気ディスク装置の例
を説明する図である。同図において、ＣＰＵは中央処理
装置、ＣＨはチャネル、ＣＮＴはキャッシュ付き磁気デ
ィスク制御装置、ＣＨ＾はチャネル・アダプタ、ＤＡＳ
ＤＡは磁気ディスク装置アダプタ、ＤＡＳＤは磁気ディ
スク装置、１０は全体管理マイクロプロセッサ、２１な
いし２ｎはキャッシュ・メモリ管理マイクロプロセッサ
、３１ないし３ｎはキャッシュ・メモリをそれぞれ示し
ている。
を説明する図である。同図において、ＣＰＵは中央処理
装置、ＣＨはチャネル、ＣＮＴはキャッシュ付き磁気デ
ィスク制御装置、ＣＨ＾はチャネル・アダプタ、ＤＡＳ
ＤＡは磁気ディスク装置アダプタ、ＤＡＳＤは磁気ディ
スク装置、１０は全体管理マイクロプロセッサ、２１な
いし２ｎはキャッシュ・メモリ管理マイクロプロセッサ
、３１ないし３ｎはキャッシュ・メモリをそれぞれ示し
ている。
本発明のキャッシュ付き磁気ディスク制御装置ＣＮＴで
は、複数個のキャッシュ・メモリ管理マイクロプロセッ
サ２１ないし２ｎと複数個のキャッシュ・メモリ３１な
いし３ｎとを設ける。キャッシュ・メモリ管理マイクロ
プロセッサ２ｉ（ｉ＝１、・・・、ｎ）は、キャッシュ
・メモリ３１を管理する。
は、複数個のキャッシュ・メモリ管理マイクロプロセッ
サ２１ないし２ｎと複数個のキャッシュ・メモリ３１な
いし３ｎとを設ける。キャッシュ・メモリ管理マイクロ
プロセッサ２ｉ（ｉ＝１、・・・、ｎ）は、キャッシュ
・メモリ３１を管理する。
キャンシュ・メモリ管理マイクロプロセッサ２１とキャ
ッシュ・メモリ３１は、接続グループｉに対するキャッ
シュ機構を構成する。接続グループは、ストリングに相
当するものである。例えば最左端の磁気ディスク装置ア
ダプタＤＡＳＤＡ 、右端から第３番目の磁気ディスク
装置アダプタ０＾ＳＤＡ及びこれらアダプタＤＡＳＤＡ
に接続された磁気ディスク装置ＤＡＳＤは、接続グルー
プｌ（第１番目のストリング）を構成する。キャッシュ
・メモリ３１は、接続グループｉの磁気ディスク装置の
データのコピーを記憶する。
ッシュ・メモリ３１は、接続グループｉに対するキャッ
シュ機構を構成する。接続グループは、ストリングに相
当するものである。例えば最左端の磁気ディスク装置ア
ダプタＤＡＳＤＡ 、右端から第３番目の磁気ディスク
装置アダプタ０＾ＳＤＡ及びこれらアダプタＤＡＳＤＡ
に接続された磁気ディスク装置ＤＡＳＤは、接続グルー
プｌ（第１番目のストリング）を構成する。キャッシュ
・メモリ３１は、接続グループｉの磁気ディスク装置の
データのコピーを記憶する。
全体管理マイクロプロセッサ１０の中には、成るＤＡＳ
Ｄグループが何れのキャッシュ機構（キャッシュ・メモ
リとキャッシュ・メモリ管理マイクロプロセッサとより
成る）に所属しているか判定する管理テーブル１０１が
存在する。
Ｄグループが何れのキャッシュ機構（キャッシュ・メモ
リとキャッシュ・メモリ管理マイクロプロセッサとより
成る）に所属しているか判定する管理テーブル１０１が
存在する。
中央処理装置ｃｐｕから磁気ディスク制御装置ＣＮＴに
Ｓ’ＩＯが発行されたときに、それを受信したチャネル
・アダプタＣＩＡは、全体管理マイクロプロセッサ１０
にＳＩＯが発行された磁気ディスク装置ＤＡＳＤが何れ
のキャンシュ機構に所属するかを判定して貰うコマンド
を出す。全体管理マイクロプロセッサ１０は、上述の管
理テーブル１０．を参照してその判断を行い、その所属
を質問元のチャネル・アダプタＣ）ＩＡに伝える。その
チャネル・アダプタＣＨＡは、その情報をもとにキャッ
シュ・メモリにアクセスを行う。
Ｓ’ＩＯが発行されたときに、それを受信したチャネル
・アダプタＣＩＡは、全体管理マイクロプロセッサ１０
にＳＩＯが発行された磁気ディスク装置ＤＡＳＤが何れ
のキャンシュ機構に所属するかを判定して貰うコマンド
を出す。全体管理マイクロプロセッサ１０は、上述の管
理テーブル１０．を参照してその判断を行い、その所属
を質問元のチャネル・アダプタＣ）ＩＡに伝える。その
チャネル・アダプタＣＨＡは、その情報をもとにキャッ
シュ・メモリにアクセスを行う。
単に、キャッシュ機構を増設しただけならば、何れの磁
気ディスク装置ＤＡＳＤからのデータを何れのキャッシ
ュ・メモリに格納したか等の共有情報が必要となり、制
御が複雑になってしまう。
気ディスク装置ＤＡＳＤからのデータを何れのキャッシ
ュ・メモリに格納したか等の共有情報が必要となり、制
御が複雑になってしまう。
複数個の磁気ディスク装置ＤＡＳＤをグループ分けし、
各ＤＡＳＤグループに１対１に対応してキャッシュ機構
を設置し、各キャッシュ機構に対応するＤＡＳＤグルー
プのみを管理させる。これによって、成るデータが何れ
のキャッシュ・メモリに格納したかを示す共有情報が不
要になり、各キャッシュ機構が自分の配下のＤＡＳＤグ
ループだけを管理することによって、キャッシュ・メモ
リ管理マイクロプロセッサの処理速度が上がり、現在以
上の高速アクセスが可能になる。
各ＤＡＳＤグループに１対１に対応してキャッシュ機構
を設置し、各キャッシュ機構に対応するＤＡＳＤグルー
プのみを管理させる。これによって、成るデータが何れ
のキャッシュ・メモリに格納したかを示す共有情報が不
要になり、各キャッシュ機構が自分の配下のＤＡＳＤグ
ループだけを管理することによって、キャッシュ・メモ
リ管理マイクロプロセッサの処理速度が上がり、現在以
上の高速アクセスが可能になる。
〔発明の効果］
以上の説明から明らかなように、本発明によれば、複数
個の磁気ディスク装置をグループ分けしキャッシュ・メ
モリとキャッシュ・メモリ管理プロセッサとより成るキ
ャッシュ機構を各ＤＡＳＤグループ毎に設け、各キャッ
シュ機構に対応するＤＡＳＤグループのみを管理させる
ことにより、中央処理装置からのアクセスがキャッシュ
・メモリに同時に起きたり連続して起きても、要求デー
タが存在するＤＡＳＤグループのキャッシュ・メモリ管
理プロセッサにその処理を負担させる事により、アクセ
スの集中が分散され、処理速度の高速化が期待できる。
個の磁気ディスク装置をグループ分けしキャッシュ・メ
モリとキャッシュ・メモリ管理プロセッサとより成るキ
ャッシュ機構を各ＤＡＳＤグループ毎に設け、各キャッ
シュ機構に対応するＤＡＳＤグループのみを管理させる
ことにより、中央処理装置からのアクセスがキャッシュ
・メモリに同時に起きたり連続して起きても、要求デー
タが存在するＤＡＳＤグループのキャッシュ・メモリ管
理プロセッサにその処理を負担させる事により、アクセ
スの集中が分散され、処理速度の高速化が期待できる。
第１図は本発明の原理説明図、第２図は本発明のキャッ
シュ付き磁気ディスク制御装置の例を説明する図、第３
図は従来の磁気ディスク制御装置を説明する図である。
シュ付き磁気ディスク制御装置の例を説明する図、第３
図は従来の磁気ディスク制御装置を説明する図である。
ＣＰＵ・・・中央処理装置、ＣＨ・・・チャネル、ＣＮ
Ｔ・・・キャンシュ付き磁気ディスク制御装置、ＣＨＡ
・・・チャネル・アダプタ、ＤＡＳＤＡ・・・磁気ディ
スク装置アダプタ、ＤＡＳＤ・・・磁気ディスク装置、
１０・・・全体管理マイクロプロセッサ、２１ないし２
ｎ・・・キャッシュ・メモリ管理マイクロプロセンサ、
３１ないし３ｎ・・・キャッシュ・メモリ。
Ｔ・・・キャンシュ付き磁気ディスク制御装置、ＣＨＡ
・・・チャネル・アダプタ、ＤＡＳＤＡ・・・磁気ディ
スク装置アダプタ、ＤＡＳＤ・・・磁気ディスク装置、
１０・・・全体管理マイクロプロセッサ、２１ないし２
ｎ・・・キャッシュ・メモリ管理マイクロプロセンサ、
３１ないし３ｎ・・・キャッシュ・メモリ。
特許出願人 冨士通株式会社
代理人弁理士 京 谷 四 部
Claims (1)
- 【特許請求の範囲】 複数個のＤＡＳＤストリングと接続されたキャッシュ付
き磁気ディスク制御装置であって、複数個のチャネル・
アダプタと、 各チャネル・アダプタに接続されたＤＡＳＤアダプタの
複数個と、 ＤＡＳＤストリング毎に設けられたキャッシュ機構の複
数個と、 ＤＡＳＤストリングとキャッシュ機構との対応を示す対
応表を有する全体管理プロセッサとを具備し、 各チャネル・アダプタは、全体管理プロセッサと通信を
行うことが出来ると共に、各キャッシュ機構と通信を行
うことが出来るように構成されている ことを特徴とするキャッシュ付き磁気ディスク制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225560A JPH04106616A (ja) | 1990-08-28 | 1990-08-28 | キャッシュ付き磁気ディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2225560A JPH04106616A (ja) | 1990-08-28 | 1990-08-28 | キャッシュ付き磁気ディスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04106616A true JPH04106616A (ja) | 1992-04-08 |
Family
ID=16831213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2225560A Pending JPH04106616A (ja) | 1990-08-28 | 1990-08-28 | キャッシュ付き磁気ディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04106616A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6434666B1 (en) | 1995-02-20 | 2002-08-13 | Hitachi, Ltd. | Memory control apparatus and method for storing data in a selected cache memory based on whether a group or slot number is odd or even |
| CN102495710A (zh) * | 2011-10-25 | 2012-06-13 | 曙光信息产业(北京)有限公司 | 一种处理数据只读访问请求的方法 |
-
1990
- 1990-08-28 JP JP2225560A patent/JPH04106616A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6434666B1 (en) | 1995-02-20 | 2002-08-13 | Hitachi, Ltd. | Memory control apparatus and method for storing data in a selected cache memory based on whether a group or slot number is odd or even |
| US6611899B2 (en) | 1995-02-20 | 2003-08-26 | Hitachi, Ltd. | Memory control apparatus and method for storing data in a selected cache memory |
| CN102495710A (zh) * | 2011-10-25 | 2012-06-13 | 曙光信息产业(北京)有限公司 | 一种处理数据只读访问请求的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7310715B2 (en) | Method, apparatus, and computer program product for using an array of high performance storage drives included in a storage array to reduce accessing of an array of lower performance storage drives included in the storage array | |
| US5594882A (en) | PCI split transactions utilizing dual address cycle | |
| US6141733A (en) | Cache coherency protocol with independent implementation of optimized cache operations | |
| CN100378690C (zh) | 少引线数总线上的存储器事务处理的系统和方法 | |
| US5857084A (en) | Hierarchical bus structure access system | |
| JPH0427580B2 (ja) | ||
| US6651143B2 (en) | Cache management using a buffer for invalidation requests | |
| US4586133A (en) | Multilevel controller for a cache memory interface in a multiprocessing system | |
| KR920704227A (ko) | 병렬 입/출력 네트워크 화일서버 구조 | |
| US5146576A (en) | Managing high speed slow access channel to slow speed cyclic system data transfer | |
| US20020124138A1 (en) | Internal copy for a storage controller | |
| US6105076A (en) | Method, system, and program for performing data transfer operations on user data | |
| JP2003022246A5 (ja) | ||
| JPH0661075B2 (ja) | コンピユータシステム内でデータ転送方法 | |
| JP2001117859A (ja) | バス制御装置 | |
| US5463752A (en) | Method and system for enhancing the efficiency of communication between multiple direct access storage devices and a storage system controller | |
| KR950012175A (ko) | 복수의 프로세서로부터의 액세스 요청을 조정하는 장치 | |
| US7058692B2 (en) | Computer, computer system, and data transfer method | |
| US5796979A (en) | Data processing system having demand based write through cache with enforced ordering | |
| US6092170A (en) | Data transfer apparatus between devices | |
| US5996049A (en) | Cache-coherency protocol with recently read state for data and instructions | |
| US6247098B1 (en) | Cache coherency protocol with selectively implemented tagged state | |
| US6516390B1 (en) | Methods and apparatus for accessing data within a data storage system | |
| EP0745941A2 (en) | A system and method for providing a flexible memory hierarchy | |
| JPH04106616A (ja) | キャッシュ付き磁気ディスク制御装置 |