JPH0821821B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH0821821B2 JPH0821821B2 JP3284676A JP28467691A JPH0821821B2 JP H0821821 B2 JPH0821821 B2 JP H0821821B2 JP 3284676 A JP3284676 A JP 3284676A JP 28467691 A JP28467691 A JP 28467691A JP H0821821 B2 JPH0821821 B2 JP H0821821B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- feedback
- circuit
- amplification
- resistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、低雑音の増幅器に関
する。
する。
【０００２】
【従来の技術】図２は、従来の増幅器の一例を示す回路
図である。
図である。
【０００３】図２の従来の増幅器５１は、第１増幅部６
０と第２増幅部７０とを備えた二段増幅器である。
０と第２増幅部７０とを備えた二段増幅器である。
【０００４】第１増幅部６０は、ｎ個の同じ帰還増幅回
路を並列に接続して構成してある。Ａ1〜Ａnは演算増幅
器、ＲF1〜ＲFnおよびＲS1〜ＲSnは帰還抵抗、Ｒ1〜Ｒn
は演算増幅器Ａ1〜Ａnの出力を合成するための抵抗であ
る。各増幅回路の入力は共通で、入力信号は演算増幅器
Ａ1〜Ａnにその＋端子から入力される。演算増幅器Ａ1
〜Ａnの−端子は、帰還抵抗ＲS1〜ＲSnを介して接地さ
れている。演算増幅器Ａ1〜Ａnの出力の一部は、帰還抵
抗ＲF1〜ＲFnを介して演算増幅器Ａ1〜Ａnの−端子に帰
還される。各増幅回路の出力は、それぞれ抵抗Ｒ1〜Ｒn
を介して取り出され、合成されてから第２増幅部７０に
送られる。ここでは、ｎ個の帰還増幅回路はいずれも非
反転増幅器として構成されている。第２増幅部７０は、
演算増幅器Ａaと帰還抵抗ＲFaを有する１個の帰還増幅
回路から構成してある。第１増幅部６０のｎ個の増幅回
路の出力を合成して得た出力は、演算増幅器Ａaにその
−端子から入力される。演算増幅器Ａaの＋端子は、接
地されている。演算増幅器Ａaの出力の一部は、帰還抵
抗ＲFaを介して演算増幅器Ａaの−端子に帰還される。
ここでは、帰還増幅回路は反転増幅器として構成されて
いる。
路を並列に接続して構成してある。Ａ1〜Ａnは演算増幅
器、ＲF1〜ＲFnおよびＲS1〜ＲSnは帰還抵抗、Ｒ1〜Ｒn
は演算増幅器Ａ1〜Ａnの出力を合成するための抵抗であ
る。各増幅回路の入力は共通で、入力信号は演算増幅器
Ａ1〜Ａnにその＋端子から入力される。演算増幅器Ａ1
〜Ａnの−端子は、帰還抵抗ＲS1〜ＲSnを介して接地さ
れている。演算増幅器Ａ1〜Ａnの出力の一部は、帰還抵
抗ＲF1〜ＲFnを介して演算増幅器Ａ1〜Ａnの−端子に帰
還される。各増幅回路の出力は、それぞれ抵抗Ｒ1〜Ｒn
を介して取り出され、合成されてから第２増幅部７０に
送られる。ここでは、ｎ個の帰還増幅回路はいずれも非
反転増幅器として構成されている。第２増幅部７０は、
演算増幅器Ａaと帰還抵抗ＲFaを有する１個の帰還増幅
回路から構成してある。第１増幅部６０のｎ個の増幅回
路の出力を合成して得た出力は、演算増幅器Ａaにその
−端子から入力される。演算増幅器Ａaの＋端子は、接
地されている。演算増幅器Ａaの出力の一部は、帰還抵
抗ＲFaを介して演算増幅器Ａaの−端子に帰還される。
ここでは、帰還増幅回路は反転増幅器として構成されて
いる。
【０００５】上記従来の増幅器５１では、入力端子から
信号が入力されると、その信号は第１増幅部６０のｎ個
の帰還増幅回路に入力され、増幅される。それら増幅回
路の出力は、それぞれ抵抗Ｒ1〜Ｒnを介して取り出さ
れ、合成されて第２増幅部７０の演算増幅器Ａaに入力
される。演算増幅器Ａaに入力された信号は、増幅され
て出力端子に送られる。
信号が入力されると、その信号は第１増幅部６０のｎ個
の帰還増幅回路に入力され、増幅される。それら増幅回
路の出力は、それぞれ抵抗Ｒ1〜Ｒnを介して取り出さ
れ、合成されて第２増幅部７０の演算増幅器Ａaに入力
される。演算増幅器Ａaに入力された信号は、増幅され
て出力端子に送られる。
【０００６】第１増幅部６０では、ｎ個の同じ帰還増幅
回路を並列に接続しているため、第１増幅部６０から出
力される各帰還増幅回路の合成出力電流の信号成分は、
各帰還増幅回路単独の出力の信号成分のｎ倍の大きさを
持つ。他方、各帰還増幅回路の出力の雑音成分はランダ
ムで互いに打ち消しあうため、各帰還増幅回路の合成出
力電流の雑音成分は、各帰還増幅回路単独の出力の雑音
のｎ 1/2 になる。したがって、上記従来の増幅器５１で
は、第１増幅部６０の合成出力の雑音が（１／ｎ） 1/2
に低減され、その結果Ｓ／Ｎが改善される。 縦列接続さ
れた複数の回路の場合、後段の回路の入力インピーダン
スを前段の回路の入力インピーダンス以上にするのが一
般的であるが、図２の第１増幅部６０のように、複数の
増幅器を並列に接続してそれらの出力を加算することに
より雑音を低減する回路構成においては、次段の入力イ
ンピーダンスを十分低くするのが一般的である。実際、
図２の増幅器５１では、第２増幅部７０の帰還増幅回路
は、入力インピーダンスが低い反転増幅器（すなわち電
流増幅器）として構成されている。
回路を並列に接続しているため、第１増幅部６０から出
力される各帰還増幅回路の合成出力電流の信号成分は、
各帰還増幅回路単独の出力の信号成分のｎ倍の大きさを
持つ。他方、各帰還増幅回路の出力の雑音成分はランダ
ムで互いに打ち消しあうため、各帰還増幅回路の合成出
力電流の雑音成分は、各帰還増幅回路単独の出力の雑音
のｎ 1/2 になる。したがって、上記従来の増幅器５１で
は、第１増幅部６０の合成出力の雑音が（１／ｎ） 1/2
に低減され、その結果Ｓ／Ｎが改善される。 縦列接続さ
れた複数の回路の場合、後段の回路の入力インピーダン
スを前段の回路の入力インピーダンス以上にするのが一
般的であるが、図２の第１増幅部６０のように、複数の
増幅器を並列に接続してそれらの出力を加算することに
より雑音を低減する回路構成においては、次段の入力イ
ンピーダンスを十分低くするのが一般的である。実際、
図２の増幅器５１では、第２増幅部７０の帰還増幅回路
は、入力インピーダンスが低い反転増幅器（すなわち電
流増幅器）として構成されている。
【０００７】
【発明が解決しようとする課題】ところで、上記従来の
増幅器５１において、第１増幅部６０の各増幅回路の低
雑音化に直接的に影響があるのは、帰還抵抗ＲF1〜ＲFn
およびＲS1〜ＲSnであり、それらの抵抗値をできるだけ
小さく設定するのが好ましい。
増幅器５１において、第１増幅部６０の各増幅回路の低
雑音化に直接的に影響があるのは、帰還抵抗ＲF1〜ＲFn
およびＲS1〜ＲSnであり、それらの抵抗値をできるだけ
小さく設定するのが好ましい。
【０００８】しかし、上記従来の増幅器５１では、第２
増幅部７０の−端子は仮想接地とみなされるため、各演
算増幅器Ａ1〜Ａnは帰還抵抗ＲF1〜ＲFnおよびＲS1〜Ｒ
Snだけでなく、抵抗Ｒ1〜Ｒnをも駆動する必要がある。
このため、帰還抵抗ＲF1〜ＲFnおよびＲS1〜ＲSnの抵抗
値を低く設定することが困難であり、低雑音化に限界が
あるという問題がある。
増幅部７０の−端子は仮想接地とみなされるため、各演
算増幅器Ａ1〜Ａnは帰還抵抗ＲF1〜ＲFnおよびＲS1〜Ｒ
Snだけでなく、抵抗Ｒ1〜Ｒnをも駆動する必要がある。
このため、帰還抵抗ＲF1〜ＲFnおよびＲS1〜ＲSnの抵抗
値を低く設定することが困難であり、低雑音化に限界が
あるという問題がある。
【０００９】そこで、この発明の目的は、簡単な構成で
従来の増幅器よりもいっそう低雑音の増幅器を提供する
ことにある。
従来の増幅器よりもいっそう低雑音の増幅器を提供する
ことにある。
【００１０】
【課題を解決するための手段】この発明の増幅器は、各
々の入力端子が並列に接続され且つ各々の出力端子に抵
抗が接続された複数の帰還増幅回路を有すると共に、そ
れら帰還増幅回路の出力を対応する前記抵抗を介して取
り出して合成する第１回路部と、複数の前記帰還増幅回
路の出力を合成して得た前記増幅部の出力が入力される
第２回路部とを備え、前記第１回路部の複数の帰還増幅
回路の出力の信号成分は互いに同相であり、また、前記
第２回路部の入力インピーダンスが、前記第１回路部の
複数の前記帰還増幅回路の各々の出力端子に接続された
前記抵抗の並列抵抗値以上であることを特徴とする。
々の入力端子が並列に接続され且つ各々の出力端子に抵
抗が接続された複数の帰還増幅回路を有すると共に、そ
れら帰還増幅回路の出力を対応する前記抵抗を介して取
り出して合成する第１回路部と、複数の前記帰還増幅回
路の出力を合成して得た前記増幅部の出力が入力される
第２回路部とを備え、前記第１回路部の複数の帰還増幅
回路の出力の信号成分は互いに同相であり、また、前記
第２回路部の入力インピーダンスが、前記第１回路部の
複数の前記帰還増幅回路の各々の出力端子に接続された
前記抵抗の並列抵抗値以上であることを特徴とする。
【００１１】
【作用】この発明の増幅器では、第１回路部が、各々の
入力端子が並列に接続され且つ各々の出力端子に抵抗が
接続された複数の帰還増幅回路を有すると共に、それら
帰還増幅回路の出力を対応する前記抵抗を介して取り出
して合成するように構成され、また、前記複数の帰還増
幅回路の出力の信号成分が互いに同相になるようにして
いる。このため、前記複数の帰還増幅回路の各々の出力
間に相互干渉による電流が流れないようにしながら、前
記第２回路の入力インピーダンスを高くすることができ
る。前記第２回路部の入力インピーダンスが高いと、前
記第１回路部の各々の帰還増幅器の出力端子に接続され
ている前記抵抗を通って前記第２回路部に流れ込む電流
は小さくなるため、信号成分に対してはそれらの抵抗を
無視することができる。そこで、それらの抵抗の抵抗値
相当分だけ、前記第１回路部の各帰還増幅回路の帰還抵
抗の抵抗値を低く設定できるため、各帰還増幅回路の発
生する雑音が低減される。その結果、従来より優れた低
雑音増幅が可能となる。
入力端子が並列に接続され且つ各々の出力端子に抵抗が
接続された複数の帰還増幅回路を有すると共に、それら
帰還増幅回路の出力を対応する前記抵抗を介して取り出
して合成するように構成され、また、前記複数の帰還増
幅回路の出力の信号成分が互いに同相になるようにして
いる。このため、前記複数の帰還増幅回路の各々の出力
間に相互干渉による電流が流れないようにしながら、前
記第２回路の入力インピーダンスを高くすることができ
る。前記第２回路部の入力インピーダンスが高いと、前
記第１回路部の各々の帰還増幅器の出力端子に接続され
ている前記抵抗を通って前記第２回路部に流れ込む電流
は小さくなるため、信号成分に対してはそれらの抵抗を
無視することができる。そこで、それらの抵抗の抵抗値
相当分だけ、前記第１回路部の各帰還増幅回路の帰還抵
抗の抵抗値を低く設定できるため、各帰還増幅回路の発
生する雑音が低減される。その結果、従来より優れた低
雑音増幅が可能となる。
【００１２】
【実施例】以下、この発明の実施例を図１を参照しなが
ら説明する。
ら説明する。
【００１３】図１は、この発明の増幅器の一実施例を示
す回路図である。
す回路図である。
【００１４】［構成］この発明の増幅器１は、第１増幅
部１０と第２増幅部２０とを備えた二段増幅器としてあ
る。
部１０と第２増幅部２０とを備えた二段増幅器としてあ
る。
【００１５】第１増幅部１０は、４個の同じ帰還増幅回
路を並列に接続して構成してある。それらの帰還増幅回
路は、従来の増幅器５０の第１増幅部６０の各帰還増幅
回路と同じ構成を持つ。すなわち、各帰還増幅回路は、
入力が共通で、入力信号はいずれも演算増幅器Ａ1〜Ａ4
にその＋端子から入力される。演算増幅器Ａ1〜Ａ4の−
端子は、それぞれ帰還抵抗ＲS1〜ＲS4を介して接地され
ている。演算増幅器Ａ1〜Ａ4の出力の一部は、それぞれ
帰還抵抗ＲF1〜ＲF4を介して演算増幅器Ａ1〜Ａ4の−端
子に帰還される。演算増幅器Ａ1〜Ａ4の出力側には、そ
れぞれ抵抗Ｒ1〜Ｒ4が接続してあり、その出力は抵抗Ｒ
1〜Ｒ4を介して取り出され、合成されてから第２増幅部
２０に送られる。ここでは、４個の帰還増幅回路はいず
れも、入力インピーダンスの高い非反転増幅器として構
成されている。
路を並列に接続して構成してある。それらの帰還増幅回
路は、従来の増幅器５０の第１増幅部６０の各帰還増幅
回路と同じ構成を持つ。すなわち、各帰還増幅回路は、
入力が共通で、入力信号はいずれも演算増幅器Ａ1〜Ａ4
にその＋端子から入力される。演算増幅器Ａ1〜Ａ4の−
端子は、それぞれ帰還抵抗ＲS1〜ＲS4を介して接地され
ている。演算増幅器Ａ1〜Ａ4の出力の一部は、それぞれ
帰還抵抗ＲF1〜ＲF4を介して演算増幅器Ａ1〜Ａ4の−端
子に帰還される。演算増幅器Ａ1〜Ａ4の出力側には、そ
れぞれ抵抗Ｒ1〜Ｒ4が接続してあり、その出力は抵抗Ｒ
1〜Ｒ4を介して取り出され、合成されてから第２増幅部
２０に送られる。ここでは、４個の帰還増幅回路はいず
れも、入力インピーダンスの高い非反転増幅器として構
成されている。
【００１６】なお、演算増幅器Ａ1〜Ａ4はすべて同じ形
式であり、帰還抵抗ＲF1〜ＲF4は互いに等しい抵抗値を
持つ。また、帰還抵抗ＲS1〜ＲS4も互いに等しい抵抗値
を持ち、出力側の抵抗Ｒ1〜Ｒ4も互いに等しい抵抗値を
持つ。
式であり、帰還抵抗ＲF1〜ＲF4は互いに等しい抵抗値を
持つ。また、帰還抵抗ＲS1〜ＲS4も互いに等しい抵抗値
を持ち、出力側の抵抗Ｒ1〜Ｒ4も互いに等しい抵抗値を
持つ。
【００１７】第２増幅部２０は、演算増幅器Ａaと帰還
抵抗ＲFa、ＲSaを有する１個の帰還増幅回路から構成し
てある。第１増幅部１０の４個の帰還増幅回路の出力を
合成して得た出力は、演算増幅器Ａaにその＋端子から
入力される。演算増幅器Ａaの−端子は、帰還抵抗ＲSa
を介して接地されている。演算増幅器Ａaの出力の一部
は、帰還抵抗ＲFaを介して演算増幅器Ａaの−端子に帰
還される。演算増幅器Ａaの出力は出力端子から送出さ
れる。ここでは、帰還増幅回路は第１増幅部１０と同じ
非反転増幅器として構成されている。
抵抗ＲFa、ＲSaを有する１個の帰還増幅回路から構成し
てある。第１増幅部１０の４個の帰還増幅回路の出力を
合成して得た出力は、演算増幅器Ａaにその＋端子から
入力される。演算増幅器Ａaの−端子は、帰還抵抗ＲSa
を介して接地されている。演算増幅器Ａaの出力の一部
は、帰還抵抗ＲFaを介して演算増幅器Ａaの−端子に帰
還される。演算増幅器Ａaの出力は出力端子から送出さ
れる。ここでは、帰還増幅回路は第１増幅部１０と同じ
非反転増幅器として構成されている。
【００１８】第２増幅部２０の演算増幅器Ａaの入力イ
ンピーダンスは、少なくとも抵抗Ｒ1〜Ｒ4の並列抵抗値
以上、すなわち抵抗Ｒ1〜Ｒ4の並列抵抗値に等しいかそ
れより大きければよい。並列抵抗値より小さいと、第１
増幅部１０からの合成出力の信号成分が、抵抗Ｒ1〜Ｒ4
と演算増幅器Ａaの入力インピーダンスで分圧され減衰
するため、ＳＮ比が低下し十分な雑音低減効果が得られ
ないためである。
ンピーダンスは、少なくとも抵抗Ｒ1〜Ｒ4の並列抵抗値
以上、すなわち抵抗Ｒ1〜Ｒ4の並列抵抗値に等しいかそ
れより大きければよい。並列抵抗値より小さいと、第１
増幅部１０からの合成出力の信号成分が、抵抗Ｒ1〜Ｒ4
と演算増幅器Ａaの入力インピーダンスで分圧され減衰
するため、ＳＮ比が低下し十分な雑音低減効果が得られ
ないためである。
【００１９】第２増幅部２０の入力インピーダンスは、
抵抗Ｒ1〜Ｒ4の抵抗値の１０倍以上であるのが好まし
く、１００倍以上であるのがより好ましい。
抵抗Ｒ1〜Ｒ4の抵抗値の１０倍以上であるのが好まし
く、１００倍以上であるのがより好ましい。
【００２０】［動作］ この発明の増幅器１では、第１増幅部１０の各帰還増幅
回路の出力の信号成分は同相であるため、各帰還増幅回
路の出力間で信号の流入・流出というような相互干渉は
発生せず、また、第２増幅部２０の入力インピーダンス
を第１増幅部１０の抵抗Ｒ1〜Ｒ4の並列抵抗値以上に設
定しているため、抵抗Ｒ1〜Ｒ4を通って第２増幅部２０
に流れ込む電流は小さい。したがって、信号成分に対し
ては抵抗Ｒ1〜Ｒ4を無視することができ、第１増幅部１
０の各増幅回路は抵抗Ｒ1〜Ｒ4を駆動する必要がなくな
る。
回路の出力の信号成分は同相であるため、各帰還増幅回
路の出力間で信号の流入・流出というような相互干渉は
発生せず、また、第２増幅部２０の入力インピーダンス
を第１増幅部１０の抵抗Ｒ1〜Ｒ4の並列抵抗値以上に設
定しているため、抵抗Ｒ1〜Ｒ4を通って第２増幅部２０
に流れ込む電流は小さい。したがって、信号成分に対し
ては抵抗Ｒ1〜Ｒ4を無視することができ、第１増幅部１
０の各増幅回路は抵抗Ｒ1〜Ｒ4を駆動する必要がなくな
る。
【００２１】そこで、抵抗Ｒ１〜Ｒ4の抵抗値に応じ
て、第１増幅部１０の帰還抵抗ＲS1〜ＲS4およびＲF1〜
ＲF4の抵抗値を低く設定できるので、帰還抵抗ＲS1〜Ｒ
S4およびＲF1〜ＲF4の合成抵抗値が低くなり、第１増幅
部１０の各帰還増幅回路の発生する雑音が従来よりも低
減される。
て、第１増幅部１０の帰還抵抗ＲS1〜ＲS4およびＲF1〜
ＲF4の抵抗値を低く設定できるので、帰還抵抗ＲS1〜Ｒ
S4およびＲF1〜ＲF4の合成抵抗値が低くなり、第１増幅
部１０の各帰還増幅回路の発生する雑音が従来よりも低
減される。
【００２２】この実施例の増幅器１では、以上のように
して低減された第１増幅部１０の各帰還増幅回路の雑音
がさらに４つの帰還増幅器を並列に接続したことにより
（１／４） 1/2 ＝１／２となるので、第１増幅部１０全
体の雑音は大幅に低減される。その結果、従来よりいっ
そう優れた低雑音増幅が可能となる。
して低減された第１増幅部１０の各帰還増幅回路の雑音
がさらに４つの帰還増幅器を並列に接続したことにより
（１／４） 1/2 ＝１／２となるので、第１増幅部１０全
体の雑音は大幅に低減される。その結果、従来よりいっ
そう優れた低雑音増幅が可能となる。
【００２３】第１増幅部１０のゲインは、第１増幅部１
０の各増幅回路のゲインと同じである。
０の各増幅回路のゲインと同じである。
【００２４】なお、この実施例では、第１増幅部１０の
４個の帰還増幅回路をまったく同じ構成にしているが、
帰還増幅回路でゲインが同じであれば一部の構成要素が
異なっていてもよいし、同じ構成要素でそれら構成要素
の数値などが異なっていてもよい。また、帰還増幅回路
であれば、演算増幅器Ａ1〜Ａ4を使用しない他の形式の
増幅回路であってもよい。
４個の帰還増幅回路をまったく同じ構成にしているが、
帰還増幅回路でゲインが同じであれば一部の構成要素が
異なっていてもよいし、同じ構成要素でそれら構成要素
の数値などが異なっていてもよい。また、帰還増幅回路
であれば、演算増幅器Ａ1〜Ａ4を使用しない他の形式の
増幅回路であってもよい。
【００２５】［確認試験］この発明の効果を確認するた
め、この発明の増幅器１と従来の増幅器５１を製作して
以下の試験条件で試験を行なった。この発明の増幅器１
は図１に示す回路構成とし、従来の増幅器５１は図２に
示す回路構成で、第１増幅部６０の帰還増幅回路の数は
４個とした。
め、この発明の増幅器１と従来の増幅器５１を製作して
以下の試験条件で試験を行なった。この発明の増幅器１
は図１に示す回路構成とし、従来の増幅器５１は図２に
示す回路構成で、第１増幅部６０の帰還増幅回路の数は
４個とした。
【００２６】（試験条件） この発明の増幅器１ 第１増幅部１０ 演算増幅器Ａ1〜Ａ4：ＬＴ１０２８ 帰還抵抗ＲF1〜ＲF4：７６０Ω 帰還抵抗ＲS1〜ＲS4：１０Ω 抵抗Ｒ1〜Ｒ4 ：１ｋΩ ゲイン ：７７倍 第２増幅部２０ 演算増幅器Ａa ：ＡＤ８２９ 帰還抵抗ＲFa ：３００Ω 帰還抵抗ＲSa ：１ｋΩ ゲイン ：１．３倍 増幅器１全体のゲイン：１００倍 従来の増幅器５１ 第１増幅部６０ 演算増幅器Ａ1〜Ａ4：ＬＴ１０２８ 帰還抵抗ＲF1〜ＲF4：１．２ｋΩ 帰還抵抗ＲS1〜ＲS4：５０Ω 合成抵抗Ｒ1〜Ｒ4 ：２ｋΩ ゲイン ：２５倍 第２増幅部７０ 演算増幅器Ａa ：ＡＤ８２９ 帰還抵抗ＲFa ：２ｋΩ ゲイン ：４倍 増幅器５１全体のゲイン：１００倍 （試験結果）得られた結果は、 この発明の増幅器１： 雑音レベル ０．４７ｎＶ／
（Ｈｚ）1/2 従来の増幅器５１ ： 雑音レベル ０．６４ｎＶ／
（Ｈｚ）1/2 であり、この発明の増幅器１は、従来の増幅器５１に比
べて大幅に低雑音となっていることが確認された。
（Ｈｚ）1/2 従来の増幅器５１ ： 雑音レベル ０．６４ｎＶ／
（Ｈｚ）1/2 であり、この発明の増幅器１は、従来の増幅器５１に比
べて大幅に低雑音となっていることが確認された。
【００２７】上記実施例では、第１増幅部１０の帰還増
幅回路の個数を４個としているが、４個以外の任意の数
に設定してもよい。また、第２増幅部２０を増幅回路に
代えてバッファとしてもよい。さらに、第２増幅部２０
を設けずに第１増幅部１０の合成出力を直接負荷に入力
してもよいし、第１増幅部１０の前にさらに増幅回路な
どの他の回路を設けてもよい。
幅回路の個数を４個としているが、４個以外の任意の数
に設定してもよい。また、第２増幅部２０を増幅回路に
代えてバッファとしてもよい。さらに、第２増幅部２０
を設けずに第１増幅部１０の合成出力を直接負荷に入力
してもよいし、第１増幅部１０の前にさらに増幅回路な
どの他の回路を設けてもよい。
【００２８】また、適宜個数の帰還増幅回路により第１
増幅部１０をユニットとして構成しておき、それらユニ
ットを複数個接続しておいて、必要に応じて使用するユ
ニットの数をスイッチにより変更するようにしてもよ
い。こうすれば、ゲインを一定に保ちながら、所望の雑
音レベルの第１増幅部１０を容易に得ることができる利
点がある。
増幅部１０をユニットとして構成しておき、それらユニ
ットを複数個接続しておいて、必要に応じて使用するユ
ニットの数をスイッチにより変更するようにしてもよ
い。こうすれば、ゲインを一定に保ちながら、所望の雑
音レベルの第１増幅部１０を容易に得ることができる利
点がある。
【００２９】
【発明の効果】以上説明したように、この発明の増幅器
によれば、簡単な構成で従来の増幅器よりもいっそう低
雑音の増幅器が得られる。
によれば、簡単な構成で従来の増幅器よりもいっそう低
雑音の増幅器が得られる。
【図１】この発明の増幅器の一実施例を示す回路図であ
る。
る。
【図２】従来の増幅器の一例を示す回路図である。
１ 増幅器 １０ 第１増幅部 Ａ1〜Ａ4 演算増幅器 ＲS1〜ＲS4、ＲF1〜ＲF4 帰還抵抗 Ｒ1〜Ｒ4 抵抗 ２０ 第２増幅部 Ａa 演算増幅器 ＲFa 帰還抵抗 ＲSa 帰還抵抗
Claims (1)
- 【請求項１】 各々の入力端子が並列に接続され且つ各
々の出力端子に抵抗が接続された複数の帰還増幅回路を
有すると共に、それら帰還増幅回路の出力を対応する前
記抵抗を介して取り出して合成する第１回路部と、 複数の前記帰還増幅回路の出力を合成して得た前記増幅
部の出力が入力される第２回路部とを備え、 前記第１回路部の複数の帰還増幅回路の出力の信号成分
は互いに同相であり、また、前記第２回路部の入力イン
ピーダンスが、前記第１回路部の複数の前記帰還増幅回
路の各々の出力端子に接続された前記抵抗の並列抵抗値
以上である ことを特徴とする増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284676A JPH0821821B2 (ja) | 1991-10-30 | 1991-10-30 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284676A JPH0821821B2 (ja) | 1991-10-30 | 1991-10-30 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121977A JPH05121977A (ja) | 1993-05-18 |
| JPH0821821B2 true JPH0821821B2 (ja) | 1996-03-04 |
Family
ID=17681540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3284676A Expired - Lifetime JPH0821821B2 (ja) | 1991-10-30 | 1991-10-30 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821821B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5322758B2 (ja) * | 2009-04-27 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 出力回路 |
| FR2979774B1 (fr) * | 2011-09-07 | 2013-09-13 | Schneider Electric Ind Sas | Dispositif de detection dote d'un montage transimpedance |
| JP6867565B2 (ja) * | 2016-11-02 | 2021-04-28 | 株式会社ＪｉＭＥＤ | 雑音低減手法を備えたブレインマシンインターフェースシステム、およびその制御方法 |
| DK201770859A1 (en) * | 2016-11-14 | 2018-05-28 | Tymphany Hk Ltd | Class-d power amplifier nested inside low-noise differential op-amp feedback loop |
| JP6874976B2 (ja) * | 2017-03-30 | 2021-05-19 | 株式会社エヌエフホールディングス | 増幅回路および増幅装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019218U (ja) * | 1983-07-15 | 1985-02-09 | 日本電子株式会社 | 増幅回路 |
| JPH027706A (ja) * | 1988-06-27 | 1990-01-11 | Matsushita Electric Works Ltd | 受光信号増幅回路 |
-
1991
- 1991-10-30 JP JP3284676A patent/JPH0821821B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121977A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07508620A (ja) | プログラマブル利得増幅器 | |
| US3875334A (en) | Multi-channel control circuit with D-C operated control devices | |
| JPS624022B2 (ja) | ||
| JPH0821821B2 (ja) | 増幅器 | |
| JPH04160914A (ja) | アイソレータ回路 | |
| US5751184A (en) | Low electrical power consumption filter circuit | |
| US4514704A (en) | Variable filter circuit | |
| GB2204459A (en) | Multi-output feedback amplifier | |
| US20040155702A1 (en) | Active filter circuit arrangement | |
| JP3055627B2 (ja) | 直流阻止増幅器 | |
| JPH0232829B2 (ja) | ||
| JPS59135961A (ja) | 電話機用送話信号抑制回路 | |
| JPH0467368B2 (ja) | ||
| JP3120708B2 (ja) | 信号増幅装置 | |
| JP3178016B2 (ja) | 信号入力選択回路 | |
| US4853644A (en) | Differential amplifier circuit | |
| US4313090A (en) | Car-mounted audio equipment | |
| US3764930A (en) | High fidelity audio amplifier | |
| JPH06224692A (ja) | インピーダンスを得るための方法及び回路、並びにインピーダンス回路 | |
| JP3131074B2 (ja) | 帰還増幅回路 | |
| US3284718A (en) | Buffer-stage circuit | |
| JPH0321064Y2 (ja) | ||
| JPS6132843B2 (ja) | ||
| JPH0241929Y2 (ja) | ||
| US4327423A (en) | Magnetic bubble transducer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 16 |