JPS624022B2 - - Google Patents

Info

Publication number
JPS624022B2
JPS624022B2 JP55131741A JP13174180A JPS624022B2 JP S624022 B2 JPS624022 B2 JP S624022B2 JP 55131741 A JP55131741 A JP 55131741A JP 13174180 A JP13174180 A JP 13174180A JP S624022 B2 JPS624022 B2 JP S624022B2
Authority
JP
Japan
Prior art keywords
signal
transistor
line
transistors
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55131741A
Other languages
English (en)
Other versions
JPS5658345A (en
Inventor
Berufuorute Piero
Boruchinon Renzo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KUSERUTO CHENTORO SUTEYUDEI E LAB TEREKOMYUNIKATSUIOONI SpA
Original Assignee
KUSERUTO CHENTORO SUTEYUDEI E LAB TEREKOMYUNIKATSUIOONI SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11310903&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS624022(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by KUSERUTO CHENTORO SUTEYUDEI E LAB TEREKOMYUNIKATSUIOONI SpA filed Critical KUSERUTO CHENTORO SUTEYUDEI E LAB TEREKOMYUNIKATSUIOONI SpA
Publication of JPS5658345A publication Critical patent/JPS5658345A/ja
Publication of JPS624022B2 publication Critical patent/JPS624022B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Dc Digital Transmission (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は単線上におけるデイジタル信号の完全
二重伝送のためのトランシーバに関するものであ
る。
単線を通して２つの送信および受信ターミナル
間（トランシーバ）で完全二重伝送を実施する場
合には、この線の端部において、両ターミナルに
よつて伝送される信号の重なりから由来する複合
信号が存在する。その際各ターミナルは該複合信
号から遠隔ターミナルからくる信号を分離するこ
とを許容する回路を含み、そしてこれは一般に該
複合信号から局所的に発生される信号を削減する
ことによつて得られる。現在の技術傾向はそのよ
うなトランシーバを集積回路として実現しようと
していることが知られている。その一例はW.
Wilhelm、K.R.Schon、H.Kaiserにより文献“配
線装置を節約する新規な高速インターフエース回
路（Anovel high speed interface circuit
saving wiring equipment）”（IEEE Journal of
Solid State Circuits、Vol.SC.13、No.3、1978年
６月）に記載されている。そのトランシーバにお
いては、そしてそれは安定したトランシーバに使
用でき、かつ集積回路として実現できるが、遠隔
ターミナルによつて伝送される信号は、抵抗ネツ
トワークを使用して線上に存在する該複合信号か
ら分離され、そしてそれは該複合信号中の局所電
送による成分を消去するように設計されている。
そのようなネツトワークはまた線路ドライバーの
線路終端抵抗および負荷抵抗を含むものである。
抵抗ネツトワークの使用、すなわち、受動コン
ポーネントの使用は、いくつかの不具合を惹起す
る。先ず、それは反対側ターミナルにおいて受取
られる信号を強く減衰する。したがつて強い増幅
を必要とし、その結果回路を複雑にし、該信号を
音がマスクするため、該トランシーバを不安定信
号に使用するのに適合させることを困難ならしめ
る。その上、線路ドライバーの線路終端抵抗およ
び負荷抵抗を削減ネツトワーク中に導入すること
が回路をコンパクトにする助けとなつても、それ
は特性インピーダンスの一定の値に対してのみ線
路によいマツチングを許容するが、トランシーバ
の如き応用に対しては消散の最適化（dissipation
optimization）を許容しない。かくして融通性が
減少する。
これらの不具合を除去するため、集積回路とし
て実現できるトランシーバが設計され、そこでは
遠隔ターミナルからくる信号は線路に存在する複
合信号から、受動コンポーネントの代りに能動コ
ンポーネントを使用して分離される。このように
して減衰および回路の複雑性の問題は回避され、
不安定信号の伝送に容易に適合する方式が得られ
る。さらに、該トランシーバを具現する集積回路
は線路ドライバーの線路終端インピーダンスある
いは負荷抵抗のいずれをも含まず、それ故該回路
は異なつた線路および異なつた応用に対して容易
に適用できる。
本発明の特別な目的は単線上におけるデイジタ
ル信号の完全二重伝送のためのトランシーバであ
つて、該単線が局所トランシーバ及び遠隔トラン
シーバによつて成端され、そして該単線上には、
局所的に発生し且つ伝送された信号の１部分と遠
隔トランシーバによつて伝送された信号の１部分
とを含む複合信号が存在しており、 線上の伝送について好適なレベルで局所的に発
生した信号を送出するラインドライバにより補足
され得る局所信号発生器と、 局所的に発生した信号を表示する信号を複合信
号から減じる事により、遠隔トランシーバより伝
送された信号の部分を複合信号から抽出する手段
とを含み、 該抽出手段は差動増幅器を包含し、そして 該差動増幅器に接続された信号レシーバを含
み、 複合信号と局所的に発生した信号は成端インピ
ーダンスの両側において分岐され、該インピーダ
ンスは線路を局所信号発生器から分離している前
記トランシーバにおいて、 該差動増幅器に入力を供給するために、 抽出手段は第２の差動増幅器を含み、該第２の
差動増幅器の入力は局所信号発生器の出力端子に
接続され、そして該第２の差動増幅器は非反転出
力と反転出力とを有し、 そして該抽出手段は更に第３の差動増幅器を含
み、該第３の差動増幅器の入力は線路に接続さ
れ、そして該第３の差動増幅器も同様に非反転出
力と反転出力とを有し、 第２の増幅器の反転出力と第３の増幅器の非反
転出力とが接続されて第１の加算節を形成し、そ
して第２の増幅器の非反転出力と第３の増幅器の
反転出力とが接続されて第２の加算節を形成し、 前記加算節は、各々が第１の作動増幅器の入力
の一方に接続されている事を特徴とするトランシ
ーバを提供することである。
本発明の特性は例によつて示す好ましい具現の
以下の説明により、添付図面を参照しながらより
明白となる。
第１図において、パルス発生器GEはラインド
ライバーLDに接続され、GEにより発生されたパ
ルスを伝送に適するレベルまで増幅され、かつ、
各パルスに対して、＋として命名したGEによつて
発信されたパルスと同じ極性を有するＳ１信号を
第１の出力において発信し、−と命名した相補信
号１を第２の出力において発信する。
２つの信号は、それぞれ２つの終端インピーダ
ンスＺ１，Ｚ２を経て線路ドライバーLDに接続
されている安定した伝送ラインＬの導体１および
２へ送られる。終端インピーダンスＺ１，Ｚ２の
値はラインＬの特性インピーダンスの半分に等し
い。
回路LDの負荷抵抗Rpおよび第２差動増幅器Ａ
１の２つの入力は２つの点Ｐ１，Ｐ２に接続さ
れ、該点は回路LDおよび終末インピーダンスＺ
１，Ｚ２の間に位置している。
増幅器Ａ１は２つ出力においてLDの出力に比
例する信号を提供する。Ｚ１，Ｚ２の反対側ター
ミナルに相当するラインの２つの点Ｐ３，Ｐ４に
接続された第３差動増幅器Ａ２は、その出力にお
いて、ライン上に存在し、LDおよび遠隔ライン
ターミナル（図示せず）の類似のドライバーによ
り発信された信号の重複から由来する複合信号に
局所的に発生した信号及び線路の信号を表現でき
る様な信号を発生するため、通常の抵抗回路網の
代わりに差動増幅器Ａ１，Ａ２を使用する事は、
実質的な利点を有するものである。該実質的な利
点は、端末抵抗の端部から直接信号を抽出する事
を増幅器が許容するという事実に依存するもので
ある。特にこの態様においては、抵抗の反対側の
端子において信号を受信する場合に信号によつて
与えられる減衰であつて、抵抗がその原因となつ
ている強い減衰が無くなり、その結果、強い増幅
作用を有する増幅器が不要になり、従つて回路を
より簡単なものにする事が出来る。更に、回路の
作動速度を、抵抗回路網を使用したシステムの場
合よりも高速とする事が出来る。抵抗回路網を使
用したシステムの場合は、正確に信号を再現する
事を保証する為に終端抵抗の抵抗値よりもはるか
に高い抵抗値を必要とするので、その作動速度が
厳格に制限される。最後に、作動増幅器を使用す
る事は、共通モードの雑音（common mode
noise）に対する良好な耐性を許容する。
もし遠隔ドライバーにより発信された信号がＳ
２，２であるならば、複合信号はそれぞれＳ１／２ ＋Ｓ２／２、〓／２＋〓／２となる。
Ａ１の出力の反転出力とＡ２の非反転（通常
の）出力は第１の加算節（summing node）Ｎ１
へ接続され、一方Ａ１の非反転出力とＡ２の反転
出力は、第２の加算節Ｎ２へ接続される。点Ｐ
１，Ｐ２においては完全信号Ｓ１，１が存在
し、一方点Ｐ３，Ｐ４においては信号Ｓ１，Ｓ２
の合計の半分が存在することを考慮すると、節Ｎ
１，Ｎ２は、もし増幅器Ａ１のゲインが増幅器Ａ
２のゲインの半分だとすると、信号Ｓ１，Ｓ２を
供給する。
第１の増幅器Ａ３はその入力が節Ｎ１，Ｎ２へ
接続され、その出力はレシーバRSへ接続されて
いる。増幅器Ａ３は線路に沿う伝送において信号
が受けた減衰を補正する。
LD，Ａ２，Ａ３のセツトは点線のブロツク１
Ｎで示した集積回路として具現することができ、
それに対して、いくつかのピンが、点Ｐ１，Ｐ
２，Ｐ３，Ｐ４，LDの入力PiおよびＡ３の出力
Puへ接続される。
終端インピーダンスＺ１，Ｚ２および抵抗Rp
は集積回路の外側にあり、したがつて、常に線路
に完全にマツチするよう、かつ、応用に従つて回
路消散を調整するように毎回選択できる。
ECL論理回路の場合、集積回路の可能なダイ
ヤグラムは第２図に示してある。
回路LDの入力Piは第１のトランジスタＴ１の
ベースに接続され、第２および第３のトランジス
タＴ２，Ｔ３と共に差動増幅器を形成し、その出
力において反対の極性を有する２つの信号を得
る。より特定的にはPi上に存在する信号と同じ極
性を有する信号がＴ２のコレクタから抽出され、
相補信号はＴ１のコレクタから抽出される。Ｔ
１，Ｔ２のコレクタは抵抗Ｒ１と経て接地されて
おり、トランジスタＴ３（これとエミツタ抵抗Ｒ
２は電流発生器Ｇ１を形成する）のベースは接地
に対して負の基準電圧（reference voltage）Vr
へ接続され、一方Ｔ２のベースは高および低論理
レベルの中間の電圧Vbbへ接続される。
Ｔ１，Ｔ２のコレクタ上に存在する信号は、
“エミツタホロア”形態に接続された、さらに２
つのトランジスタＴ４，Ｔ５のベースへ供給され
る；Ｔ４，Ｔ５のエミツタはＰ２およびＰ１へ接
続され、かつ、２つのトランジスタＴ６，Ｔ７の
ベースに接続され、Ｔ６，Ｔ７はＧ１と同一な発
生器Ｇ２と共に増幅器Ａ１を形成する。Ｔ６，Ｔ
７のコレクタは抵抗Ｒ３を経て接地され；その上
それらはさらに２つのトランジスタＴ８，Ｔ９の
コレクタへ直接接続され、Ｔ８，Ｔ９は発生器Ｇ
３（Ｇ１，Ｇ２と同一）と共に増幅器Ａ２を形成
する。Ｔ８，Ｔ９のベースは点Ｐ３，Ｐ４へ接続
され、かつＴ７，Ｔ９およびＴ６，Ｔ８のコレク
タに共通な点はそれぞれ第１図の節Ｎ１，Ｎ２を
形成する。Ｔ６，Ｔ７のエミツタはフイードバツ
ク抵抗RC１を経て発生器Ｇ２へ接続され、Ｔ
８，Ｔ９のエミツタは、フイードバツク抵抗RC
２を経て発生器Ｇ３へ接続されている。RC１，
RC２の抵抗は前述した理由により増幅器Ａ１の
ゲインが増幅器Ａ２のゲインの半分となるように
選択される。
節Ｎ１，Ｎ２はさらに２つのトランジスタＴ１
０，Ｔ１１のベースに接続され、Ｔ１０，Ｔ１１
は発生器Ｇ４およびトランジスタＴ１２と共に出
力増幅器Ａ３を形成する。トランジスタＴ１０，
Ｔ１１はＴ１，Ｔ２と同様に、接地へ接続され
（抵抗Ｒ４を経て）かつ発生器に接続され；Ｔ１
１のコレクタはＴ１２のベースに接続され、Ｔ１
２のコレクタは接地され、そのエミツタは負荷抵
抗Rpに接続され、それにまたがつて出力信号が
抽出される。
抵抗および発生器により供給される電流の実際
の値は目的とする応用に依存し；RC１，RC２に
対して既に述べた条件の外にそのような抵抗およ
び電流はＴ６，Ｔ８，Ｔ９の最大スイツチング速
度を保証しなければならず、入力信号の動的範囲
の大部分に対して、それらの特性の直線的区域に
おいて作動させるようにしなければならない。こ
れは増幅器Ａ１，Ａ２は信号を再構成する任務を
有するために必要であり、そのため出力信号は入
力信号に忠実に従わなければならないのである。
反対に回路LDおよびＡ３に対しては出力信号の
レベルが重要であつて、したがつて、それぞれの
抵抗および電流はまた、そのような回路のトラン
ジスタが非直線区域において作動するよう選択し
てもよい。
記載した如き構成はいくつかの重要な利点を提
供する： Ａ１，Ａ２のゲイン間の比はフイードバツク抵
抗RC１，RC２の適切な選択により得られ、これ
はまた既知の如く、トランジスタ特性から独立し
た作動を許容し、作動の直線性および伝送バンド
あるいは伝送速度に関する性能の改善を許容す
る； 局所および線路信号の両者を処理するための差
動増幅器の使用は、平衡信号を扱うのに必須であ
る通常の音響への無感覚性（insensibility）を保
証する。
Ａ１，Ａ２のトランジスタのコレクタを接続す
ることによつて得られる複合信号からの局所信号
の削減は、常にIN内の安定信号に関して作動す
ることを許容する；かくして抵抗の如何なる変動
も両信号成分に対して同等に影響し、出力信号に
影響を与えない。
第３図は不平衡信号における第１図のダイヤグ
ラムの変形を示す。線路は導体１′（第２の導体
は接地されている）のみを含み；その点Ｐ１′，
Ｐ３′においてＡ１，Ａ２（第１図）に類似する
増幅器Ａ１′，Ａ２′が接続され；Ａ１′，Ａ２′は
加算節Ｎ１′，Ｎ２′に接続され、ついで出力増幅
器Ａ３′へ接続されている。LD′，Rp′，Ｚはそれ
ぞれ線路ドライバー、その負荷抵抗および線路終
端インピーダンス（line termination
impedance）を示している。
第４図の回路構成において、線路導体（line
conductor）が接地されているため、ドライバー
LD′のトランジスタＴ４は削除された。第２図の
構成に対する他の唯一の変更は、Ｔ６，Ｔ９のベ
ースが線路（line）に接続される代りに中間電圧
Vbb（既に回路中にある）に接続されている点で
ある。したがつて増幅器Ａ１′，Ａ２′の構造は基
本的には、Ａ１，Ａ２（第１図）の構造と等し
く、そのため、この構成も前述の利点を提供す
る。
前述の如く第４図の構成は、トランジスタの削
除を許容する；しかしながら、製造上の立場か
ら、単に接続の数を変更することにより、安定お
よび不安定線路の両者に使用できる集積回路を実
現するため、同じマスクを使用することは、有利
である。
この可能性は第５図に示してあり、こゝでもま
た第２図のすべてのコンポーネントが存在し、そ
の外に、Ｔ６，Ｔ９のベースに直列に接続された
２つの２位置スイツチSW１，SW２がある；こ
れらのスイツチは、回路が安定かあるいは不安定
信号に対して使用されるに従つて、それらのベー
スを線路のＰ２，Ｐ４の点あるいは電圧Vbbへ接
続される可能性を図式的に示している。
記載したものは例によつて示しただけであるこ
とは明白であり、限定されるものではなく、本発
明の範囲を逸脱することなく変形あるいは変更は
可能である。
【図面の簡単な説明】
第１図は安定信号の場合に対する本発明による
トランシーバの基本的ダイヤグラム、第２図は、
第１図の基本的ダイヤグラムに相当する回路図、
第３図は不安定信号の場合に対する第１図の変形
であり、第４図は第３図の基本的ダイヤグラムに
相当する回路図、第５図は安定および不安定信号
の両者に対して同一のマスクが利用できることを
示す回路図である。 １，２，１′，２′…線路（line）、Ａ１，Ａ
１′…第２差動増幅器、Ａ２，Ａ２′…第３差動増
幅器、Ａ３，Ａ３′…第１増幅器、GE…信号発生
器、Ｇ１〜Ｇ４…電流発生器、１Ｎ…集積回路、
Ｌ…線路（line）、Ｎ１，Ｎ２，Ｎ１′，Ｎ２′…
加算節（summing node）、Pi…入力、Pu…出
力、Rp…抵抗、RS…レシーバ、Ｓ１…局所発生
信号、Ｓ２…遠隔発生信号、Vbb…中間電圧、Vr
…基準電圧（reference voltage）、Ｚ１，Ｚ２…
終端インピーダンス（termination
impedance）。

Claims (1)

  1. 【特許請求の範囲】 １ 単一線路Ｌにおけるデイジタル信号の完全二
    重伝送のためのトランシーバであつて、該単一線
    路が局所トランシーバ及び遠隔トランシーバによ
    つて成端され、そして該単一線路上には、局所的
    に発生し且つ伝送された信号の１部分と遠隔トラ
    ンシーバによつて伝送された信号の１部分とを含
    む複合信号が存在しており、 線路上の伝送について好適なレベルで、局所的
    に発生した信号Ｓ１を送出するラインドライバ
    LDにより補充され得る局所信号発生器GEと、 局所的に発生した信号を表示する信号を複合信
    号から減じる事により、遠隔トランシーバより伝
    送された信号の部分を複合信号から抽出する手段
    とを含み、 該抽出手段は差動増幅器Ａ３，Ａ３′を包含
    し、そして 該差動増幅器に接続された信号レシーバを含
    み、 複合信号と局所的に発生した信号は終端インピ
    ーダンスＺ１，Ｚ２，Ｚの両側において分岐さ
    れ、該インピーダンスは線路を局所信号発生器か
    ら分離している前記トランシーバにおいて、 該差動増幅器Ａ３，Ａ３′に入力を供給するた
    めに、 抽出手段は第２の差動増幅器Ａ１，Ａ１′を含
    み、該第２の差動増幅器の入力は局所信号発生器
    GE，LDの出力端子に接続され、そして該第２の
    差動増幅器は非反転出力と反転出力とを有し、 そして該抽出手段は更に第３の差動増幅器Ａ
    ２，Ａ２′を含み、該第３の差動増幅器の入力は
    線路に接続され、そして該第３の差動増幅器も同
    様に非反転出力と反転出力とを有し、 第２の増幅器の反転出力と第３の増幅器の非反
    転出力とが接続されて第１の加算節Ｎ１，Ｎ１′
    を形成し、そして第２の増幅器の非反転出力と第
    ３の増幅器の反転出力とが接続されて第２の加算
    節Ｎ２，Ｎ２′を形成し、 前記加算節は、各々が第１の作動増幅器Ａ３と
    入力の一方に接続されている事を特徴とし： そしてラインドライバLDおよび遠隔信号抽出
    手段Ａ１，Ａ２，Ａ３，Ｎ１，Ｎ２，Ａ１′，Ａ
    ２′，Ａ３′，Ｎ１′，Ｎ２′は集積回路として実現
    され、該集積回路は： 第１および第２トランジスタＴ１，Ｔ２を含
    み、それらのベースは信号発生器GE、および高
    論理レベルに相当する電圧と低論理レベルに相当
    する基準電圧との中間の電圧にそれぞれ接続され
    ており、該第１及び第２のトランジスタのエミツ
    タは第３トランジスタＴ３のコレクタに接続さ
    れ、該第３トランジスタのベースは該基準電圧に
    接続され且つ該第３トランジスタは第１電流発生
    器Ｇ１を形成し、そして該第１および第２トラン
    ジスタのコレクタは抵抗を経て接地され； エミツタホロワ形態に接続され、ラインドライ
    ブ機能を有する第４及び第５トランジスタＴ４，
    Ｔ５を含み、該第４及び第５トランジスタＴ４，
    Ｔ５のベースは、それぞれ第１および第２トラン
    ジスタＴ１，Ｔ２のコレクタへ接続され、一方、
    エミツタは直接あるいは間接的に線路Ｌへ接続さ
    れ； 第６および第７トランジスタＴ６，Ｔ７を含
    み、それらは第２電流発生器Ｇ２と共に該第２の
    増幅器Ａ１，Ａ１′を形成し、第７トランジスタ
    のベースは第５トランジスタＴ５のエミツタへ接
    続され、ついで線路Ｌに接続され、第６トランジ
    スタのベースは、線路が平衡状態か不平衡状態で
    あるかによつて選択的に、第４トランジスタＴ４
    のエミツタへ接続され、そして線路に接続される
    か、あるいは、該中間電圧Vbbに接続され、第６
    および第７トランジスタＴ６，Ｔ７のコレクタは
    抵抗Ｒ３を経て接地され、そして該第６及び第７
    のトランジスタのエミツタはフイードバツク抵抗
    RC１を介して該第２電流発生器へ接続され； 第８および第９トランジスタＴ８，Ｔ９を含
    み、それらは第３電流発生器Ｇ３と共に第３の差
    動増幅器Ａ２，Ａ２′を形成し、該第８および第
    ９トランジスタのコレクタは該第２および第１の
    加算節Ｎ２，Ｎ１，Ｎ２′，Ｎ１′をそれぞれ形成
    するために該第６および第７トランジスタのコレ
    クタへ接続され、該第８及び第９トランジスタの
    エミツタはフイードバツク抵抗を介して該第３電
    流発生器Ｇ３へ接続され、第８トランジスタＴ８
    のベースは該複合信号あるいはその第１の成分が
    存在する線路Ｌの点Ｐ３へ接続され、そして第９
    トランジスタのベースは、線路が平衡状態か不平
    衡状態かに従つて選択的に、該複合信号の第２の
    成分が存在する線Ｌの点Ｐ４に接続されるか、あ
    るいは該中間電圧Vbbへ接続され： 第10および第11トランジスタＴ１０，Ｔ１１を
    含み、それらは第４電流発生器Ｇ４と第12トラン
    ジスタＴ１２と共に該第１の増幅器Ａ３，Ａ３′
    を形成し、該第10及び第11トランジスタのベース
    は第１および第２の加算節Ｎ１，Ｎ２，Ｎ１′，
    Ｎ２′へ接続され、エミツタは該第４電流発生器
    Ｇ４へ接続され、コレクタは抵抗Ｒ４を介して接
    地され、そして第11トランジスタのコレクタは更
    に第12トランジスタＴ１２のベースへ接続され、
    該第12トランジスタのベースは接地され、一方、
    該第12トランジスタのエミツタは集積回路の出力
    を形成している； ことを特徴とするトランシーバ。
JP13174180A 1979-10-04 1980-09-24 Transceiver for completely double transmitting digital signal on single line Granted JPS5658345A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT68914/79A IT1118946B (it) 1979-10-04 1979-10-04 Ricetrasmettitore per trasmissione bidirezionale simultanea di segnali numerici su una linea unica

Publications (2)

Publication Number Publication Date
JPS5658345A JPS5658345A (en) 1981-05-21
JPS624022B2 true JPS624022B2 (ja) 1987-01-28

Family

ID=11310903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13174180A Granted JPS5658345A (en) 1979-10-04 1980-09-24 Transceiver for completely double transmitting digital signal on single line

Country Status (6)

Country Link
US (1) US4393494A (ja)
EP (1) EP0026931B1 (ja)
JP (1) JPS5658345A (ja)
CA (1) CA1143813A (ja)
DE (1) DE3063164D1 (ja)
IT (1) IT1118946B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0241327U (ja) * 1988-09-14 1990-03-22

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2083977B (en) * 1980-08-26 1984-08-22 Standard Telephones Cables Ltd Single channel duplex radio system
IT1143268B (it) * 1981-01-15 1986-10-22 Cselt Centro Studi Lab Telecom Struttura modulare di rete di commutazione pcm a controllo e diagnostica distribuite
IT1144154B (it) * 1981-03-09 1986-10-29 Cselt Centro Studi Lab Telecom Sistema di trasmissione simultanea bidirezionale su linea a due conduttori per telefono numerico
US4595923A (en) * 1981-10-21 1986-06-17 Elxsi Improved terminator for high speed data bus
IT1156368B (it) 1982-06-22 1987-02-04 Cselt Centro Studi Lab Telecom Rete di commutazione pcm modulare e autoinstradante per autocommutatori telefonici a comando distribuito
US4520476A (en) * 1982-12-13 1985-05-28 Rockwell International Corporation Apparatus for enabling the duplex operation of a transmitter and receiver
US5142594A (en) * 1983-04-02 1992-08-25 Canon Kabushiki Kaisha Image data communication control system
IT1162859B (it) * 1983-05-12 1987-04-01 Cselt Centro Studi Lab Telecom Circuito di polarizzazione per circuiti integrati bipolari multifunzione
US4516236A (en) * 1983-09-26 1985-05-07 Northern Telecom Limited Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals.
BR8401869A (pt) * 1984-04-23 1985-11-26 Microlab Sa Repetidor de frequencia de voz
US4638473A (en) * 1984-12-28 1987-01-20 Gte Laboratories Incorporated Two wire bidirectional digital transmission system
US4736361A (en) * 1984-12-28 1988-04-05 Gte Laboratories Incorporated Digital switching system with two-directional addressing rams
US4829244A (en) * 1985-07-05 1989-05-09 Data Switch Corporation Bus and tag cable monitoring tap
DE3715588C1 (ja) * 1987-05-09 1988-09-08 Gewerkschaft Eisenhuette Westfalia Gmbh, 4670 Luenen, De
US4813066A (en) * 1987-07-13 1989-03-14 American Telephone And Telegraph Company, At&T Information Systems Battery feed circuit for a telephone system
US5253249A (en) * 1989-06-29 1993-10-12 Digital Equipment Corporation Bidirectional transceiver for high speed data system
US5243623A (en) * 1990-09-25 1993-09-07 National Semiconductor Corporation Switchable multi-mode transceiver interface device
DE69211584T2 (de) * 1991-03-14 1996-10-31 Bull Sa Verfahren und Schaltung zur Übertragungsdetektion für bidirektionale, differenzielle Strecke
FR2674083B1 (fr) * 1991-03-14 1994-01-07 Bull Sa Emetteur-recepteur pour liaison bidirectionnelle, circuit integre l'incorporant et application a la communication entre unites d'un systeme informatique.
FR2674076A1 (fr) * 1991-03-14 1992-09-18 Bull Sa Circuit integre a impedances asservies et application aux emetteurs-recepteurs notamment pour la communication entre unites d'un systeme informatique.
FR2674082B1 (fr) * 1991-03-14 1994-11-25 Bull Sa Procedes de test pour transmissions serie bidirectionnelles et circuits pour leur mise en óoeuvre.
US5216667A (en) * 1991-05-24 1993-06-01 International Business Machines Corporation Simultaneous bidirectional transceiver
US5325355A (en) * 1993-03-19 1994-06-28 Apple Computer, Inc. Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode
US5715409A (en) * 1993-05-24 1998-02-03 I-Tech Corporation Universal SCSI electrical interface system
WO1994029962A1 (en) * 1993-06-08 1994-12-22 National Semiconductor Corporation Cmos btl compatible bus and transmission line driver
US5543746A (en) * 1993-06-08 1996-08-06 National Semiconductor Corp. Programmable CMOS current source having positive temperature coefficient
DE69428045T2 (de) * 1993-06-08 2002-04-18 Nat Semiconductor Corp Programmierbarer cmos bus- und übertragungsleitungstreiber
US5483184A (en) * 1993-06-08 1996-01-09 National Semiconductor Corporation Programmable CMOS bus and transmission line receiver
US5557223A (en) * 1993-06-08 1996-09-17 National Semiconductor Corporation CMOS bus and transmission line driver having compensated edge rate control
US5539341A (en) * 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
US5530386A (en) * 1993-11-24 1996-06-25 National Semiconductor Corporation Storage charge reduction circuit for bipolar input/output devices
US5666354A (en) * 1995-12-20 1997-09-09 International Business Machines Corporation CMOS bi-directional differential link
US5818260A (en) * 1996-04-24 1998-10-06 National Semiconductor Corporation Transmission line driver having controllable rise and fall times with variable output low and minimal on/off delay
FI104134B1 (fi) * 1997-07-31 1999-11-15 Nokia Networks Oy Datan- ja virransyötön toteuttava kaapeliliitäntä
US6011952A (en) * 1998-01-20 2000-01-04 Viasat, Inc. Self-interference cancellation for relayed communication networks
US6788745B1 (en) * 1999-11-17 2004-09-07 Fujitsu Limited Circuit and method for active termination of a transmission line
US6844837B1 (en) 2000-05-23 2005-01-18 Marvell International Ltd. Class B driver
US7095348B1 (en) 2000-05-23 2006-08-22 Marvell International Ltd. Communication driver
US7280060B1 (en) 2000-05-23 2007-10-09 Marvell International Ltd. Communication driver
US7113121B1 (en) 2000-05-23 2006-09-26 Marvell International Ltd. Communication driver
US6462688B1 (en) 2000-12-18 2002-10-08 Marvell International, Ltd. Direct drive programmable high speed power digital-to-analog converter
US7433665B1 (en) 2000-07-31 2008-10-07 Marvell International Ltd. Apparatus and method for converting single-ended signals to a differential signal, and transceiver employing same
USRE41831E1 (en) 2000-05-23 2010-10-19 Marvell International Ltd. Class B driver
US7312739B1 (en) 2000-05-23 2007-12-25 Marvell International Ltd. Communication driver
US7194037B1 (en) 2000-05-23 2007-03-20 Marvell International Ltd. Active replica transformer hybrid
US6775529B1 (en) 2000-07-31 2004-08-10 Marvell International Ltd. Active resistive summer for a transformer hybrid
US7606547B1 (en) 2000-07-31 2009-10-20 Marvell International Ltd. Active resistance summer for a transformer hybrid
US6859641B2 (en) * 2001-06-21 2005-02-22 Applied Signal Technology, Inc. Adaptive canceller for frequency reuse systems
US6907093B2 (en) * 2001-08-08 2005-06-14 Viasat, Inc. Method and apparatus for relayed communication using band-pass signals for self-interference cancellation
US6725017B2 (en) 2001-12-05 2004-04-20 Viasat, Inc. Multi-channel self-interference cancellation method and apparatus for relayed communication
GB2396279A (en) * 2002-12-09 2004-06-16 Acuid Corp Simultaneous bidirectional differential signalling interface with echo cancellation
US7702004B2 (en) * 2002-12-09 2010-04-20 Alexander Roger Deas Simultaneous bidirectional differential signalling interface
US7298173B1 (en) 2004-10-26 2007-11-20 Marvell International Ltd. Slew rate control circuit for small computer system interface (SCSI) differential driver
US7312662B1 (en) 2005-08-09 2007-12-25 Marvell International Ltd. Cascode gain boosting system and method for a transmitter
US7577892B1 (en) 2005-08-25 2009-08-18 Marvell International Ltd High speed iterative decoder
US7639598B2 (en) * 2006-01-31 2009-12-29 Szabolcs Sovenyi Simultaneous full-duplex communication over a single electrical conductor
CN102771105B (zh) * 2010-03-10 2017-09-12 国家半导体公司 用于经由共同导体对提供同时的双向通信的数据信号收发器电路
WO2017069963A1 (en) 2015-10-20 2017-04-27 Analog Devices Global Balancing sense amplifier for ethernet transceiver

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725582A (en) * 1970-12-09 1973-04-03 Rca Corp Simultaneous digital transmission in both directions over one line
US3993867A (en) * 1974-10-15 1976-11-23 Motorola, Inc. Digital single signal line full duplex method and apparatus
DE2633066C2 (de) * 1976-07-22 1978-06-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen -Einrichtung zur Übertragung von Gegentaktsignalen über eine Zweidrahtleitung im Duplexbetrieb
IT1116705B (it) * 1977-01-14 1986-02-10 Cselt Centro Studi Lab Telecom Perfezionamenti ai sistemi di rice trasmissione di segnali
US4152541A (en) * 1978-02-03 1979-05-01 Burroughs Corporation Full duplex driver/receiver

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0241327U (ja) * 1988-09-14 1990-03-22

Also Published As

Publication number Publication date
JPS5658345A (en) 1981-05-21
EP0026931A1 (en) 1981-04-15
IT1118946B (it) 1986-03-03
CA1143813A (en) 1983-03-29
DE3063164D1 (en) 1983-06-16
EP0026931B1 (en) 1983-05-11
US4393494A (en) 1983-07-12
IT7968914A0 (it) 1979-10-04

Similar Documents

Publication Publication Date Title
JPS624022B2 (ja)
US5822426A (en) Balanced hybrid circuit
US7590393B2 (en) Low-noise transmitter system and method
EP0114731B1 (en) Differential amplifier with high common-mode rejection
JPH04217106A (ja) Ｃｍｏｓ技法における平衡マイクロホーンの前置増幅器
USRE37130E1 (en) Signal conditioning apparatus
JPH1188064A (ja) 広帯域増幅器
KR970003720B1 (ko) 전기신호 증폭기 장치
US4514704A (en) Variable filter circuit
EP0410536B1 (en) Combined current differencing and operational amplifier circuit
JP2748017B2 (ja) リニア広帯域差動増幅器
US6529078B1 (en) Low-distortion transimpedance amplifier structures and methods
US6229396B1 (en) Controlled impedance transformer line driver
US4358644A (en) Bilateral current source for a multi-terminal intercom
JP2605280B2 (ja) トーンコントロール回路
JP2809994B2 (ja) 完全に差動的な非演算増幅器に基づく正帰還形のバイポーラ接合形トランジスタバイクワッドフィルタ
JPH0870223A (ja) オフセットキャンセル回路
US20030165233A1 (en) Universal tie line adapter
JPH09116351A (ja) 差動増幅器を具えた回路装置
US6046634A (en) Amplifier circuit employing floating error cancellation
JP2911901B2 (ja) 減衰回路
JPS5980027A (ja) オ−デイオ信号伝送方式
US20030016831A1 (en) One-terminal effector
JPH0585124U (ja) 平衡不平衡変換回路
JP2594684B2 (ja) 可変等化器