JPH08195549A - プリント配線基板のはんだ付方法 - Google Patents

プリント配線基板のはんだ付方法

Info

Publication number
JPH08195549A
JPH08195549A JP645895A JP645895A JPH08195549A JP H08195549 A JPH08195549 A JP H08195549A JP 645895 A JP645895 A JP 645895A JP 645895 A JP645895 A JP 645895A JP H08195549 A JPH08195549 A JP H08195549A
Authority
JP
Japan
Prior art keywords
flux
substrate
soldering
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP645895A
Other languages
English (en)
Inventor
Yasufumi Shibata
靖文 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP645895A priority Critical patent/JPH08195549A/ja
Publication of JPH08195549A publication Critical patent/JPH08195549A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Abstract

(57)【要約】 【目的】フラックス残渣に起因するマイグレーションの
発生を防止することのできるプリント配線基板のはんだ
付方法を提供する。 【構成】フラックスを用いて基板上に電子部品をはんだ
付けする工程と、該基板上に付着したフラックスを洗浄
により除去する工程と、洗浄後の基板上に残留するフラ
ックス残渣を加熱等することにり疎水性にする工程とか
らなる。フラックス残渣を疎水性にすることで、フラッ
クス残渣の吸湿性を低下させてフラックス残渣のイオン
化に基づくマイグレーションの発生を防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プリント配線基板のは
んだ付方法に関し、詳しくはフラックス残渣に起因する
マイグレーションの発生を防止し得るプリント配線基板
のはんだ付方法に関する。
【0002】
【従来の技術】従来、プリント配線基板に電子部品をは
んだ付けする際にクリームはんだが用いられている。こ
のクリームはんだは、はんだ微粉末とフラックスとを混
ぜ合わせて(混練して)クリーム状にしたものであり、
各種のものがある。はんだ微粉末を構成する合金として
は、Sn/Pb、Sn/Pb/Ag、Sn/Pb/Bi
などのSn基合金、In/PbなどのIn基合金、Pb
/AgなどのPb基合金が挙げられ、これらの合金をガ
ス噴霧法ないし遠心噴霧法によって粉末化して用いられ
ている。一方、フラックスとしては、母材表面の酸化膜
を除去するロジン(松脂)、はんだ粉末とフラックスと
の分離を抑制する粘性剤、はんだ付け性を促進する活性
剤、印刷性に関与する溶剤などで構成されている。
【0003】このようなクリームはんだを用いて、チッ
プ部品等の電子部品をプリント配線基板にはんだ付けす
るには、図5に示すように、まずクリームはんだをスク
リーン印刷やディスペンサーによって基板上に印刷、塗
布し、この上にチップ部品等の電子部品をマウントす
る。そして、所定の温度(通常共晶はんだの場合は20
0〜250℃程度)に加熱して、フラックスを活性化さ
せ、チップ部品等を基板上にはんだ付けする(リフロー
工程)。その後、基板上に付着しているフラックスの固
形分を洗浄により除去する。なお、この洗浄には、用い
るフラックスの種類に応じて60℃程度の温水や有機溶
剤が用いられる。
【0004】
【発明が解決しようとする課題】上記従来のはんだ付け
工程において、リフロー工程と洗浄工程との間には、そ
れぞれの設備間の基板の移動時間等の関係により、通常
1時間〜3日間程度、基板を放置しておく時間が発生す
る。この放置期間が長くなると、フラックスの固形分が
基板に強固に付着するため、洗浄しても落ちにくくな
り、フラックス残渣として基板上に残留する。また、は
んだ付け条件や洗浄条件等によっても、このようなフラ
ックス残渣が残留しやすくなる。
【0005】特に、温水で洗浄する場合、親水性のフラ
ックス成分は本来洗浄により除去されるが、上記したよ
うな原因により親水性のフラックス成分が残留すると、
温水洗浄では除去されない疎水性のフラックス成分と親
水性のフラックス成分とが反応してフラックス残渣とし
て残留し易くなる。このようなフラックス残渣は、基板
上に肉眼では確認できない薄膜を形成する。このフラッ
クス残渣の薄膜は、親水性の成分を含んでいるため、特
に高温高湿下で吸湿し、イオン化する。そして、このイ
オンは電極やはんだを腐食させ、マイグレーションを発
生させる。
【0006】本発明は上記実情に鑑みてなされたもので
あり、フラックス残渣に起因するマイグレーションの発
生を防止することのできるプリント配線基板のはんだ付
方法を提供することを解決すべき技術課題とするもので
ある。
【0007】
【課題を解決するための手段】上記課題を解決する本発
明のプリント配線基板のはんだ付方法は、フラックスを
用いて基板上に電子部品をはんだ付けする工程と、該基
板上に付着したフラックスを洗浄する工程と、洗浄後の
基板上に残留するフラックス残渣を疎水性にする工程と
からなることを特徴とするものである。
【0008】
【作用】本発明のプリント配線基板のはんだ付方法で
は、電子部品がはんだ付けされた基板を洗浄後、基板上
に残留するフラックス残渣を疎水性にする。このため、
フラックス残渣よりなる薄膜の吸湿性が低下し、イオン
化が阻止される。したがって、フラックス残渣のイオン
化に基づくマイグレーションの発生を防止することがで
きる。
【0009】
【実施例】以下、実施例により本発明を具体的に説明す
る。 (実施例1)下記の組成よりなるフラックスAを準備し
た。 粘性剤(トリイソプロパノールアミン) :10wt% 活性剤(エチレンジアミン四酢酸) : 5wt% 溶剤(エタノール) :85wt% 一方、はんだ粉末として62%Sn−38%Pb合金粉
末(共晶はんだ)を準備した。そして、上記フラックス
10wt%とはんだ粉末90wt%とを充分に混練し
て、クリームはんだを得た。
【0010】このクリームはんだをスクリーン印刷法に
より150μmの厚さでエポキシ含浸ガラスクロスより
なる基板上に印刷、塗布した後、電子部品としてのチッ
プ部品をマウントした。そして、上記チップ部品をマウ
ントした基板を210〜240℃で20〜80秒間加熱
してフラックスを活性化させ、チップ部品を基板上には
んだ付けした(リフロー工程)。
【0011】このチップ部品がはんだ付けされた基板に
60℃の温水を60秒程度かけることにより、基板上に
付着したフラックスを洗浄、除去した。なお、はんだ付
け終了から温水洗浄の開始までの時間は1時間〜3日間
程度であり、また温水洗浄開始時の基板温度は常温であ
る。洗浄後の基板をクリーンオーブンを用いて、85℃
で2時間加熱し、洗浄後の基板に残留するフラックス残
渣を疎水性にした。
【0012】(実施例2)下記の組成よりなるフラック
スBを準備した。 粘性剤(トリイソプロパノールアミン) :10wt% 活性剤(ハロゲン系活性剤) :10wt% 溶剤(IPA) :80wt% このフラックスBを用いて、前記実施例1と同様に、ク
リームはんだを得、チップ部品を基板上にはんだ付け
後、温水洗浄した。
【0013】洗浄後の基板を前記実施例1と同様の加熱
条件で加熱し、洗浄後の基板に残留するフラックス残渣
を疎水性にした。 (比較例1)基板の温水洗浄後に加熱しないこと以外
は、前記実施例1と同様にしてプリント配線基板を得
た。
【0014】(比較例2)基板の温水洗浄後に加熱しな
いこと以外は、前記実施例2と同様にしてプリント配線
基板を得た。 (評価1)上記実施例1、2及び比較例1、2で得られ
たプリント配線基板について、耐マイグレーション試験
を行った。これは、温度:85℃、湿度:85%の高温
高湿下、印加電圧:12Vで96時間連続通電した後の
マイグレーション発生状況を調べることにより行った。
その結果を表1に示す。
【0015】
【表1】 表1から明らかなように、温水洗浄後に加熱処理を施し
た本実施例1、2のものは、いずれもマイグレーション
が発生しなかった。これは、洗浄後の加熱処理により、
基板上に残留するフラックス残渣が疎水化し、高温、高
湿下においてもフラックス残渣の薄膜が吸湿しなかった
ためと考えられる。フラックス残渣の疎水化のメカニズ
ムは、以下のように考えられる。すなわち、フラックス
残渣の親水性成分の末端に吸着又は結合している”−O
H基”が、加熱処理により下記化1式の反応により離脱
し、フラックス残渣がポリマー重合するため、疎水性を
示すようになる。
【0016】
【化1】
【0017】(評価2)前記実施例1及び実施例2で得
られたプリント配線基板について、疎水性を評価した。
これは、基板上に水滴を滴下し、図2に示すように基板
と水滴下端の接線のなす角(接触角)を測定することに
より行った。この操作を洗浄後の加熱時間(加熱温度は
85℃一定)を種々変更して得られた各基板について行
い、加熱時間と接触角との関係を調べた。実施例1につ
いての結果を図3に、実施例2についての結果を図4に
それぞれ示す。
【0018】図3及び図4から明らかなように、洗浄後
の加熱時間を長くするほど、接触角を大きくすることが
でき、したがってフラックス残渣の疎水性を高くするこ
とができる。また、洗浄後の加熱温度が85℃の場合
は、1〜2時間の加熱時間でフラックス残渣の疎水性を
高くできることがわかる。ここで、フラックスAを用い
た実施例1について、洗浄後の加熱温度と加熱時間とを
種々変更し、上記接触角が平均50度以上となる加熱条
件を調べた。その結果を表2に示す。
【0019】
【表2】 この結果、加熱条件としては、生産性を考慮すれば80
℃以上の温度で加熱することが好ましいが、使用する部
品の耐熱性に応じて種々設定することが可能である。
【0020】(その他の実施例)洗浄後のフラックス残
渣を疎水化する方法としては、上記実施例で示した加熱
する方法の他に、以下に示す方法を採用することができ
る。すなわち、(1)洗浄後の基板を85℃程度の温度
で1時間程度加熱して、乾燥後、室温(25℃)1時間
の条件で真空脱気する方法、(2)洗浄後の基板をシリ
カゲル等の乾燥剤を入れた容器内に12時間〜48時間
程度放置する方法、(3)大気中、85℃の条件で赤外
線を1時間程度照射する方法等により、フラックス残渣
をポリマー重合させて疎水性にすることができる。但
し、短時間でフラックス残渣をポリマー重合させて生産
性を向上させる観点から、上記実施例1、2で説明した
加熱する方法や赤外線を照射する方法が好ましい。
【0021】また、用いるフラックスやはんだ合金粉末
の種類としては、特に限定されず、フラックスは無機
系、有機系、ロジン系等とすることができ、はんだ合金
粉末はSn−Pb系、Pb−Sn系、Sn−Pb−Bi
系、Bi−Sn系、Sn−Pb−Ag系、Sn−Ag系
等とすることができる。さらに、はんだ付け方法として
も特に限定されず、上記実施例で示したクリームはんだ
を用いる方法の他、ディップはんだ付け、噴流式(フロ
ー)等を採用することができる。
【0022】さらに、はんだ付け後の基板の洗浄方法も
特に限定されず、上記実施例で示した温水洗浄の他に、
炭化水素系(有機溶剤系)洗浄を採用することができ
る。
【0023】
【発明の効果】以上説明したように、本発明のプリント
配線基板のはんだ付方法によれば、洗浄後の基板上に残
留するフラックス残渣を疎水性にすることにより、フラ
ックス残渣の吸湿によるイオン化を阻止することがで
き、フラックス残渣のイオン化に基づくマイグレーショ
ンの発生を防止することが可能となる。
【図面の簡単な説明】
【図1】 本実施例に係るプリント配線基板のはんだ付
方法を説明する工程図である。
【図2】 疎水性を示す接触角を説明する説明図であ
る。
【図3】 実施例1に係るプリント配線基板について、
洗浄後の加熱時間と接触角との関係を示す図である。
【図4】 実施例2に係るプリント配線基板について、
洗浄後の加熱時間と接触角との関係を示す図である。
【図5】 従来のプリント配線基板のはんだ付方法を説
明する工程図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 フラックスを用いて基板上に電子部品を
    はんだ付けする工程と、 該基板上に付着したフラックスを洗浄により除去する工
    程と、 洗浄後の基板上に残留するフラックス残渣を疎水性にす
    る工程とからなることを特徴とするプリント配線基板の
    はんだ付方法。
JP645895A 1995-01-19 1995-01-19 プリント配線基板のはんだ付方法 Pending JPH08195549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP645895A JPH08195549A (ja) 1995-01-19 1995-01-19 プリント配線基板のはんだ付方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP645895A JPH08195549A (ja) 1995-01-19 1995-01-19 プリント配線基板のはんだ付方法

Publications (1)

Publication Number Publication Date
JPH08195549A true JPH08195549A (ja) 1996-07-30

Family

ID=11639003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP645895A Pending JPH08195549A (ja) 1995-01-19 1995-01-19 プリント配線基板のはんだ付方法

Country Status (1)

Country Link
JP (1) JPH08195549A (ja)

Similar Documents

Publication Publication Date Title
US4298407A (en) Flux treated solder powder composition
US6217671B1 (en) Composition for increasing activity of a no-clean flux
JP3996276B2 (ja) ソルダペースト及びその製造方法並びにはんだプリコート方法
US5615827A (en) Flux composition and corresponding soldering method
KR100317717B1 (ko) 개선된 땜납 페이스트 혼합물
JPH06125169A (ja) 予備はんだ法
GB2265156A (en) Making spherical particles; removing oxide film; solder paste; soldering method
JP2000317682A (ja) はんだ粉末とその製造方法、およびソルダーペースト
JP4254700B2 (ja) 実装用導電性接着剤
JPH08195549A (ja) プリント配線基板のはんだ付方法
JPS6236640B2 (ja)
JP4486287B2 (ja) ソルダペースト組成物及びリフローはんだ付方法
JP3633211B2 (ja) 導電性接着剤を用いた実装方法
JPH03238194A (ja) 洗浄操作なしにイオン性汚染を低下させるはんだ付け法
JP3529164B2 (ja) はんだ付け方法およびその装置
JPH02310991A (ja) 電子部品表面実装方法
JPH03505305A (ja) 金属表面を保護しはんだ付けを容易にする方法ならびにそれに使用するフィルムおよび溶液
JPH06122090A (ja) 半田ペースト及びこれを用いた半田層の形成方法
JP2001138091A (ja) ソルダペースト用フラックス
JPH05391A (ja) クリーム半田
JPH0394994A (ja) クリームはんだ
JPH04151893A (ja) 電子部品の欠落防止方法
JPH0819891A (ja) クリームはんだ材料
JPH091387A (ja) フラックス材料及びはんだ付け方法
JPS61266198A (ja) はんだ