JPH08195542A

JPH08195542A - 信号接続装置

Info

Publication number: JPH08195542A
Application number: JP2476295A
Authority: JP
Inventors: Yasuhisa Hayashi; 康久林
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1995-01-18
Filing date: 1995-01-18
Publication date: 1996-07-30

Abstract

(57)【要約】【目的】プリント基板のコンパクト化を図ることが出
来、また、部品点数の削減によるコストダウンを図るこ
とが出来る信号接続装置を提供する。【構成】移転鎖線６０部分に実装される第１のＲＡＭ
の種類により、ＲＡＭの接続ピンは半田付け用パット６
３〜７０に半田付けされる場合とされない場合がある。
パット６３〜７０は、何れも２つの半田付け用パット片
が所定間隔を空けて向き合って単一のパットを構成す
る。ＲＡＭがパット６３〜７０に半田付けされる場合
は、それぞれ２つのパット片に跨って半田付けされる。
これにより両パット片は短絡されて信号レベルが同一と
なる。ＲＡＭの種類により、パット６３〜７０にＲＡＭ
の接続ピンが半田付けされないときは両パット片は短絡
されず、短絡される場合とは信号線の信号レベルが異な
る。ＣＰＵは、この信号レベルの相違から当該ＲＡＭに
対応する仕様切り換えデータを判断し、このデータに対
応したＲＯＭ内のプログラムに基づく所定のデータ処理
を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タ、ワードプロセッサ、ＰＯＳシステム端末機器、電子
卓上計算機などに設けられる信号接続装置に関する。

【０００２】

【従来の技術】従来の信号接続装置、例えば、メモリな
どの接続技術は、プリント基板にメモリの種類毎に各々
対応したメモリ半田付け用のパットをすべて形成してお
くものであった。これは、信号接続装置を用いるワード
プロセッサなどの種別毎に、取り付けるメモリの種類も
異なるため、一種類のプリント基板に各メモリ種別毎に
半田付け用のパットをすべて形成するものである。

【０００３】また、他の手段としては、メモリ切り換え
用の抵抗器を用いる技術があった。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術にあっては、何れの手段においてもプリ
ント基板上を占有する部品の点数が多いため（半田付け
用パット、メモリ切り換え用の抵抗器）、プリント基板
のコンパクト化を図ることが出来ず、また、部品点数の
削減によるコストダウンを図ることが出来ないという問
題点があった。

【０００５】本発明の課題は、プリント基板のコンパク
ト化を図ることが出来、また、部品点数の削減によるコ
ストダウンを図ることが出来るようにすることである。

【０００６】

【課題を解決するための手段】この発明の手段は以下の
通りである。

【０００７】請求項１記載の発明は、信号接続装置にお
いて、基板に設けられ、信号の送受信を行う回路要素間
（ＣＰＵとＲＡＭ間など）を信号線を介して接続するた
めの端子（半田付け用パットなど）と、この端子に特定
の回路要素（ＲＡＭなど）を接続しているときは、特定
のデータ処理を実行するために特定の信号の送受信を前
記の回路要素間に行なわしめ、前記端子に回路要素（Ｒ
ＡＭなど）を接続していないときは、前記特定データ処
理とは別種のデータ処理を実行するために前記の特定の
信号の送受信を前記の回路要素間（ＣＰＵとＲＡＭ間な
ど）に行なわしめない信号切り換え手段と、を備えてい
ることを特徴としている。

【０００８】請求項２記載の発明は、請求項１記載の信
号接続装置において、前記信号切り換え手段は、前記端
子に回路要素（ＲＡＭなど）を接続しているときは、異
なる信号線同士を短絡させることで複数の信号線の信号
レベルを同じにして前記特定の信号の送受信を前記の回
路要素間（ＣＰＵとＲＡＭ間など）に行なわしめ、前記
端子に回路要素（ＲＡＭなど）を接続していないとき
は、異なる信号線同士を短絡させずに複数の信号線の信
号レベルを異ならしめて前記の特定の信号の送受信を前
記の回路要素間に行なわしめないものであることを特徴
としている。

【０００９】請求項３記載の発明は、請求項２記載の信
号接続装置において、前記端子は、複数の信号線が各々
結線されている複数の端子片を所定間隔で互いに対向し
て配置されて単一の端子を構成するものであり、前記信
号切り換え手段は、前記端子への回路要素（ＲＡＭな
ど）の端子の接続が前記単一の端子を構成する複数の端
子片に跨ってなされることにより、前記の異なる信号線
同士の短絡をなさしめるものであることを特徴としてい
る。

【００１０】

【作用】この発明の手段の作用は以下の通りである。請
求項１記載の発明によれば、ＲＡＭなどの回路要素が複
数種類あり、配線基板上の端子に、この複数種類の回路
要素の何れかを接続する場合について、ある回路要素
（ＲＡＭなど）と他の回路要素（他の種類のＲＡＭな
ど）とで共通して接続される基板上の端子については、
従来からの半田付け用パットなどを端子として用い、あ
る回路要素のみ接続される基板上の端子には、この発明
の端子を用いる。これにより、ある回路要素（ＲＡＭな
ど）を基板の各端子に接続した場合には、信号切り換え
手段が、特定のデータ処理を実行するために特定の信号
の送受信を回路要素間（ＣＰＵとＲＡＭ間など）に行な
わしめるが、他の回路要素（他の種類のＲＡＭなど）を
基板端子に接続したときは、別種のデータ処理を実行す
るために特定の信号の送受信を回路要素間（ＣＰＵとＲ
ＡＭ間など）に行なわしめない。

【００１１】したがって、ＲＡＭなどの回路要素が複数
種類あり、配線基板上の端子に、この複数種類の回路要
素（あるＲＡＭと他のＲＡＭなど）の何れかを接続する
場合においても、一種類の基板にＲＡＭなどの回路要素
の種類毎に各々対応した半田付け用パットをすべて形成
する必要はなく、また、ＲＡＭなどの切り換え用の抵抗
器も不要であるので、プリント基板のコンパクト化を図
ることが出来、また、部品点数の削減によるコストダウ
ンを図ることが出来る。

【００１２】請求項２記載の発明によれば、請求項１記
載の信号接続装置において、ある回路要素（ＲＡＭな
ど）と他の回路要素（他の種類のＲＡＭなど）とのう
ち、ある回路要素（ＲＡＭなど）を基板の各端子に接続
すると、異なる信号線同士を短絡させることで複数の信
号線の信号レベルを同じにして特定の信号の送受信を回
路要素間（ＣＰＵとＲＡＭ間など）に行なわしめる。ま
た、他の回路要素（他の種類のＲＡＭなど）を基板の各
端子に接続すると、異なる信号線同士を短絡させずに複
数の信号線の信号レベルを異ならしめて前記の特定の信
号の送受信を他の回路要素間（ＣＰＵと他の種類のＲＡ
Ｍ間など）に行なわしめない。

【００１３】したがって、請求項１記載の発明と同様の
作用を奏するほか、異なる信号線同士を短絡させるか否
かの簡易な手段により、特定のデータ処理を実行するた
めに特定の信号の送受信を回路要素間（ＣＰＵとＲＡＭ
間など）に行なわしめるが、他の回路要素（他の種類の
ＲＡＭなど）を基板端子に接続したときは、別種のデー
タ処理を実行するために前記の特定の信号の送受信を回
路要素間（ＣＰＵとＲＡＭ間など）に行なわしめないこ
とを実現することが出来るので、プリント基板のコンパ
クト化、部品点数の削減によるコストダウンの実現が容
易である。

【００１４】請求項３記載の発明によれば、請求項２記
載の信号接続装置において、ある回路要素（ＲＡＭな
ど）の端子については接続されるが、他の回路要素（他
の種類のＲＡＭなど）の端子については接続されること
のない基板上の端子については、複数の信号線が各々結
線されている複数の端子片を特定間隔で互いに対向配置
されて単一の端子を構成する端子とすれば、このような
基板上の端子への回路要素（ＲＡＭなど）の端子の接続
を、この複数の端子片に跨って行うことにより、異なる
信号線同士が短絡されて信号レベルが同一となり、特定
の信号の送受信が回路要素間（ＣＰＵとＲＡＭなど）に
行われるが、他の回路要素（他の種類のＲＡＭなど）を
基板上に接続したときは、単一の端子を構成する複数の
端子片は短絡されず、異なる信号線の信号レベルは異な
ったままであり、特定の信号の送受信は回路要素間（Ｃ
ＰＵと他の種類のＲＡＭなど）に行われない。

【００１５】したがって、請求項２記載の発明と同様の
作用を奏するほか、ＲＡＭなどの回路要素の端子を複数
の端子片に跨って接続するか否かの更に簡易な手段によ
り、特定のデータ処理を実行するために特定の信号の送
受信を回路要素間（ＣＰＵとＲＡＭ間など）に行なわし
めるが、他の回路要素（他の種類のＲＡＭなど）を基板
端子に接続したときは、別種のデータ処理を実行するた
めに前記の特定の信号の送受信を回路要素間（ＣＰＵと
ＲＡＭ間など）に行なわしめないことを実現することが
出来るので、プリント基板のコンパクト化、部品点数の
削減によるコストダウンの実現が請求項２記載の発明よ
りさらに容易である。

【００１６】

【実施例】以下、図１〜図６を参照して実施例を詳細に
説明する。図１〜図６は、本発明を適用したの一実施例
を示す図である。まず、構成を説明する。図２は、この
実施例の信号接続装置を用いた電子機器の要部を示すブ
ロック図である。この電子機器は、ＣＰＵ５０と、この
ＣＰＵ５０に各々接続されている、ＲＯＭ５１、第１の
ＲＡＭ５２、第２のＲＡＭ５３、所定の入力装置５４、
所定の表示装置５５、所定の印字装置５６を備えてい
る。

【００１７】ＣＰＵ（Central Processing Unit）５０
は、ＲＯＭ５１に格納されている各種制御プログラムに
従って、第１、第２のＲＡＭ５２、５３との間で各種デ
ータの授受を行いながら所定の演算処理を行い、各種の
制御信号を出力する。

【００１８】また、後述するように、各信号線の信号状
態から第１のＲＡＭ５２の種別を判断し、ＲＡＭ５２の
種類に対応した仕様切り換えデータに基づいて、この仕
様切り換えデータに対応したプログラムに基づいて所定
の演算処理、制御を行い、また、後述する仕様切り換え
データが二次電源によりバックアップされて保持され
る。

【００１９】ＲＯＭ（Read Only Memory）５１は、後述
する基本プログラム、後述する複数種類の仕様切り換え
データに基づくプログラム、後述する図６のフロー図に
示された処理を行うためのプログラムなど、ＣＰＵ５０
が、この実施例の信号接続装置全体を制御するための所
定の制御プログラムを格納する。第１、第２のＲＡＭ
（Random Access Memory）５２、５３は、各種の演算結
果など所定のデータを一時的に格納するワーキングメモ
リとして用いられる。

【００２０】図３、図４は、何れもプリント配線基板上
における、ＲＡＭ５２、５３部分の回路図である。第１
のＲＡＭ５２については、ＲＡＭ５２１又はＲＡＭ５２
２の何れかがプリント配線基板５７に実装される。図３
はＲＡＭ５２１が実装されたときの回路図であり、図４
はＲＡＭ５２２が実装されたときの回路図である。何れ
も一点鎖線５８で囲まれた部分が第１のＲＡＭ５２の実
装部分及びその基板配線を示し、一点鎖線５９で囲まれ
た部分が第２のＲＡＭ５３の実装部分及びその基板配線
を示す。ＲＡＭ５２１、５２２、５３の側部に示されて
いる数字１〜３６番、１〜１６番、１〜３６番は何れ
も、プリント配線基板５７に半田付けされるＲＡＭ５２
１、５２２、５３のピンの番号を示している。また、図
１は、プリント配線基板５７のＲＡＭ５２が接続される
部分の平面図である。図１中においても鎖線６０がＲＡ
Ｍ５２１の実装位置を示している。

【００２１】符号６３〜７０は、夫々この発明の特徴の
一つをなす半田付け用パットである。半田付け用パット
６３は、２つの半田付け用パット片６３１と６３２が所
定間隔を空けて互いに対向して配置されて単一の半田付
け用パットを形成している。同様に、半田付け用パット
６４〜７０も、各々が２つの半田付け用パット６４１と
６４２、６５１と６５２、６６１と６６２、６７１と６
７２、６８１と６８２、６９１と６９２、７０１と７０
２が所定間隔を空けて互いに対向して配置されて単一の
半田付け用パットを形成している。これらの半田付け用
パット６３〜７０は、所定間隔を空けて互いに対向して
配置されている半田付け用パット片に跨らせてＲＡＭ５
２１の１２〜２０、２９〜３６番ピンが半田付けされる
ものである（図６参照）。各半田付け用パット片６３
１、６３２、６４１、６４２、６５１、６５２、６６
１、６６２、６７１、６７２、６８１、６８２、６９
１、６９２、７０１、７０２には、夫々対応する信号線
が結線されている。

【００２２】符号６１は、第２のＲＡＭ５３の１〜２８
番ピンが半田付けされる複数個の半田付け用パットを示
す。また、符号６２は、ＲＡＭ５２１の１〜１１番、２
１〜２８番ピン、または、ＲＡＭ５２２の１〜１６番ピ
ンが半田付けされる複数個の半田付け用パットを示す。
半田付け用パット６１、６２は、半田付け用パット６４
〜７０と異なり、半田付け用パット片には分割されてお
らず、１つの半田付け用パットが単一のパット片で形成
されている。符号６１、６２で示す各半田付け用パット
にも、夫々対応する信号線が結線されている。

【００２３】次に、動作を説明する。図５に示すフロー
図を参照して、まず、この実施例の信号接続装置が設け
られた電子機器がパワーオンされると、ＣＰＵ５０は、
第１、第２のＲＡＭ５２１、５３の接続、あるいは、Ｒ
ＡＭ５２２、５３の接続の何れであるか、各半田付けパ
ット６４〜７０が半田付けされてスイッチオン状態にあ
るか否かによって判断し（ステップＳ１）、第１、第２
のＲＡＭ５２１、５３が接続されているときはステップ
Ｓ２に進むが、第１、第２のＲＡＭ５２２、５３が接続
されているときはＲＯＭ５１内に格納されている基本プ
ログラムに基づく所定の処理を実行する（ステップＳ
３）。ステップＳ２では、第１のＲＡＭ５２として、Ｒ
ＡＭ５２１が実装された場合と、ＲＡＭ５２２が実装さ
れた場合とで、ＣＰＵ５０で行う演算処理、制御が異な
るため、ＲＡＭ５２１と５２２で異なる仕様に切り換え
るための仕様切り換えデータが、すでにＣＰＵ５０内に
格納されているか否かをステップＳ２で判断する。そし
て、ＲＡＭ５２１が実装されており、未だ仕様切り換え
データが格納されていない場合はステップＳ４に進む
が、仕様切り換えデータが格納されている場合は、ＲＯ
Ｍ５１内に格納された、その仕様切り換えデータに基づ
くプログラムに基づいて所定の処理を実行する（ステッ
プＳ６）。これは、電子機器を最初に使用したときだけ
ＲＡＭ５２１が実装されていればＲＯＭ５１に予め格納
されている仕様切り換えデータをＣＰＵ５０に格納する
ためである。

【００２４】つまり、仕様切り換えデータがＣＰＵ５０
内に格納されていないときは、スイッチ状態を確認する
（ステップＳ４）。即ち、第１のＲＡＭ５２としてＲＡ
Ｍ５２１が実装されているときは、例えば、ＲＡＭ５２
１の３１、１４番ピンは、半田付け用パット６５に対応
していて、３１、１４番ピンを半田付け用パット６５の
半田付け用パット片６５１と６５２とに跨って半田付け
することで半田付け用パット片６５１と６５２とは短絡
され、両者の信号レベルは同一となる。半田付け用パッ
ト６３、６４、６６〜７０においても、対応する２つの
半田付け用パットは短絡されて信号レベルは同一にな
る。これにより、信号ＭＡ０＝信号ＦＡ０、信号ＭＡ１
＝信号ＦＡ１、…………、信号ＭＡ９＝信号ＦＡ９とな
る（図３、５参照）。また、図示はしていないが、ＲＡ
Ｍ５２１、５２２以外に複数の半田付け用パットと対応
するピン数がＲＡＭ５２１とは異なる他のＲＡＭが実装
された場合は、ステップＳ４で対応するスイッチ状態が
確認され、ステップＳ５に進む。

【００２５】これに対し、第１のＲＡＭ５２としてＲＡ
Ｍ５２２が実装されているときは、半田付け用パット６
３〜７０にＲＡＭ５２２のピンが半田付けされないの
で、各半田付け用パットは短絡されず、ＲＡＭ５２１を
実装した場合とは、各信号線の信号レベルが異なる。ス
テップＳ４では、第１のＲＡＭ５２としてＲＡＭ５２１
が実装された場合とＲＡＭ５２２が実装された場合とで
は各信号線の信号レベルが異なり、この各信号レベルを
判断する。次に、その信号レベルに対応している仕様切
り換えデータをＲＯＭ５１からＲＡＭ５２１（または、
ＲＯＭ５２２）に取り込み（ステップＳ５）、ＲＯＭ５
１内の、その仕様切り換えデータに対応したプログラム
に基づく所定の処理を実行する。

【００２６】この実施例によれば、第１のＲＡＭ５２が
ＲＡＭ５２１、５２２、あるいは他種類のＲＡＭの複数
種類あり、基板５７上の半田付け用パットに、このＲＡ
Ｍ５２１、５２２、あるいは他種類のＲＡＭの何れかを
接続する場合について、ＲＡＭ５２１、５２２あるいは
他のＲＡＭで共通して接続されるパット６２につては、
従来からの半田付け用パットなどを用い、ＲＡＭ５２１
のみ接続されるパット６３〜７０は、２つの半田付け用
パット片が所定間隔を空けて互いに対向して配置されて
単一の半田付け用パットを形成するものとしている。こ
れにより、ＲＡＭ５２１を基板５７に実装したときは、
パット６３〜７０における各２つのパット片は短絡して
両パット片の信号レベルは同一となるが、ＲＡＭ５２２
を実装したときはパット６３〜７０における各２つのパ
ット片は短絡しないので、ＲＡＭ５２２を実装したとき
とは信号線の信号レベルが異なるので、この信号レベル
の違いからＲＡＭ５２１（またはＲＡＭ５２２）に対応
した仕様切り換えデータ、このデータに対応したプログ
ラムにより、所定のデータ処理を実行する。

【００２７】したがって、一種類の基板５７にＲＡＭ５
２１、５２２あるいは他のＲＡＭの各々に対応した半田
付け用パットをすべて形成する必要はなく、また、ＲＡ
Ｍ５２１、５２２、あるいは、他のＲＡＭの切り換え用
の抵抗器も不要であるので、基板５７のコンパクト化を
図ることが出来、また、部品点数の削減によるコストダ
ウンを図ることが出来る。

【００２８】しかも、ＲＡＭ５２１を実装した場合と、
ＲＡＭ５２２を実装した場合と、他のＲＡＭを実装した
場合との信号線の信号レベルの相違は、単にＲＡＭ５２
１、５２２または他のＲＡＭを実装するだけで実現で
き、これは、パット６３〜７０に、ＲＡＭ５２１、ある
いは他のＲＡＭのピンが半田付けされるかされないかに
より、パット６３〜７０の各パット片の各々が短絡され
るかされないかの違いを生じるという簡易な手段により
実現できる。

【００２９】したがって、プリント基板のコンパクト
化、部品点数の削減によるコストダウンを容易に実現す
ることが出来る。

【００３０】

【発明の効果】請求項１記載の発明によれば、プリント
基板のコンパクト化を図ることが出来、また、部品点数
の削減によるコストダウンを図ることができる。

【００３１】請求項２記載の発明によれば、プリント基
板のコンパクト化、部品点数の削減によるコストダウン
の実現が容易である。

【００３２】請求項３記載の発明によれば、プリント基
板のコンパクト化、部品点数の削減によるコストダウン
の実現が請求項２の発明よりさらに容易である。

【図面の簡単な説明】

【図１】この発明の一実施例である信号接続装置のプリ
ント配線基板上における、第１のＲＡＭ実装部分の平面
図。

【図２】この発明の一実施例である信号接続装置を用い
た電子機器の要部を示すブロック図。

【図３】この発明の一実施例である信号接続装置のプリ
ント配線基板上における、第１、第２のＲＡＭ部分の回
路図。

【図４】この発明の一実施例である信号接続装置のプリ
ント配線基板上における、第１、第２のＲＡＭ部分の回
路図。

【図５】この発明の一実施例である信号接続装置の動作
を示すフロー図。

【図６】この発明の一実施例である信号接続装置のプリ
ント配線基板への第１のＲＡＭの実装を示す斜視図。

【符号の説明】

５０ＣＰＵ５１ＲＯＭ５２、５２１、５２２第１のＲＡＭ５３第２のＲＡＭ６３〜７０半田付け用パット６３１、６３２、６４１、６４２、６５１、６５２、６
６１、６６２、６７１、６７２、６８１、６８２、６９
１、６９２、７０１、７０２半田付け用パット片

Claims

【特許請求の範囲】

【請求項１】基板に設けられ、信号の送受信を行う回
路要素間を信号線を介して接続するための端子と、この端子に所定の回路要素を接続しているときは、所定
のデータ処理を実行するために特定の信号の送受信を前
記の回路要素間に行なわしめ、前記端子に回路要素を接
続していないときは、前記特定データ処理とは別種のデ
ータ処理を実行するために前記の特定信号の送受信を前
記の回路要素間に行なわしめない信号切り換え手段と、を備えている信号接続装置。
【請求項２】前記信号切り換え手段は、前記端子に回
路要素を接続しているときは、異なる信号線同士を短絡
させることで複数の信号線の信号レベルを同じにして前
記特定の信号の送受信を前記の回路要素間に行なわし
め、前記端子に回路要素を接続していないときは、異な
る信号線同士を短絡させずに複数の信号線の信号レベル
を異ならしめて前記の特定の信号の送受信を前記の回路
要素間に行なわしめないものである請求項１記載の信号
接続装置。
【請求項３】前記端子は、複数の信号線が各々結線さ
れている複数の端子片を所定間隔で互いに対向して配置
されて単一の端子を構成するものであり、前記信号切り換え手段は、前記端子への回路要素の端子
の接続が前記単一の端子を構成する複数の端子片に跨っ
てなされることにより、前記の異なる信号線同士の短絡
をなさしめるものである請求項２記載の信号接続装置。