JP4450409B2 - プリンタエンジンの制御基板 - Google Patents

Description

本発明は回路基板に関し、電子回路が分割して実装された複数の基板からなるプリンタエンジンの制御基板に関するものである。

従来、プリンタエンジン（実際に印刷を行う機構（メカニカル）部分）制御用の基板仕様は、製品の要望仕様、例えば、印字速度、印字幅、印字密度、付加機能等により決定され、これに基づいてＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）やメモリ、エンジン制御用回路、外部インタフェース回路等が決定される。図３は、従来のプリンタエンジン制御基板の基本的な構成例を示すブロック図である。同図に示すように、従来のプリンタエンジン制御基板１００は、ＣＰＵ１が処理を実行するための制御プログラム等を記憶するＲＯＭ２と、ＲＯＭ２に記憶されている制御プログラムに従って処理を実行し、各部を制御するＣＰＵ１と、ＣＰＵ１が動作する上で必要となる各種データを記憶するＲＡＭ３と、プリンタエンジンを構成するモータを制御するモータ制御回路４と、サーマルヘッドを制御するサーマルヘッド制御回路５と、センサを制御するセンサ制御回路６と、外部インタフェース回路７と、ＣＰＵ１と各部を接続するＣＰＵのシステムバス８等から構成されている。
また、プリント配線基板に、プリント配線基板を２つに分割するための分割部を設け、分割する前にプリント配線基板に部品を実装するとともに、プリント配線基板が分割部において２つのプリント配線基板に分割されたとき、それら２つのプリント配線基板を互いに接続する複数の配線を実装し、上記部品および配線をはんだ付けする。そして、プリント配線基板を分割部によって２つのプリント配線基板に分割し、ケージング内に立体的に配置することにより、簡単な構成で部品コストと加工コストを低減し、ケージング内にプリント配線基板を立体的に配置することができるようにしたものがある。
また、プリント基板に形成された複数の回路ユニットを分割可能なように、各回路ユニットに強度的に少し劣る部分をミシン目として形成し、分割した後も、分割面で屈曲可能なようにジャンパ線で分離しないように構成し、複数の回路ユニットからなるプリント基板を外部部品と干渉することなく組み込むことができるようにしたものがある。
特開２００２−０８４０４７号公報 特開２００２−２４６７２０号公報

しかしながら、サーマルヘッド方式のプリンタエンジンにおいては、そのプリンタエンジン自体を制御する回路部は、各々の製品仕様に対して殆ど同一であり、共通化できるものがある。一方、用紙幅、ヘッド密度、外部インタフェース、付加価値機能等は製品により異なり、使用する部品や製品自体の価値も異なってくる。また、プリンタを低価格機と高級機に分けた場合、高級機の使用に合わせて基板設計を行えば、共通化を図ることができるが、コスト面においては不利となる。

また、プリント配線基板を２つに分割するものや、プリント基板に強度的に劣る部分を形成して分割し、分割後に屈曲可能かつ分離しないように、ジャンパ線で接続したものがあるが、いずれも基板の配置や組み込みを容易にすることを目的としており、部品の共通化を図ることにより、基板開発のコスト低減や開発期間の短縮を目的とするものではなかった。

本発明はこのような状況に鑑みてなされたものであり、制御基板を、共通化できる部品を実装したメイン基板と共通化できない部品を実装したサブ基板とに分離することにより、製品開発のコスト低減および開発期間の短縮を実現することができるようにするものである。

請求項１に記載のプリンタエンジンの制御基板は、プリンタに搭載される第１の基板と第２の基板とから構成されたプリンタエンジンの制御基板であって、前記第１の基板には、少なくとも、前記第１の基板を前記第２の基板に物理的および電気的に接続するための第１のコネクタと、前記プリンタエンジンの制御部を制御する制御プログラムを記憶するＲＯＭと、前記制御プログラムに従って前記制御部を制御するＣＰＵと、前記ＲＯＭと、前記ＣＰＵと、前記第１のコネクタに接続されるシステムバスと、が実装され、前記第２の基板には、少なくとも、前記第２の基板を前記第１の基板に前記第１のコネクタを介して物理的および電気的に接続するための第２のコネクタと、前記プリンタエンジンを制御する前記制御部と、が実装され、前記第１の基板に実装される前記ＣＰＵは、前記プリンタの性能および機能に応じた処理能力を有し、前記ＲＯＭは、前記プリンタの性能および機能に応じた記憶容量を有し、前記第２の基板に実装される前記制御部は、少なくともモータを制御する第１の制御回路と、サーマルヘッドを制御する第２の制御回路と、センサを制御する第３の制御回路とから構成され前記プリンタの性能および機能に拘わらず共通に使用可能なものとされることを特徴とする。
また、第１の基板には、プリンタの性能および機能に応じた記憶容量を有するＲＡＭがさらに実装されるようにすることができる。
また、第２の基板には、プリンタの性能および機能に応じた記憶容量を有するＲＡＭがさらに実装されるようにすることができる。

本発明の回路基板は、制御基板を、共通化できない部品を実装した第１の基板と共通化できる部品を実装した第２の基板とに分離するようにしたので、第１の基板を新たに開発するだけで新製品を開発することができ、製品開発のコスト低減および開発期間の短縮を実現することができる。また、印字密度や印字速度などの性能に合わせて第１の基板だけ開発することがで、部品を共通化し、生産性の向上および在庫管理の効率を図ることができる。

図１は、本発明の回路基板を応用したプリンタエンジン制御基板の一実施の形態の構成例を示すブロック図である。プリンタエンジン（図示せず）は、プリンタ（図示せず）を構成する実際に印刷を行う機構（メカニカル）部分であり、用紙を搬送するモータと、用紙位置や用紙切れを検出するセンサと、用紙に印字を行うサーマルヘッドと、プリンタに外部機器を接続するための外部インタフェース（Ｉ／Ｆ）等を備えている。そして、同図に示すように、プリンタエンジン制御基板２００は、メイン基板２０１と、サブ基板２０２とから構成され、メイン基板２０１とサブ基板２０２とは、メイン基板２０１に設けられたコネクタ３２と、サブ基板２０２に設けられたコネクタ２２とによって接続できるようになっている。

メイン基板２０１は、サブ基板２０２に設けられたコネクタ２２と接続可能なコネクタ３２と、プリンタエンジンを構成するモータを制御するモータ制御回路４と、サーマルヘッドを制御するサーマルヘッド制御回路５と、センサを制御するセンサ制御回路６と、外部インタフェースを介して接続された外部装置（パーソナルコンピュータ等）との間のデータの送受信を制御する外部インタフェース回路７と、各回路４，５，６，７およびコネクタ３２と接続されたＣＰＵのシステムバス３１とから構成されている。

サブ基板２０２は、メイン基板２０１に設けられたコネクタ３２と接続可能なコネクタ２２と、後述するＣＰＵ１が処理を実行するための制御プログラム等を記憶するＲＯＭ２と、ＲＯＭ２に記憶されている制御プログラムに従って処理を実行し、各部を制御するＣＰＵ１と、ＣＰＵ１が動作する上で必要となる各種データを記憶するＲＡＭ３と、ＣＰＵ１と、ＲＯＭ２およびＲＡＭ３との間でデータやコマンドの送受信を行うためのＣＰＵのシステムバス２１とから構成されている。

サブ基板２０２のコネクタ２２をメイン基板２０１のコネクタ３２に挿入することにより、サブ基板２０２とメイン基板２０１を物理的かつ電気的に接続することができる。サブ基板２０２とメイン基板２０１を接続することにより、サブ基板２０２のＣＰＵのシステムバス２１と、メイン基板２０１のＣＰＵのシステムバス３１とが電気的に接続され、ＣＰＵ１とメイン基板２０１上の各回路４，５，６，７との間でデータやコマンドの送受信が可能となる。

サブ基板２０２には、プリンタの性能や機能に拘わらず共通に用いることができる部品が実装されており、メイン基板２０１には、プリンタの性能や機能に拘わらず共通に用いるということができない部品が実装されている。

例えば、プリンタを、印字幅、印字密度、および印字速度に着目して低価格機と高級機に分けた場合、印字幅が大きくなると、印字データを展開するための記憶容量が比較的大きいメモリが必要となる。また、サーマルヘッドには、例えば、８本／ｍｍ（ミリメートル）、１６本／ｍｍ等、印字密度が異なるものがあり、サーマルヘッドの印字密度が高くなると、それに伴って印字データを展開するための記憶容量が比較的大きいメモリが必要となる。また、印字速度を上げたい場合には、比較的高速なＣＰＵが必要となる。このように、低価格機と高級機では、必要とされるメモリの記憶容量やＣＰＵ能力が異なり、高級機では、低価格機と比較して記憶容量が大きいメモリや、処理能力の高い（処理速度の速い）ＣＰＵ等が用いられ、低価格機では、高級機と比較して記憶容量が小さいメモリや、処理能力の低いＣＰＵ等が用いられる。

いま、図１のサブ基板２０２が低価格機用のものであるとすると、ＣＰＵ１の処理能力は、高級機のものより低く、ＲＯＭ２およびＲＡＭ３の記憶容量は高級機のものよりそれぞれ小さいということになる。

図２は、高級機用のサブ基板２０３の構成例を示すブロック図である。同図に示すように、サブ基板２０３は、メイン基板２０１に設けられたコネクタ３２と接続可能なコネクタ２２と、後述する高速ＣＰＵ１１が処理を実行するための制御プログラム等を記憶する大容量ＲＯＭ１２と、大容量ＲＯＭ１２に記憶されている制御プログラムに従って処理を実行し、各部を制御する高速ＣＰＵ１１と、高速ＣＰＵ１１が動作する上で必要となる各種データを記憶する大容量ＲＡＭ１３と、高速ＣＰＵ１１と、大容量ＲＯＭ１２および大容量ＲＡＭ１３との間でデータやコマンドの送受信を行うためのＣＰＵのシステムバス２１とから構成されている。

高速ＣＰＵ１１の処理速度は、低価格機用のサブ基板２０２に実装されているＣＰＵ１の処理速度より速く、大容量ＲＯＭ１２の記憶容量は、低価格機用のサブ基板２０２に実装されているＲＯＭ２の記憶容量より大きく、大容量ＲＡＭ１３の記憶容量は、低価格機用のサブ基板２０２に実装されているＲＡＭ３の記憶容量より大きい。

サブ基板２０２とサブ基板２０３は、いずれもメイン基板２０１に接続されてメイン基板２０１に実装されている各回路４，５，６，７を制御することができるので、低価格機にはサブ基板２０２とメイン基板２０１をコネクタ２２，３２を介して接続したものをプリンタエンジン制御基板２００として用い、高級機にはサブ基板２０３とメイン基板２０１をコネクタ２２，３２を介して接続したものをプリンタエンジン制御基板２００として用いることにより、メイン基板２０１を共通化することができる。

従って、新製品を開発する場合、新たに開発するプリンタの性能や機能に合わせてサブ基板を設計するだけで新製品用のプリンタエンジン制御基板２００を開発することができるので、開発コストを削減するとともに、開発期間を短縮することができ、新製品開発への対応力を強化することができる。また、サブ基板のみの開発となるので、基板開発に伴うソフトウェアの開発コストを削減するとともに、ソフトウェアの開発期間を短縮することができる。さらに、部品を共通化することにより、生産性の向上および在庫管理の効率化を図ることができる。

なお、上記実施の形態では、サブ基板２０２にＣＰＵ１と、ＲＯＭ２と、ＲＡＭ３を実装し、サブ基板２０３に高速ＣＰＵ１１と、大容量ＲＯＭ１２と、大容量ＲＡＭ１３を実装するようにしたが、サブ基板２０２にはＣＰＵ１と、ＲＯＭ２のみを実装し、サブ基板２０３には高速ＣＰＵ１１と、大容量ＲＯＭ１２のみを実装し、大容量ＲＡＭ１３をメイン基板２０１に実装するようにしてもよい。

また、上記実施の形態において、外部装置とのインタフェースを差別化したい場合には、外部インタフェース回路７をサブ基板２０２およびサブ基板２０３に設けるようにしてもよい。

また、上記各実施の形態の構成及び動作は例であって、本発明の趣旨を逸脱しない範囲で適宜変更することができることは言うまでもない。

本発明を応用したプリンタエンジン制御基板の一実施の形態の構成例を示すブロック図である。 高級機用のサブ基板の構成例を示すブロック図である。 従来のプリンタエンジン制御基板の基本的な構成例を示すブロック図である。

符号の説明

１ ＣＰＵ
２ ＲＯＭ
３ ＲＡＭ
４ モータ制御回路
５ サーマルヘッド制御回路
６ センサ制御回路
７ 外部インタフェース（Ｉ／Ｆ）回路
８，２１，３１ ＣＰＵのシステムバス
１１ 高速ＣＰＵ
１２ 大容量ＲＯＭ
１３ 大容量ＲＡＭ
２２，３２ コネクタ
１００，２００ プリンタエンジン制御基板
２０１ メイン基板
２０２，２０３ サブ基板

Claims (3)

1. プリンタに搭載される第１の基板と第２の基板とから構成されたプリンタエンジンの制御
   基板であって、
   前記第１の基板には、少なくとも、
   前記第１の基板を前記第２の基板に物理的および電気的に接続するための第１のコネクタ
   と、
   前記プリンタエンジンの制御部を制御する制御プログラムを記憶するＲＯＭと、
   前記制御プログラムに従って前記制御部を制御するＣＰＵと、
   前記ＲＯＭと、前記ＣＰＵと、前記第１のコネクタに接続されるシステムバスと、が実装され、
   前記第２の基板には、少なくとも、
   前記第２の基板を前記第１の基板に前記第１のコネクタを介して物理的および電気的に接続するための第２のコネクタと、
   前記プリンタエンジンを制御する前記制御部と、が実装され、
   前記第１の基板に実装される前記ＣＰＵは、前記プリンタの性能および機能に応じた処理能力を有し、前記ＲＯＭは、前記プリンタの性能および機能に応じた記憶容量を有し、
   前記第２の基板に実装される前記制御部は、少なくともモータを制御する第１の制御回路と、サーマルヘッドを制御する第２の制御回路と、センサを制御する第３の制御回路とから構成され前記プリンタの性能および機能に拘わらず共通に使用可能なものとされることを特徴とするプリンタエンジンの制御基板。
2. 前記第１の基板には、前記プリンタの性能および機能に応じた記憶容量を有するＲＡＭがさらに実装されることを特徴とする請求項１に記載のプリンタエンジンの制御基板。
3. 前記第２の基板には、前記プリンタの性能および機能に応じた記憶容量を有するＲＡＭがさらに実装されることを特徴とする請求項１または２に記載のプリンタエンジンの制御基板。
   

Images