JPH081876B2 - Manufacturing method of multilayer capacitor - Google Patents

Manufacturing method of multilayer capacitor

Info

Publication number
JPH081876B2
JPH081876B2 JP26927889A JP26927889A JPH081876B2 JP H081876 B2 JPH081876 B2 JP H081876B2 JP 26927889 A JP26927889 A JP 26927889A JP 26927889 A JP26927889 A JP 26927889A JP H081876 B2 JPH081876 B2 JP H081876B2
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic green
electrode material
internal
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26927889A
Other languages
Japanese (ja)
Other versions
JPH03129811A (en
Inventor
俊紀 天野
進 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP26927889A priority Critical patent/JPH081876B2/en
Priority to DE4091418T priority patent/DE4091418T1/en
Priority to DE4091418A priority patent/DE4091418C2/en
Priority to US07/663,942 priority patent/US5144527A/en
Priority to PCT/JP1990/001075 priority patent/WO1991003064A1/en
Priority to GB9103350A priority patent/GB2242070B/en
Publication of JPH03129811A publication Critical patent/JPH03129811A/en
Publication of JPH081876B2 publication Critical patent/JPH081876B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層コンデンサの製造方法に関し、より特
定的には、内部電極と誘電体側面との間のサイドマージ
ン領域の形成工程が改良された積層コンデンサの製造方
法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer capacitor, and more particularly, to an improved method for forming a side margin region between an internal electrode and a dielectric side surface. To a method for manufacturing a multilayer capacitor.

〔従来の技術〕[Conventional technology]

コンデンサの小型化・大容量化を果たすために、積層
コンデンサが広く用いられている。積層コンデンサは、
例えば第2図(a)及び(b)に示すように、内部電極
材1,2が塗布されたセラミックグリーンシート3,4を用意
し、それぞれを交互に複数枚積層し、さらに必要に応じ
上下に内部電極材の塗布されていないセラミックグリー
ンシートを積層し、得られた積層体を厚み方向に圧着し
た後に焼成し、内部電極材1,2の引出されている焼結体
端面に外部電極を形成することにより得られる。
Multilayer capacitors are widely used in order to achieve miniaturization and large capacity of capacitors. Multilayer capacitors are
For example, as shown in FIGS. 2 (a) and 2 (b), prepare ceramic green sheets 3 and 4 to which internal electrode materials 1 and 2 are applied, alternately stack a plurality of sheets, and further, if necessary, the upper and lower layers. The ceramic green sheets on which the internal electrode material is not applied are laminated on the laminated body, the obtained laminated body is pressure-bonded in the thickness direction and then fired, and the external electrode is attached to the end surface of the sintered body where the internal electrode materials 1 and 2 are drawn out. It is obtained by forming.

ところで、セラミックグリーンシート3,4上に形成さ
れている内部電極材1,2は、各セラミックグリーンシー
ト3,4の第1の端縁3a,4aから第2の端縁3b,4b側に向か
って延びるように印刷されている。また、各内部電極材
1,2は、セラミックグリーンシート3,4の側端縁3c,3d,4
c,4dとの間に、幅xのサイドマージン領域5を残すよう
な幅に印刷されている。
By the way, the internal electrode materials 1 and 2 formed on the ceramic green sheets 3 and 4 are directed from the first end edges 3a and 4a of the respective ceramic green sheets 3 and 4 toward the second end edges 3b and 4b. It is printed so as to extend. In addition, each internal electrode material
1, 2 are the side edges 3c, 3d, 4 of the ceramic green sheets 3, 4
The width is printed such that the side margin area 5 of width x is left between c and 4d.

サイドマージン領域5を設けているのは、内部電極材
1,2の上下に位置するセラミックグリーンシート同士の
密着性を高めると共に、内部電極材1,2が焼結後に焼結
体の側面に露出することを防止するためである。
The side margin region 5 is provided by the internal electrode material.
This is to improve the adhesion between the ceramic green sheets located above and below the 1, 2 and prevent the internal electrode materials 1, 2 from being exposed on the side surface of the sintered body after sintering.

〔発明が解決しようとする技術的課題〕[Technical problem to be solved by the invention]

しかしながら、サイドマージン領域5の幅xが広い場
合には、当然のことながら、内部電極材1,2の幅が狭ま
り、大容量化を妨げることになる。従って、より小型化
・大容量化を果たすには、サイドマージン領域5の幅は
狭い方が好ましい。
However, when the width x of the side margin region 5 is wide, the widths of the internal electrode materials 1 and 2 are naturally narrowed, which hinders an increase in capacity. Therefore, it is preferable that the width of the side margin region 5 is narrow in order to achieve further miniaturization and large capacity.

他方、積層コンデンサの量産に際しては、第3図
(a)及び(b)に示すように、比較的大きな母セラミ
ックグリーンシート6,7を用意し、その一方主面に複数
の母内部電極材8,9を形成したものを交互に複数枚積層
した後に、一点鎖線A,Bに沿う部分で積層体を切断する
ことにより、個々の積層型誘電体生チップを得、該個々
の積層型誘電体生チップを焼成することにより個々の積
層コンデンサ用の焼結体を得ている。
On the other hand, in mass production of the multilayer capacitor, as shown in FIGS. 3 (a) and 3 (b), relatively large mother ceramic green sheets 6 and 7 are prepared, and one main surface thereof has a plurality of mother inner electrode materials 8. After alternately laminating a plurality of products with the formation of 9 and 9, the laminated body is cut at a portion along the dashed lines A and B to obtain individual laminated dielectric raw chips, and the individual laminated dielectrics. Sintered bodies for individual multilayer capacitors are obtained by firing raw chips.

ところが、複数の母内部電極材8,9の印刷に際して
は、印刷用クスリーンの経時的な変形により印刷ずれが
生じざるを得ない。また、母内部電極材8,9が形成され
た母セラミックグリーンシート6,7の積層に際しても、
幾分かの積層ずれが生じざるを得ない。その結果、切断
後に個々の誘電体生チップにおいて、内部電極材が誘電
体生チップの側面に露出することがある。内部電極材が
誘電体生チップの側面に露出すると、得られた焼結体に
おいて耐圧不良や内部電極同士の短絡が生じる。
However, when the plurality of mother internal electrode materials 8 and 9 are printed, print displacement is unavoidable due to the temporal deformation of the printing screen. Also, when laminating the mother ceramic green sheets 6 and 7 on which the mother internal electrode materials 8 and 9 are formed,
Some stacking misalignment is unavoidable. As a result, in each dielectric raw chip after cutting, the internal electrode material may be exposed on the side surface of the dielectric raw chip. If the internal electrode material is exposed on the side surface of the dielectric raw chip, the obtained sintered body may have a poor withstand voltage or a short circuit between the internal electrodes.

また、上記のようにセラミックグリーンシートに積層
ずれが生じた場合、内部電極同士の重なり面積も小さく
なり、取得容量が設計容量よりも低下するおそれがあっ
た。
Further, when the ceramic green sheets are misaligned as described above, the overlapping area of the internal electrodes is also reduced, and the obtained capacitance may be lower than the designed capacitance.

さらに、露出しないまでも、内部電極が焼結体の側面
近傍にまで至っている場合、すなわち第2図(a),
(b)のサイドマージン領域5が狭い場合には、これま
た耐圧不良が生じたり、上下のセラミック層の密着強度
が十分でないため焼結後の層剥がれが生じたりする原因
となる。
Furthermore, when the internal electrode reaches the vicinity of the side surface of the sintered body even before it is not exposed, that is, in FIG.
When the side margin region 5 of (b) is narrow, this also causes a breakdown voltage failure or peeling of the layer after sintering due to insufficient adhesion strength between the upper and lower ceramic layers.

また、第4図に第2図(a)のIV−IV線に沿う断面図
で示すように、セラミックグリーンシート3よりも幅の
狭い内部電極材1を印刷した場合には、内部電極材1の
側端縁部分1a,1aにおいて内部電極材1の厚みが他の部
分に比べて厚くなりがちである。その結果、積層・焼結
後に内部電極の側端縁部分においてセラミック層間に層
剥がれが生じ易いという問題もあった。
As shown in FIG. 4 in a sectional view taken along line IV-IV in FIG. 2A, when the internal electrode material 1 having a width narrower than that of the ceramic green sheet 3 is printed, the internal electrode material 1 In the side edge portions 1a, 1a, the thickness of the internal electrode material 1 tends to be thicker than other portions. As a result, there is also a problem that layer peeling easily occurs between the ceramic layers at the side edge portions of the internal electrodes after lamination and sintering.

上記のような種々の理由により、サイドマージン領域
5の幅xが狭い方が好ましいにも拘らず、従来の積層コ
ンデンサの製造方法では、該幅xを必要以上に大きくす
る必要があった。従って、小型化・大容量化の妨げとな
っていた。また、積層ずれによる容量のばらつきや層剥
がれも無視できなかった。
Although it is preferable that the width x of the side margin region 5 is narrow for various reasons as described above, the width x needs to be increased more than necessary in the conventional method for manufacturing a multilayer capacitor. Therefore, it has been an obstacle to miniaturization and large capacity. In addition, variations in capacity and layer peeling due to stacking deviation cannot be ignored.

よって、本発明の目的は、従来の積層コンデンサに比
べて、より一層小型化・大容量化を果たすことが可能で
あり、容量値のばらつきが少なく、かつ比較的簡単な工
程で製造し得る安価な積層コンデンサの製造方法を提供
することにある。
Therefore, the object of the present invention is to achieve further miniaturization and large capacity as compared with the conventional multilayer capacitor, less variation in the capacitance value, and inexpensive that can be manufactured by a relatively simple process. Another object of the present invention is to provide a method of manufacturing a multilayer capacitor.

〔技術的課題を解決するための手段〕[Means for solving technical problems]

本発明は、間に内部電極を介在させて複数の誘電体セ
ラミック層が積層されており、前記誘電体セラミック層
よりも内部電極の幅が狭くされており、それによって内
部電極の側方にサイドマージン領域が設けられた積層コ
ンデンサの製造方法であり、下記の工程を少なくとも具
備することを特徴とする。
According to the present invention, a plurality of dielectric ceramic layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is narrower than that of the dielectric ceramic layer, whereby the side electrode is laterally disposed to the internal electrode. A method of manufacturing a multilayer capacitor provided with a margin region, characterized by comprising at least the following steps.

すなわち、一の端縁に沿うように該端縁近傍に難エッ
チング性材料よりなる第1の内部電極材が、該1の内部
電極材に連ねられるようにかつ前記一の端縁と対向する
端縁側に延びるように易エッチング性材料によりなる第
2の内部電極材が全幅にわたるように付与された複数枚
のセラミックグリーンシートが、第1の内部電極材が付
与された側の端縁が厚み方向において交互に反対側の端
面に位置するように積層された積層型の誘電体生チップ
を得る工程と、 前記積層型の誘電体生チップを焼成してセラミックグ
リーンシートを焼結すると共に、第1,第2の内部電極材
を焼付けて第1,第2の内部電極部よりなる複数の内部電
極を形成する工程と、 前記焼結体を、第2の内部電極部を選択的に蝕刻する
薬剤によりエッチングして、第2の内部電極部の少なく
とも焼結体側面に露出している部分及びその近傍を除去
することにより、サイドマージン領域を形成する工程
と、 前記焼結体の内部電極の引出されている一対の端面に
外部電極を形成する工程とを備えることを特徴とを備え
る。
That is, a first internal electrode material made of a material that is difficult to etch is formed near the edge along the one edge so that the first internal electrode material is connected to the one internal electrode material and faces the one edge. A plurality of ceramic green sheets provided with a second internal electrode material made of an easily-etchable material so as to extend to the edge side so as to extend over the entire width, and the edge on the side provided with the first internal electrode material has a thickness direction. In the step of obtaining a laminated type dielectric raw chip which is laminated so as to be alternately located on the opposite end face in, and sintering the ceramic type green sheet by firing the laminated type dielectric raw chip, A step of baking a second inner electrode material to form a plurality of inner electrodes composed of first and second inner electrode portions; and a chemical for selectively etching the second inner electrode portion of the sintered body. Etching with the second internal A side margin region by removing at least a portion of the portion exposed on the side surface of the sintered body and the vicinity thereof, and an external electrode is formed on a pair of end faces of the internal electrode of the sintered body. And a step of forming.

〔作用〕[Action]

本発明の製造方法では、積層型の焼結体を得た後に、
エッチングによりサイドマージン領域が形成されるの
で、エッチング状態をコントロールすることによってサ
イドマージン領域の幅を正確に形成することができる。
従って、内部電極同士の重なり面積を正確に制御するこ
とができ、ひいては容量ばらつきを低減することができ
る。
In the manufacturing method of the present invention, after obtaining a laminated type sintered body,
Since the side margin region is formed by etching, the width of the side margin region can be accurately formed by controlling the etching state.
Therefore, it is possible to accurately control the overlapping area of the internal electrodes and to reduce the capacitance variation.

また、誘電体セラミック層と同一幅の内部電極材を間
に介在させた誘電体生チップを用いるものであるため、
生チップを得るための積層に際し、積層ずれを考慮して
必要以上にサイドマージン領域の幅を広げる必要がな
い。従って、より小型化・大容量の積層コンデンサを得
ることができる。
In addition, since a dielectric raw chip with an internal electrode material having the same width as the dielectric ceramic layer interposed therebetween is used,
When stacking to obtain a raw chip, it is not necessary to unnecessarily widen the width of the side margin region in consideration of stacking deviation. Therefore, it is possible to obtain a multilayer capacitor having a smaller size and a larger capacity.

しかも、上記の積層ずれに対する許容度が大きいた
め、焼結に先立つ積層作業を容易に行うことがでる。
Moreover, since the tolerance for the above-mentioned stacking deviation is large, the stacking work prior to the sintering can be easily performed.

さらに、第1の内部電極部は難エッチング性材料より
なるため、焼結体全体をエッチング用の薬剤に浸漬する
ことにより、第2の内部電極部の焼結体側面に露出して
いる部分のみを確実にエッチングすることができるた
め、焼結体全体をエッチング用薬剤に浸漬することによ
り簡単に上記エッチングを行い得る。
Furthermore, since the first internal electrode portion is made of a material that is difficult to etch, only the portion of the second internal electrode portion exposed on the side surface of the sintered body is immersed in the etching agent. Since it can be reliably etched, the above etching can be easily performed by immersing the entire sintered body in an etching agent.

〔実施例の説明〕[Explanation of Example]

以下、図面を参照しつつ、本発明の一実施例の製造方
法を説明する。
Hereinafter, a manufacturing method according to an embodiment of the present invention will be described with reference to the drawings.

第5図は、本実施例の製造方法に用いられる誘電体材
料を主体とする母セラミックグリーンシート及びその上
面に形成される内部電極材の塗布形状を説明するための
分解斜視図である。
FIG. 5 is an exploded perspective view for explaining a mother ceramic green sheet mainly made of a dielectric material used in the manufacturing method of the present embodiment and the coating shape of the internal electrode material formed on the upper surface thereof.

矩形の母セラミックグリーンシート11の上面におい
て、一方端縁11aに沿うように、第1の内部電極材12aが
帯状に印刷されている。この第1の内部電極材12aと所
定距離を隔てて、同じく第1の内部電極材12bが一方端
縁11aに平行に印刷されている。そして、残りの領域に
は、第1,第2の内部電極材12a,12bよりも広幅の第2の
内部電極材13a,13bが印刷されている。
On the upper surface of the rectangular mother ceramic green sheet 11, the first internal electrode material 12a is printed in a strip shape along the one edge 11a. The first internal electrode material 12b is also printed in parallel with the first end edge 11a at a predetermined distance from the first internal electrode material 12a. Then, in the remaining area, second internal electrode materials 13a and 13b having a width wider than that of the first and second internal electrode materials 12a and 12b are printed.

同様に、セラミックグリーンシート14の上面にも、第
1の内部電極材15a,15b及び第2の内部電極材16a,16bが
印刷されている。第5図から明らかなように、母セラミ
ックグリーンシート14の上面に印刷された内部電極材の
印刷パターンは、セラミックグリーンシート11の上面に
形成された内部電極材の印刷パターンを180度反転させ
たものに相当する。
Similarly, the first inner electrode materials 15a and 15b and the second inner electrode materials 16a and 16b are also printed on the upper surface of the ceramic green sheet 14. As is apparent from FIG. 5, the print pattern of the internal electrode material printed on the upper surface of the mother ceramic green sheet 14 was obtained by reversing the print pattern of the internal electrode material formed on the upper surface of the ceramic green sheet 11 by 180 degrees. Equivalent to a thing.

上述したセラミックグリーンシート11,14は、誘電体
セラミックスを主体とするセラミック・スラリーを、例
えばドクターブレード法等により、図示の形状に成形す
ることにより得られる。
The above-mentioned ceramic green sheets 11 and 14 are obtained by molding a ceramic slurry mainly composed of dielectric ceramics into the shape shown in the drawing by, for example, the doctor blade method.

内部電極材12a〜13b,15a〜16bは、導電性材料を有機
質バインダと共に混練してなる導電ペーストで構成され
ている。導電性材料としては、Ni、Cu、AgまたはAg−Pd
のような種々の金属材料を用いることができる。
The internal electrode materials 12a to 13b and 15a to 16b are made of a conductive paste obtained by kneading a conductive material with an organic binder. As the conductive material, Ni, Cu, Ag or Ag-Pd
Various metal materials such as can be used.

なお、第1の内部電極材12a,12b,15a,15bと、第2の
内部電極材13a,13b,16a,16bとは、異なる材料で構成さ
れている。すなわち、第1の内部電極材12a,12b,15a,15
bは、後述するエッチング工程により使用されるエッチ
ング用の薬剤により蝕刻され難い材料で構成されてお
り、他方、第2の内部電極材13a,13b,16a,16bは、エッ
チング用薬剤によりエッチングされ易い材料により構成
されている。
The first internal electrode materials 12a, 12b, 15a, 15b and the second internal electrode materials 13a, 13b, 16a, 16b are made of different materials. That is, the first internal electrode materials 12a, 12b, 15a, 15
b is made of a material that is difficult to be etched by an etching agent used in the etching step described later, while the second internal electrode materials 13a, 13b, 16a, 16b are easily etched by the etching agent. It is composed of materials.

第5図に示したセラミックグリーンシート11,14を、
交互に複数枚積層し、さらに、必要に応じ最上部あるい
は最下部に内部電極材が付与されていないセラミックグ
リーンシートを積層し、第5図の一点鎖線A及びBに相
当する部分で切断することにより、第6図に示す積層型
誘電体生チップ17を得ることができる。
The ceramic green sheets 11 and 14 shown in FIG.
Alternately stacking a plurality of sheets, and further stacking ceramic green sheets with no internal electrode material provided on the top or bottom as necessary, and cutting at the portions corresponding to the one-dot chain lines A and B in FIG. Thus, the laminated dielectric raw chip 17 shown in FIG. 6 can be obtained.

誘電体生チップ17では、最上部に内部電極材が付与さ
れていないセラミックグリーンシート18が積層されてい
る。なお、理解を容易とするために、誘電体生チップ17
内の内部電極材については、第5図に示した各内部電極
材と同一の参照番号を付して説明することにする。
In the dielectric raw chip 17, a ceramic green sheet 18 to which an internal electrode material is not applied is laminated on the uppermost part. In addition, for easy understanding, the dielectric raw chip 17
The internal electrode materials therein will be described with the same reference numerals as the internal electrode materials shown in FIG.

誘電体生チップ17の対向している第1,第2の側面17a,
17bには、それぞれ、第1の内部電極材12a,12a,12a及び
15a,15a,15aが露出されている。また、第1の内部電極
材12a,15aに連ねられるように配置されている第2の内
部電極材13a,16aは、セラミックグリーンシートと同一
幅を有するので誘電体生チップ17の第3,第4の側面17c,
17dに露出されている。
First and second side surfaces 17a of the dielectric raw chip 17 facing each other,
17b respectively include the first inner electrode materials 12a, 12a, 12a and
15a, 15a, 15a are exposed. Further, the second internal electrode materials 13a, 16a arranged so as to be connected to the first internal electrode materials 12a, 15a have the same width as the ceramic green sheet, so that the third, third 4 side 17c,
Exposed to 17d.

さらに、第2の内部電極材13a,16aの第1の内部電極
材12a,15aが設けられている側と反対側の端部が第2ま
たは第1の側面17bまたは17aにおいても露出されてい
る。
Furthermore, the end of the second inner electrode material 13a, 16a opposite to the side on which the first inner electrode material 12a, 15a is provided is also exposed on the second or first side surface 17b or 17a. .

上述のように、誘電体生チップ17を得るにあたって
は、第5図に示したセラミックグリーンシート11,14を
複数枚積層し、一点鎖線A,Bに沿う部分に相当の部分で
切断することにより得られる。従って、第2図従来例の
ように、予めサイドマージン領域5の幅xを考慮して積
層体を切断する必要がないため、誘電体生チップ17を極
めて簡単にかつ安定に得ることができる。
As described above, in obtaining the dielectric raw chip 17, by laminating a plurality of ceramic green sheets 11 and 14 shown in FIG. 5 and cutting the green green sheets 11 and 14 at a portion corresponding to the one-dot chain lines A and B, can get. Therefore, unlike the conventional example of FIG. 2, it is not necessary to cut the laminated body in consideration of the width x of the side margin region 5 in advance, so that the dielectric raw chip 17 can be obtained extremely easily and stably.

なお、第5図に示した母セラミックグリーンシート1
1,14を用いて、一度に多数の誘電体生チップ17を製造す
る必要は必ずしもない。すなわち、個々の誘電体生チッ
プ17を積層するのに必要な大きさの矩形のセラミックグ
リーンシート上にセラミックグリーンシートと同一幅の
各内部電極材を印刷したものを積層し、それによって誘
電体生チップ17を用意してもよい。
The mother ceramic green sheet 1 shown in FIG.
It is not always necessary to manufacture a large number of dielectric raw chips 17 at one time by using 1,14. That is, a rectangular ceramic green sheet having a size necessary for stacking the individual dielectric raw chips 17 is printed with each internal electrode material having the same width as the ceramic green sheet, and the dielectric green sheets are stacked. Chip 17 may be prepared.

次に、誘電体中チップ17を厚み方法にプレスする。こ
のプレスは、焼結に先立ち誘電体生チップ17の密度を高
めると共に、各セラミックグリーンシート間の密着性を
高めるために行うものである。
Next, the chip in dielectric 17 is pressed by the thickness method. This pressing is performed to increase the density of the dielectric green chips 17 and to improve the adhesion between the ceramic green sheets before sintering.

第2図を参照して説明した従来法では、この焼結に先
立つプレスに際し、内部電極材1,2がセラミックグリー
ンシート3,4よりも狭い面積に印刷されていたため、内
部電極材1,2の重なり合っている領域、内部電極材1,2の
みが存在する領域及び内部電極材1,2が全く存在しない
領域の3種の領域においてプレス圧がばらつきがちであ
った。すなわち、内部電極材1,2の重なり合っている領
域においてのみ高いプレス圧が与えられ、その他の領域
では十分なプレス圧がかからず、焼結後の層剥がれの原
因となっていた。
In the conventional method described with reference to FIG. 2, the internal electrode materials 1 and 2 were printed in a smaller area than the ceramic green sheets 3 and 4 during the press prior to this sintering. The press pressures tended to vary in the three types of regions, namely, the overlapping region, the region where only the internal electrode materials 1 and 2 exist, and the region where the internal electrode materials 1 and 2 do not exist at all. That is, a high pressing pressure is applied only to the area where the internal electrode materials 1 and 2 are overlapped with each other, and sufficient pressing pressure is not applied to other areas, which causes layer peeling after sintering.

これに対して、本実施例の製造方法では、第6図及び
第7図(a)及び(b)に示すように、誘電体生チップ
17を平面視した場合の全領域において、内部電極材が重
なりあっている。従って、全領域が十分に大きなプレス
圧によりプレスされるため、後述の焼成によって層剥が
れの生じ難い緻密な焼結体を得ることができる。
On the other hand, in the manufacturing method of this embodiment, as shown in FIGS. 6 and 7 (a) and (b), the dielectric raw chip is used.
The internal electrode materials are overlapped with each other in the entire area when 17 is viewed in plan. Therefore, since the entire region is pressed by a sufficiently large pressing pressure, it is possible to obtain a dense sintered body in which layer peeling is unlikely to occur due to firing described later.

また、第4図に示したように、従来の製造方法では、
内部電極材の側端縁部分1a,1bが他の部分よりも厚くな
りがちであり、そのため複数枚のセラミックグリーンシ
ートを積層した場合、内部電極材の厚みが幅方向におい
て均一でないため、焼結後に層剥がれが生じ易かった。
Further, as shown in FIG. 4, in the conventional manufacturing method,
The side edge portions 1a, 1b of the internal electrode material tend to be thicker than other portions, and therefore, when a plurality of ceramic green sheets are laminated, the thickness of the internal electrode material is not uniform in the width direction. Layer peeling was likely to occur later.

これに対して、本実施例では、第8図に相当の断面図
で示すように、内部電極材13aがセラミックグリーンシ
ート11′の全幅に至る幅に形成されているため、内部電
極材13aの厚みは幅方向において一様とされる。従っ
て、内部電極材の幅方向の厚みの不均一性に起因するデ
ラミネーションの発生を効果的に防止し得る。なお、セ
ラミックグリーンシート11′は、生チップ17内のセラミ
ックグリーンシート層の一層を抜き出して示したもので
ある。
On the other hand, in this embodiment, as shown in the cross-sectional view corresponding to FIG. 8, the internal electrode material 13a is formed to have a width extending to the entire width of the ceramic green sheet 11 '. The thickness is uniform in the width direction. Therefore, it is possible to effectively prevent the occurrence of delamination due to the nonuniformity of the thickness of the internal electrode material in the width direction. The ceramic green sheet 11 'is shown by extracting one layer of the ceramic green sheet layer in the raw chip 17.

次に、プレスされた誘電体生チップ17を焼成し、内部
電極材及びセラミックグリーンシートを一体焼成する。
なお、以下の説明においては、焼成により焼付けられた
各内部電極部は、上述した各内部電極材と同一の参照番
号を付して説明する。
Next, the pressed dielectric green chip 17 is fired to integrally fire the internal electrode material and the ceramic green sheet.
In addition, in the following description, each internal electrode portion baked by firing is described with the same reference numeral as each internal electrode material described above.

第9図に示すように、得られた焼結体20内には、複数
の内部電極21,22が厚み方向において誘電体セラミック
層を介して重なり合うように配置されている。そして、
内部電極21では、第1の内部電極部12aが第1の側面20a
に露出されており、内部電極22では、第1の内部電極部
15aが第2の側面20bに露出されている。また、内部電極
21においては、第2の内部電極部13aは側面20c,20dと、
第2の側面20bに露出されている。同様に、内部電極22
では、第2の内部電極部16aは側面20c,20dと、第1の側
面20aとに露出されている。
As shown in FIG. 9, a plurality of internal electrodes 21 and 22 are arranged in the obtained sintered body 20 so as to overlap each other with a dielectric ceramic layer in the thickness direction. And
In the internal electrode 21, the first internal electrode portion 12a has the first side surface 20a.
Is exposed to the inner electrode 22, and the first inner electrode portion is
15a is exposed on the second side surface 20b. Also, internal electrodes
In 21, the second internal electrode portion 13a has side surfaces 20c and 20d,
It is exposed on the second side surface 20b. Similarly, the internal electrode 22
Then, the second inner electrode portion 16a is exposed to the side surfaces 20c and 20d and the first side surface 20a.

すなわち、焼結体20の厚み方向において、第1の内部
電極部12a,15aが交互に、第1,第2の側面20a,20bに露出
するように、各複数の内部電極21,22が配置されてい
る。
That is, in the thickness direction of the sintered body 20, the plurality of internal electrodes 21 and 22 are arranged so that the first internal electrode portions 12a and 15a are alternately exposed to the first and second side surfaces 20a and 20b. Has been done.

次に、焼結体25を、第2の内部電極部13a,16aを選択
的に蝕刻する薬剤に浸漬し、エッチングを行う。エッチ
ング後の状態を第10図に斜視図で、第1図に平面断面図
で示す。
Next, the sintered body 25 is immersed in a chemical that selectively etches the second internal electrode portions 13a and 16a, and etching is performed. The state after etching is shown in a perspective view in FIG. 10 and a plan sectional view in FIG.

第1図から明らかなように、エッチングにより、第2
の内部電極部13aの焼結体側面20c,20d,20bに露出してい
る部分及びその近傍が除去される。すなわち、このエッ
チングにより、第2の内部電極部13aの側方にサイドマ
ージン領域23,24並びに側面20bとの間に先端マージン領
域25が形成される。この場合、第1の内部電極部12aは
エッチングにより蝕刻されない。
As is clear from FIG. 1, the second
The portions of the internal electrode portion 13a exposed on the side surfaces 20c, 20d, 20b of the sintered body and the vicinity thereof are removed. That is, by this etching, the tip margin region 25 is formed between the side margin regions 23 and 24 and the side face 20b on the side of the second internal electrode portion 13a. In this case, the first internal electrode portion 12a is not etched by etching.

すなわち、上記エッチングに際しては、第2の内部電
極部13a,16aのみを選択に蝕刻する薬剤を用いる。ま
た、前述のように、第2の内部電極部13a,16a用内部電
極材は易エッチング性材料により構成されており、第1
の内部電極部12a,15aを構成する電極ペーストは難エッ
チング性材料により構成されている。
That is, a chemical that selectively etches only the second internal electrode portions 13a and 16a is used for the etching. Further, as described above, the internal electrode material for the second internal electrode portions 13a and 16a is made of the easily-etchable material,
The electrode paste forming the internal electrode portions 12a and 15a is made of a material that is difficult to etch.

第1図では、内部電極21が形成されている部分のみを
図示したが、内部電極22の形成されている部分において
も、同様にサイドマージン領域及び側面20aとの間の先
端マージン領域が形成される。
Although FIG. 1 shows only the portion where the internal electrode 21 is formed, the side margin area and the tip margin area between the side surface 20a are also formed in the portion where the internal electrode 22 is formed. It

上記各サイドマージン領域23,24及び先端マージン領
域25の幅は、エッチング条件、すなわち薬剤の種類及び
濃度並びにエッチング時間等を調整することにより、正
確に制御することができる。従って、内部電極同士の重
なり面積を正確に設定することができる。
The widths of the side margin regions 23 and 24 and the tip margin region 25 can be accurately controlled by adjusting the etching conditions, that is, the type and concentration of the chemical, the etching time, and the like. Therefore, the overlapping area of the internal electrodes can be set accurately.

また、焼結までの積層工程等に関わらず、サイドマー
ジン領域23,24を形成し得るので、完成された積層コン
デンサにおける内部電極同士の短絡等を防止するのに必
要かつ十分な幅のサイドマージン領域23,24を形成すれ
ばよい。すなわち、従来法の場合に比べて、より幅の狭
いサイドマージン領域を形成し得るので、小型・大容量
の積層コンデンサを実現することができる。
In addition, since the side margin regions 23 and 24 can be formed regardless of the lamination process up to sintering, etc., the side margin having a width sufficient and sufficient to prevent short circuit between internal electrodes in the completed multilayer capacitor. The regions 23 and 24 may be formed. That is, a side margin region having a narrower width than that of the conventional method can be formed, so that a small-sized and large-capacity multilayer capacitor can be realized.

次に、第10図に示した焼結体20の第1,第2の側面20a,
20bに、第11図に示すように、一対の外部電極26,27を形
成する。外部電極26,27は、導電ペーストを塗布・焼付
けることにより形成し得るが、めっきやスパッタリング
等の他の導電膜形成法を適宜用いて形成してもよい。
Next, the first and second side surfaces 20a of the sintered body 20 shown in FIG.
A pair of external electrodes 26, 27 are formed on 20b as shown in FIG. The external electrodes 26, 27 can be formed by applying and baking a conductive paste, but other conductive film forming methods such as plating and sputtering may be appropriately used.

なお、第12図に、第10図のXII−XII線に沿う断面図で
示すように、上記エッチング後に、サイドマージン領域
23,24や先端マージン領域の形成に伴って、空隙28が成
形される。この空隙28が無視できない大きさの場合に
は、第13図に示すように、シール材29を充填してもよ
い。シール材29としては、絶縁性や耐湿性に優れた合成
樹脂を用いることが好ましい。
Note that, as shown in FIG. 12 in a sectional view taken along line XII-XII in FIG. 10, after the etching, the side margin region is
The void 28 is formed along with the formation of 23, 24 and the tip margin region. When the size of the void 28 is not negligible, a sealing material 29 may be filled as shown in FIG. As the sealing material 29, it is preferable to use a synthetic resin having excellent insulation and moisture resistance.

また、シール材29の充填は、第10図の状態で行うこと
が好ましい。外部電極26,27の形成前にシール材29を充
填することにより、先端マージン領域にもシール材を充
填し得るので、内部電極21または22と、他方の内部電極
22または21に接続される外部電極との短絡を確実に防止
し得るからである。
Further, the filling of the sealing material 29 is preferably performed in the state shown in FIG. By filling the sealing material 29 before the formation of the external electrodes 26, 27, the sealing material can be filled also in the tip margin region, so that the internal electrode 21 or 22 and the other internal electrode can be filled.
This is because it is possible to reliably prevent a short circuit with an external electrode connected to 22 or 21.

第14図(a)及び(b)は、本発明の他の実施例に用
い得るセラミックグリーンシート及びその上に形成され
る外部電極ペーストの印刷形状を説明するための各平面
図である。第14図(a)に示すように、矩形のセラミッ
クグリーンシート31上に、一方端縁31aに沿うように難
エッチング性材料よりなる第1の内部電極材32を印刷
し、該第1の内部電極材32に連なるように易エッチング
性内部電極材33を印刷したものを用意する。ここでは、
第2の内部電極材33は、セラミックグリーンシート31の
他方端縁31bには至らない長さとされている。同様に、
第14図(b)に示すように、セラミックグリーンシート
34上に、第1,第2の内部電極材35,36を、セラミックグ
リーンシート31上とは位置を反転させた状態に印刷した
ものを用意する。
FIGS. 14 (a) and 14 (b) are plan views for explaining a ceramic green sheet that can be used in another embodiment of the present invention and a printed shape of an external electrode paste formed thereon. As shown in FIG. 14 (a), a first internal electrode material 32 made of a hard-to-etch material is printed on a rectangular ceramic green sheet 31 along one edge 31a, and the first internal electrode material 32 is printed. An easily-etchable internal electrode material 33 is printed so as to be continuous with the electrode material 32. here,
The length of the second internal electrode material 33 does not reach the other end edge 31b of the ceramic green sheet 31. Similarly,
As shown in Figure 14 (b), a ceramic green sheet
A material is prepared by printing the first and second internal electrode materials 35, 36 on 34, with the position reversed from that on the ceramic green sheet 31.

このセラミックグリーンシート31,34を複数枚積層
し、必要に応じ、最上部及び最下部に電極ペーストが印
刷されていないセラミックグリーンシートを積層し、誘
電体生チップを得てもよい。この場合、第2の内部電極
材33,36が端縁31b,34bに至らないように形成されている
ため、エッチングは、第2の内部電極材33,36の側端縁
部分においてのみ行えばよい。すなわち、前述した実施
例における先端マージン領域は、内部電極材の印刷して
いない領域を設けておくことにより形成される。
A plurality of the ceramic green sheets 31 and 34 may be laminated, and if necessary, ceramic green sheets having no electrode paste printed on the uppermost and lowermost portions may be laminated to obtain a dielectric raw chip. In this case, since the second inner electrode materials 33, 36 are formed so as not to reach the edges 31b, 34b, etching should be performed only on the side edge portions of the second inner electrode materials 33, 36. Good. That is, the leading edge margin region in the above-described embodiment is formed by providing a region where the internal electrode material is not printed.

また、第5図に示した母セラミックグリーンシートに
代えて、第15図(a)及び(b)に示す母セラミックグ
リーンシート37,38を交互に複数枚積層してもよい。第1
5図(a)の例では、積層後に、第15図(a)及び
(b)の一点鎖線A及びBに沿って切断することにな
る。もっとも、第5図に示したセラミックグリーンシー
ト14の上面に形成される内部電極材の印刷形状は、セラ
ミックグリーンシート11の上面に形成された内部電極材
の印刷形状を反転させたものに相当するため、印刷形状
は1種類のみでよかったのに対し、第15図の例では異な
る印刷形状に第1,第2の内部電極材が印刷されたセラミ
ックグリーンシート37,38の2種を用意しなければなら
ない。
Further, instead of the mother ceramic green sheets shown in FIG. 5, a plurality of mother ceramic green sheets 37, 38 shown in FIGS. 15 (a) and 15 (b) may be alternately laminated. First
In the example of FIG. 5 (a), after stacking, cutting is performed along the alternate long and short dash lines A and B of FIGS. 15 (a) and 15 (b). However, the printed shape of the internal electrode material formed on the upper surface of the ceramic green sheet 14 shown in FIG. 5 is equivalent to the inverted printed shape of the internal electrode material formed on the upper surface of the ceramic green sheet 11. For this reason, only one type of printed shape was required, but in the example of FIG. 15, two types of ceramic green sheets 37, 38 in which the first and second internal electrode materials are printed in different printed shapes must be prepared. I have to.

〔発明の効果〕〔The invention's effect〕

以上のように、本発明の製造方法では、内部電極側方
のサイドマージン領域が、焼結体側面に露出している第
2の内部電極部の側端縁部分及びその近傍をエッチング
することにより形成される。従って、積層型の焼結体を
得るにあたって行う積層工程において、セラミックグリ
ーンシートの積層ずれや内部電極用導電ペーストの印刷
ずれ等を考慮することなく必要最小限の幅のサイドマー
ジン領域を正確に形成することができる。よって、小型
・大容量であり、かつ容量値のばらつきの少ない積層コ
ンデンサを得ることができる。
As described above, in the manufacturing method of the present invention, the side margin region on the side of the internal electrode is formed by etching the side edge portion of the second internal electrode portion exposed on the side surface of the sintered body and the vicinity thereof. It is formed. Therefore, in the laminating step performed to obtain the laminated type sintered body, the side margin area having the minimum necessary width is accurately formed without considering the laminating deviation of the ceramic green sheets and the printing deviation of the conductive paste for internal electrodes. can do. Therefore, it is possible to obtain a small-sized and large-capacity multilayer capacitor with small variation in capacitance value.

また、積層型の焼結体では、第2の内部電極部の幅が
誘電体セラミック層の幅と同一とされているため、焼結
に先立つ積層に際し、セラミックグリーンシートの位置
決め許容範囲が拡がり、積層作業を比較的簡単に行うこ
とができる。さらに、第1,第2の内部電極部を形成する
にあたっては、導電ペーストをセラミックグリーンシー
トと同一幅に印刷するものであるため、電極印刷パター
ンの種類を少なくすることができる。よって、作業工程
の簡略化により、積層コンデンサのコストを低減するこ
とが可能となる。
Further, in the laminated type sintered body, the width of the second internal electrode portion is the same as the width of the dielectric ceramic layer, so that the allowable positioning range of the ceramic green sheet is widened during the lamination prior to sintering, The laminating operation can be performed relatively easily. Furthermore, when forming the first and second internal electrode portions, the conductive paste is printed in the same width as the ceramic green sheet, so the number of types of electrode print patterns can be reduced. Therefore, the cost of the multilayer capacitor can be reduced by simplifying the work process.

また、上記一体焼成型の焼結体では、第2の内部電極
部及び第1の内部電極部が側面に露出しているため、焼
結に際して側面に露出している内部電極部分がセラミッ
クス内部の焼結を促進する伝熱媒体となり、焼結が短時
間に良好に行われ得るという効果も得られる。
Further, in the above-mentioned integrally fired sintered body, since the second internal electrode portion and the first internal electrode portion are exposed on the side surface, the internal electrode portion exposed on the side surface during sintering is inside the ceramics. It also serves as a heat transfer medium that promotes sintering, and has an effect that sintering can be favorably performed in a short time.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の製造方法においてエッチン
グによりサイドマージン領域を形成した状態の平面断面
図、第2図(a)及び(b)は従来の積層コンデンサを
製造するのに用いられるセラミックグリーンシート及び
その上に形成される内部電極材の印刷形状を示す各平面
図、第3図(a)及び(b)は従来の積層コンデンサの
量産に際して用いられる母セラミックグリーンシート及
び母内部電極材の印刷形状を説明するための各平面図、
第4図は従来の積層コンデンサにおける問題点を説明す
るための断面図、第5図は本発明の一実施例に用いられ
る母セラミックグリーンシート及びその上に形成される
内部電極材の印刷形状を説明するための斜視図、第6図
は積層型の誘電体生チップを示す斜視図、第7図(a)
及び(b)は第6図の誘電体生チップの側面断面図及び
平面断面図、第8図は本発明の実施例における第2の内
部電極材の側端縁の形状を説明するための断面図、第9
図は積層型の焼結体を示す斜視図、第10図はエッチング
後の焼結体を示す斜視図、第11図は外部電極を形成した
状態を示す斜視図、第12図は第10図のXII−XII線に沿う
拡大断面図、第13図は空隙にシール材を充填した状態を
示す断面図、第14図(a)及び(b)は本発明の他の実
施例を説明するための各平面図、第15図(a)及び
(b)は本発明において用い得るセラミックグリーンシ
ート及び内部電極材の印刷形状のさらに他の例を説明す
る各平面図である。 図において、11,14はセラミックグリーンシート、12a,1
2b,15a,15bは第1の内部電極部(第1の内部電極材)、
13a,13b,16a,16bは第2の内部電極部(第2の内部電極
材)、20は焼結体、20a,20bは第1,第2の側面、21,22は
内部電極、23,24はサイドマージン領域、25は先端マー
ジン領域、26,27は外部電極を示す。
FIG. 1 is a plan sectional view showing a state in which a side margin region is formed by etching in a manufacturing method according to an embodiment of the present invention, and FIGS. 2 (a) and 2 (b) are used for manufacturing a conventional multilayer capacitor. 3A and 3B are plan views showing the printed shapes of the ceramic green sheet and the internal electrode material formed thereon, and FIGS. 3A and 3B are mother ceramic green sheets and mother internal electrodes used in mass production of conventional multilayer capacitors. Each plan view for explaining the print shape of the material,
FIG. 4 is a cross-sectional view for explaining a problem in the conventional multilayer capacitor, and FIG. 5 shows a mother ceramic green sheet used in one embodiment of the present invention and a printing shape of an internal electrode material formed thereon. FIG. 6 is a perspective view for explaining, and FIG. 6 is a perspective view showing a laminated dielectric raw chip, FIG. 7 (a).
And (b) are side and plan sectional views of the dielectric raw chip of FIG. 6, and FIG. 8 is a sectional view for explaining the shape of the side edge of the second internal electrode material in the embodiment of the present invention. Figure, No. 9
FIG. 10 is a perspective view showing a laminated type sintered body, FIG. 10 is a perspective view showing the sintered body after etching, FIG. 11 is a perspective view showing a state in which an external electrode is formed, and FIG. 12 is FIG. XII-XII line enlarged cross-sectional view, FIG. 13 is a cross-sectional view showing a state in which the gap is filled with a sealing material, and FIGS. 14A and 14B are for explaining another embodiment of the present invention. FIGS. 15 (a) and 15 (b) are plan views for explaining still another example of the printed shapes of the ceramic green sheet and the internal electrode material that can be used in the present invention. In the figure, 11 and 14 are ceramic green sheets, 12a and 1
2b, 15a, 15b are first internal electrode parts (first internal electrode material),
13a, 13b, 16a, 16b are second internal electrode parts (second internal electrode material), 20 is a sintered body, 20a, 20b are first and second side surfaces, 21 and 22 are internal electrodes, 23, 24 is a side margin region, 25 is a tip margin region, and 26 and 27 are external electrodes.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】間に内部電極を介在させて複数の誘電体セ
ラミック層が積層されており、前記誘電体セラミック層
の幅よりも内部電極の幅が狭くされており、それによっ
て内部電極の側方にサイドマージン領域が形成された積
層コンデンサの製造方法において、 一の端縁に沿うように該端縁近傍に難エッチング性材料
よりなる第1の内部電極材が、該1の内部電極材に連ね
られるようにかつ前記一の端縁と対向する端縁側に延び
るように易エッチング性材料よりなる第2の内部電極材
が全幅にわたるように付与された複数枚のセラミックグ
リーンシートが、第1の内部電極材が付与された側の端
縁が厚み方向において交互に反対側の端面に位置するよ
うに積層された積層型の誘電体生チップを得る工程と、 前記積層型の誘電体生チップを焼成してセラミックグリ
ーンシートを焼結すると共に、第1,第2の内部電極材を
焼付けて第1,第2の内部電極部よりなる複数の内部電極
を形成する工程と、 前記焼結体を、第2の内部電極部を選択的に蝕刻する薬
剤によりエッチングして、第2の内部電極部の少なくと
も焼結体側面に露出している部分及びその近傍を除去す
ることにより、サイドマージン領域を形成する工程と、 前記焼結体の内部電極の引出されている一対の端面に外
部電極を形成する工程とを備えることを特徴とする積層
コンデンサの製造方法。
1. A plurality of dielectric ceramic layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is narrower than the width of the dielectric ceramic layer, whereby the side of the internal electrode is formed. In the method for manufacturing a multilayer capacitor in which a side margin region is formed on one side, a first internal electrode material made of a hardly-etchable material is formed on the one internal electrode material in the vicinity of the one edge so that The plurality of ceramic green sheets provided with the second internal electrode material made of the easily-etchable material so as to extend over the entire width so as to be connected and extend to the edge side facing the one edge is A step of obtaining a laminated-type dielectric raw chip that is laminated so that the end edges on the side to which the internal electrode material is applied are alternately located on the opposite end faces in the thickness direction; Firing Sintering the ceramic green sheet and baking the first and second internal electrode materials to form a plurality of internal electrodes composed of the first and second internal electrode portions; and A side margin region is formed by etching the second internal electrode portion with a chemical that selectively etches, and removing at least a portion of the second internal electrode portion exposed on the side surface of the sintered body and its vicinity. A method of manufacturing a multilayer capacitor, comprising: a step; and a step of forming external electrodes on a pair of end faces of the sintered body from which the internal electrodes are drawn out.
JP26927889A 1989-08-24 1989-10-16 Manufacturing method of multilayer capacitor Expired - Lifetime JPH081876B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP26927889A JPH081876B2 (en) 1989-10-16 1989-10-16 Manufacturing method of multilayer capacitor
DE4091418T DE4091418T1 (en) 1989-08-24 1990-08-24 Multilayer capacitor and process for its manufacture
DE4091418A DE4091418C2 (en) 1989-08-24 1990-08-24 Method of manufacturing a multilayer capacitor
US07/663,942 US5144527A (en) 1989-08-24 1990-08-24 Multilayer capacitor and method of fabricating the same
PCT/JP1990/001075 WO1991003064A1 (en) 1989-08-24 1990-08-24 Laminated capacitor and method of producing the same
GB9103350A GB2242070B (en) 1989-08-24 1991-02-18 Multilayer capacitor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26927889A JPH081876B2 (en) 1989-10-16 1989-10-16 Manufacturing method of multilayer capacitor

Publications (2)

Publication Number Publication Date
JPH03129811A JPH03129811A (en) 1991-06-03
JPH081876B2 true JPH081876B2 (en) 1996-01-10

Family

ID=17470130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26927889A Expired - Lifetime JPH081876B2 (en) 1989-08-24 1989-10-16 Manufacturing method of multilayer capacitor

Country Status (1)

Country Link
JP (1) JPH081876B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY143922A (en) 1999-05-24 2011-07-29 Tani Electronics Corp Method of recording a computer object using color enabled by a recording device and communication device
US7688567B2 (en) 2005-08-05 2010-03-30 Tdk Corporation Method of manufacturing multilayer capacitor and multilayer capacitor
KR100846079B1 (en) * 2005-08-05 2008-07-14 티디케이가부시기가이샤 Method of manufacturing multilayer capacitor and multilayer capacitor

Also Published As

Publication number Publication date
JPH03129811A (en) 1991-06-03

Similar Documents

Publication Publication Date Title
US5144527A (en) Multilayer capacitor and method of fabricating the same
JPH06349669A (en) Manufacture of ceramic capacitor
KR20220040994A (en) Multilayer ceramic capacitor
JP6855688B2 (en) Gravure printing plate, gravure printing method and manufacturing method of electronic parts
JPH09153433A (en) Manufacture of laminated electronic component
JP2000340448A (en) Laminated ceramic capacitor
JP6086269B2 (en) Ceramic electronic component and manufacturing method thereof
JP2000277382A (en) Multi-laminated ceramic capacitor and manufacturing method of the same
JPH081876B2 (en) Manufacturing method of multilayer capacitor
JP2000106320A (en) Laminated ceramic capacitor
JPH07120602B2 (en) Manufacturing method of multilayer capacitor
JP2888020B2 (en) Negative multilayer thermistor
JPH07120600B2 (en) Manufacturing method of multilayer capacitor
JP2002299149A (en) Laminated ceramic capacitor
JPH081875B2 (en) Multilayer capacitor
JPH07120599B2 (en) Manufacturing method of multilayer capacitor
JPH07120601B2 (en) Manufacturing method of multilayer capacitor
JP2624849B2 (en) Manufacturing method of multilayer capacitor
JP3401338B2 (en) Multilayer ceramic capacitor array
JPH0828310B2 (en) Manufacturing method of multilayer capacitor
JP3266477B2 (en) Manufacturing method of multilayer capacitor
JP7459812B2 (en) Multilayer ceramic capacitor and method for manufacturing the same
JP2766085B2 (en) Manufacturing method of laminate
JPH04286107A (en) Laminated ceramic capacitor
JP3334464B2 (en) Multilayer ceramic capacitors

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20090110

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20090110

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100110

Year of fee payment: 14

EXPY Cancellation because of completion of term