JPH07120602B2 - Manufacturing method of multilayer capacitor - Google Patents

Manufacturing method of multilayer capacitor

Info

Publication number
JPH07120602B2
JPH07120602B2 JP1269279A JP26927989A JPH07120602B2 JP H07120602 B2 JPH07120602 B2 JP H07120602B2 JP 1269279 A JP1269279 A JP 1269279A JP 26927989 A JP26927989 A JP 26927989A JP H07120602 B2 JPH07120602 B2 JP H07120602B2
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic green
electrode material
edge
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1269279A
Other languages
Japanese (ja)
Other versions
JPH03129812A (en
Inventor
俊紀 天野
進 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP1269279A priority Critical patent/JPH07120602B2/en
Priority to DE4091418A priority patent/DE4091418C2/en
Priority to PCT/JP1990/001075 priority patent/WO1991003064A1/en
Priority to DE4091418T priority patent/DE4091418T1/en
Priority to US07/663,942 priority patent/US5144527A/en
Priority to GB9103350A priority patent/GB2242070B/en
Publication of JPH03129812A publication Critical patent/JPH03129812A/en
Publication of JPH07120602B2 publication Critical patent/JPH07120602B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層コンデンサの製造方法に関し、より特定
的には、内部電極と誘電体側面との間のサイドマージン
領域の形成工程が改良された積層コンデンサの製造方法
に関する。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a multilayer capacitor, and more particularly, an improved step of forming a side margin region between an internal electrode and a side surface of a dielectric. And a method for manufacturing a multilayer capacitor.

〔従来の技術〕[Conventional technology]

コンデンサの小型化・大容量化を果たすために、積層コ
ンデンサが広く用いられている。積層コンデンサは、例
えば第2図(a)及び(b)に示すように、内部電極材
1,2が塗布されたセラミックグリーンシート3,4を用意
し、それぞれを交互に複数枚積層し、さらに必要に応じ
上下に内部電極材の塗布されていないセラミックグリー
ンシートを積層し、得られた積層体を厚み方向に圧着し
た後に焼成し、内部電極材1,2の引出されている焼結体
端面に外部電極を形成することにより得られる。
Multilayer capacitors are widely used in order to achieve miniaturization and large capacity of capacitors. The multilayer capacitor has an internal electrode material as shown in FIGS. 2 (a) and (b), for example.
Ceramic green sheets 3 and 4 coated with 1 and 2 were prepared, and a plurality of them were alternately laminated, and further, ceramic green sheets to which the internal electrode material was not coated were laminated on top and bottom as needed. The laminate is pressure-bonded in the thickness direction and then fired to form external electrodes on the end faces of the sintered body from which the internal electrode materials 1 and 2 are drawn out.

ところで、セラミックグリーンシート3,4上に形成され
ている内部電極材1,2は、各セラミックグリーンシート
3,4の第1の端縁3a,4aから第2の端縁3b,4b側に向かっ
て延びるように印刷法等により付与されている。また、
各内部電極材1,2は、セラミックグリーンシート3,4の側
端縁3c,3d,4c,4dとの間に、幅xのサイドマージン領域
5を残すような幅に付与されている。
By the way, the internal electrode materials 1 and 2 formed on the ceramic green sheets 3 and 4 are
It is provided by a printing method or the like so as to extend from the first end edges 3a, 4a of the third and fourth parts toward the second end edges 3b, 4b. Also,
The internal electrode materials 1 and 2 are provided in such a width that a side margin region 5 of width x is left between the side edges 3c, 3d, 4c and 4d of the ceramic green sheets 3 and 4.

サイドマージン領域5を設けているのは、内部電極材1,
2の上下に位置するセラミックグリーンシート同士の密
着性を高めると共に、内部電極材1,2が焼結後に焼結体
の側面に露出することを防止するためである。
The side margin region 5 is provided for the internal electrode material 1,
This is to improve the adhesion between the ceramic green sheets located above and below 2 and to prevent the internal electrode materials 1 and 2 from being exposed on the side surface of the sintered body after sintering.

〔発明が解決しようとする技術的課題〕[Technical problem to be solved by the invention]

しかしながら、サイドマージン領域5の幅xが広い場合
には、当然のことながら、内部電極材1,2の幅が狭ま
り、大容量化を妨げることになる。従って、より小型化
・大容量化を果たすには、サイドマージン領域5の幅は
狭い方が好ましい。
However, when the width x of the side margin region 5 is wide, the widths of the internal electrode materials 1 and 2 are naturally narrowed, which hinders an increase in capacity. Therefore, it is preferable that the width of the side margin region 5 is narrow in order to achieve further miniaturization and large capacity.

他方、積層コンデンサの量産に際しては、第3図(a)
及び(b)に示すように、比較的大きな母セラミックグ
リーンシート6,7を用意し、その一方主面に複数の母内
部電極材8,9を形成したものを交互に複数枚積層した後
に、一点鎖線A,Bに沿う部分で積層体を切断することに
より、個々の積層型誘電体生チップを得、該個々の積層
型誘電体生チップを焼成することにより個々の積層コン
デンサ用の焼結体を得ている。
On the other hand, in mass production of multilayer capacitors, Fig. 3 (a)
And, as shown in (b), after preparing relatively large mother ceramic green sheets 6 and 7, and alternately laminating a plurality of mother inner electrode materials 8 and 9 formed on one main surface thereof, By cutting the laminated body at the portion along the dashed-dotted lines A and B, individual laminated dielectric raw chips are obtained, and by firing the individual laminated dielectric raw chips, sintering for individual laminated capacitors is performed. I have a body.

ところが、複数の母内部電極材8,9の印刷に際しては、
印刷用スクリーンの経時的な変形により印刷ずれが生じ
ざるを得ない。また、母内部電極材8,9が形成された母
セラミックグリーンシート6,7の積層に際しても、幾分
かの積層ずれが生じざるを得ない。その結果、切断後に
個々の誘電体生チップにおいて、内部電極材が誘電体生
チップの側面に露出することがある。内部電極材が誘電
体生チップの側面に露出すると、得られた焼結体におい
て耐圧不良や内部電極同士の短絡が生じる。
However, when printing a plurality of mother internal electrode materials 8 and 9,
Print displacement is unavoidable due to the temporal deformation of the printing screen. In addition, when the mother ceramic green sheets 6 and 7 on which the mother internal electrode materials 8 and 9 are formed are laminated, some stacking deviation must occur. As a result, in each dielectric raw chip after cutting, the internal electrode material may be exposed on the side surface of the dielectric raw chip. If the internal electrode material is exposed on the side surface of the dielectric raw chip, the obtained sintered body may have a poor withstand voltage or a short circuit between the internal electrodes.

また、上記のようにセラミックグリーンシートに積層ず
れが生じた場合、内部電極同士の重なり面積も小さくな
り、取得容量が設計容量よりも低下するおそれがあっ
た。
Further, when the ceramic green sheets are misaligned as described above, the overlapping area of the internal electrodes is also reduced, and the obtained capacitance may be lower than the designed capacitance.

さらに、露出しないまでも、内部電極が焼結体の側面近
傍にまで至っている場合、すなわち第2図(a),
(b)のサイドマージン領域5が狭い場合には、これま
た耐圧不良が生じたり、上下のセラミック層の密着強度
が十分でなく、焼結後の層剥がれが生じたりする原因と
なる。
Furthermore, when the internal electrode reaches the vicinity of the side surface of the sintered body even before it is not exposed, that is, in FIG.
If the side margin region 5 of (b) is narrow, this also causes a breakdown voltage failure or insufficient adhesion strength between the upper and lower ceramic layers, resulting in layer peeling after sintering.

また、第4図に第2図(a)のIV−IV線に沿う断面図で
示すように、セラミックグリーンシート3よりも幅の狭
い内部電極材1を印刷した場合には、内部電極材1の側
端縁部分1a,1aにおいて内部電極材1の厚みが他の部分
に比べて厚くなりがちである。その結果、積層・焼結後
に内部電極の側端縁部分においてセラミック層間に層剥
がれが生じ易いという問題もあった。
As shown in FIG. 4 in a sectional view taken along line IV-IV in FIG. 2A, when the internal electrode material 1 having a width narrower than that of the ceramic green sheet 3 is printed, the internal electrode material 1 In the side edge portions 1a, 1a, the thickness of the internal electrode material 1 tends to be thicker than other portions. As a result, there is also a problem that layer peeling easily occurs between the ceramic layers at the side edge portions of the internal electrodes after lamination and sintering.

上記のような種々の理由により、サイドマージン領域5
の幅xが狭い方が好ましいにも関わらず、従来の積層コ
ンデンサの製造方法では、該幅xを必要以上に大きくす
る必要があった。従って、小型化・大容量化の妨げとな
っていた。また、積層ずれによる容量のばらつきや層剥
がれも無視できなかった。
For various reasons as described above, the side margin region 5
Although it is preferable that the width x is narrow, in the conventional method for manufacturing a multilayer capacitor, the width x needs to be increased more than necessary. Therefore, it has been an obstacle to miniaturization and large capacity. In addition, variations in capacity and layer peeling due to stacking deviation cannot be ignored.

よって、本発明の目的は、従来の積層コンデンサに比べ
て、より一層小型化・大容量化を果たすことが可能であ
り、容量値のばらつきが少なく、かつ比較的簡単な工程
で製造し得る安価な積層コンデンサの製造方法を提供す
ることにある。
Therefore, the object of the present invention is to achieve further miniaturization and large capacity as compared with the conventional multilayer capacitor, less variation in the capacitance value, and inexpensive that can be manufactured by a relatively simple process. Another object of the present invention is to provide a method of manufacturing a multilayer capacitor.

〔技術的課題を解決するための手段〕[Means for solving technical problems]

本発明は、間に内部電極を介在させて複数の誘電体セラ
ミック層が積層されており、上記誘電体セラミック層よ
りも内部電極の幅が狭くされており、それによって内部
電極の側方にサイドマージン領域が設けられた積層コン
デンサの製造方法であり、下記の工程を少なくとも具備
することを特徴とする。
According to the present invention, a plurality of dielectric ceramic layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is narrower than that of the dielectric ceramic layer, whereby the side electrodes are laterally disposed on the side of the internal electrode. A method of manufacturing a multilayer capacitor provided with a margin region, characterized by comprising at least the following steps.

すなわち、一方の端縁に沿うように該一方端縁近傍に付
与された難エッチング性材料よりなる第1の内部電極材
と、該第1の内部電極材の上面側または下面側において
前記一方端縁から前記一方端縁と対向する他方端縁側に
延びるようにかつ全幅にわたって付与された易エッチン
グ性材料よりなる第2の内部電極材とを一方主面上に有
する複数枚のセラミックグリーンシートが、第1の内部
電極材が付与された側の前記一方端縁が厚み方向におい
て交互に反対側の端面に位置するように積層された積層
型の誘電体生チップを得る工程と、 上記積層型の誘電体生チップを焼成してセラミックグリ
ーンシートを焼結すると共に、第1,第2の内部電極材を
焼付けて、各々、第1,第2の内部電極部を有する複数の
内部電極を形成する工程と、 上記焼結体を、第2の内部電極部を選択的に蝕刻する薬
剤によりエッチングして、第2の内部電極部の少なくと
も焼結体側面に露出している部分及びその近傍を除去す
ることにより、サイドマージン領域を形成する工程と、 上記第1の内部電極部が露出している焼結体の対向して
いる端面に外部電極を形成する工程とを備えることを特
徴とする積層コンデンサの製造方法。
That is, a first internal electrode material made of a material that is difficult to etch is provided near the one edge along one edge, and the one end on the upper surface side or the lower surface side of the first internal electrode material. A plurality of ceramic green sheets having on one main surface a second internal electrode material made of an easily-etchable material that is provided over the entire width so as to extend from the edge to the other edge side facing the one edge, A step of obtaining a laminated-type dielectric raw chip in which the one edge on the side to which the first internal electrode material is applied is alternately located on the opposite end face in the thickness direction; The dielectric green chip is fired to sinter the ceramic green sheet, and the first and second inner electrode materials are fired to form a plurality of inner electrodes each having a first and a second inner electrode portion. Process and above sintering By etching with a chemical that selectively etches the second internal electrode portion to remove at least a portion of the second internal electrode portion exposed on the side surface of the sintered body and the vicinity thereof, thereby forming a side margin region. And a step of forming external electrodes on the facing end faces of the sintered body where the first internal electrode portions are exposed, and a method for manufacturing a multilayer capacitor.

〔作用〕[Action]

本発明の製造方法では、積層型の焼結体を得た後に、エ
ッチングによりサイドマージン領域が形成されるので、
エッチング状態をコントロールすることによってサイド
マージン領域の幅を正確に形成することができる。従っ
て、内部電極同士の重なり面積を正確に制御することが
でき、ひいては容量ばらつきを低減することができる。
In the manufacturing method of the present invention, since the side margin region is formed by etching after obtaining the laminated type sintered body,
The width of the side margin region can be accurately formed by controlling the etching state. Therefore, it is possible to accurately control the overlapping area of the internal electrodes and to reduce the capacitance variation.

また、誘電体セラミック層と同一幅の内部電極を間に介
在させるものであるため、焼結に先立ち積層するに際
し、積層ずれを考慮して必要以上にサイドマージン領域
の幅を広げる必要がない。従って、より小型化・大容量
の積層コンデンサを得ることができる。
Further, since the internal electrodes having the same width as the dielectric ceramic layer are interposed between the dielectric ceramic layers, it is not necessary to unnecessarily widen the width of the side margin region in consideration of stacking deviation when stacking prior to sintering. Therefore, it is possible to obtain a multilayer capacitor having a smaller size and a larger capacity.

しかも、上記の積層ずれに対する許容度が大きいため、
焼結に先立つ積層作業を容易に行うことがでる。
Moreover, since the tolerance for the above-mentioned stacking deviation is large,
The laminating work prior to sintering can be easily performed.

また、第2の内部電極材は、第1の内部電極材の上面側
または下面側に付与される。すなわち、第1の内部電極
と積層されるように形成されるものであり、かつセラミ
ックグリーンシートの全幅にわたるように付与されるも
のであるため、付与に際しての位置決めに注意を払う必
要性が少ない。
The second internal electrode material is applied to the upper surface side or the lower surface side of the first internal electrode material. That is, since it is formed so as to be laminated with the first internal electrode and is applied so as to cover the entire width of the ceramic green sheet, it is not necessary to pay attention to the positioning when applying.

さらに、第1の内部電極部は難エッチング性材料よりな
るため、焼結体全体をエッチング用の薬剤に浸漬するこ
とにより、第2の内部電極部の焼結体側面に露出してい
る部分のみを確実にかつ簡単にエッチングすることがで
きる。
Furthermore, since the first internal electrode portion is made of a material that is difficult to etch, only the portion of the second internal electrode portion exposed on the side surface of the sintered body is immersed in the etching agent. Can be reliably and easily etched.

〔実施例の説明〕[Explanation of Examples]

以下、図面を参照しつつ、本発明の一実施例の製造方法
を説明する。
Hereinafter, a manufacturing method according to an embodiment of the present invention will be described with reference to the drawings.

第5図(a)及び(b)は、本実施例の製造方法に用い
られる母セラミックグリーンシート及びその上面に形成
される母内部電極材の印刷形状を説明するための各平面
図である。
FIGS. 5 (a) and 5 (b) are plan views for explaining the printed shapes of the mother ceramic green sheet used in the manufacturing method of this embodiment and the mother internal electrode material formed on the upper surface thereof.

まず、矩形の母セラミックグリーンシート11を用意す
る。母セラミックグリーンシート11は、誘電体材料を主
体とするセラミック・スラリーを、例えばドクターブレ
ート法により成形することにより得られる。
First, a rectangular mother ceramic green sheet 11 is prepared. The mother ceramic green sheet 11 is obtained by molding a ceramic slurry mainly composed of a dielectric material by, for example, the doctor blade method.

この母セラミックグリーンシート11の上面全面に、易エ
ッチング性材料よりなる内部電極材13が印刷されてい
る。この内部電極材13の印刷は、全面に行えばよいた
め、煩雑な位置決め作業等を要することなく行い得る。
An internal electrode material 13 made of an easily-etchable material is printed on the entire upper surface of the mother ceramic green sheet 11. Since the printing of the internal electrode material 13 may be performed on the entire surface, it can be performed without complicated positioning work or the like.

次に、第5図(b)に示すように、難エッチング性材料
よりなる内部電極材12a,12bを図示のように所定間隔を
隔てて平行に印刷する。
Next, as shown in FIG. 5 (b), internal electrode materials 12a and 12b made of a material which is difficult to etch are printed in parallel at predetermined intervals as shown.

各内部電極材12a,12b及び13は、導電性材料を有機質バ
インダと共に混練してなる導電ペーストで構成されてい
る。導電性材料としては、Ni、Cu、AgまたはAg−Pdのよ
うな種々の金属材料を用いることができる。
Each of the internal electrode materials 12a, 12b and 13 is composed of a conductive paste obtained by kneading a conductive material with an organic binder. As the conductive material, various metallic materials such as Ni, Cu, Ag or Ag-Pd can be used.

なお、上述した内部電極材12a,12bが、本発明の第1の
内部電極材を構成するものであり、また全面に印刷され
た内部電極材13は本発明の第2の内部電極材を構成す
る。第1の内部電極材12a,12bは、後述のエッチング工
程により使用されるエッチング用の薬剤に蝕刻され難い
材料で構成されている。他方、第2の内部電極材13は、
エッチング用薬剤によりエッチングされ易い材料で構成
されている。
The internal electrode materials 12a and 12b described above constitute the first internal electrode material of the present invention, and the internal electrode material 13 printed on the entire surface constitutes the second internal electrode material of the present invention. To do. The first internal electrode materials 12a and 12b are made of a material that is difficult to be etched by an etching agent used in an etching process described later. On the other hand, the second internal electrode material 13 is
It is made of a material that is easily etched by an etching agent.

次に、第5図(b)に示したセラミックグリーンシート
11を複数枚用意し、交互に180度反転させた状態で積層
する。これを、第6図を参照して説明する。なお、第6
図では、説明を容易とするために、反転された側のセラ
ミックグリーンシートについては、異なる参照番号を付
して示してある。すなわち、母セラミックグリーンシー
ト11の下方に配置された母セラミックグリーンシート14
上には、全面に第2の内部電極材16が印刷されており、
その上面に帯状に2本の第1の内部電極材15a,15bが平
行に印刷されている。
Next, the ceramic green sheet shown in FIG. 5 (b)
Prepare a plurality of 11 and stack them in a state of being alternately inverted 180 degrees. This will be described with reference to FIG. The sixth
In the figure, the inverted ceramic green sheets are denoted by different reference numerals for ease of explanation. That is, the mother ceramic green sheet 14 arranged below the mother ceramic green sheet 11.
The second internal electrode material 16 is printed on the entire surface,
Two first internal electrode materials 15a and 15b are printed in parallel on the upper surface in a strip shape.

上記のような母セラミックグリーンシート11,14を交互
に複数枚積層し、第6図の一点鎖線A,Bに沿う部分に相
当する部分で切断することにより、第7図に示す積層型
の誘電体生チップ17を得ることができる。
By alternately laminating a plurality of mother ceramic green sheets 11 and 14 as described above and cutting at the portions corresponding to the portions along the dashed-dotted lines A and B in FIG. 6, the laminated dielectric shown in FIG. A somatic chip 17 can be obtained.

誘電体生チップ17では、最上部に内部電極材が付与され
ていないセラミックグリーンシート18が積層されてい
る。なお、理解を容易とするために、誘電体生チップ17
内の内部電極材については、第6図に示した各内部電極
材と同一の参照番号を付して説明することにする。
In the dielectric raw chip 17, a ceramic green sheet 18 to which an internal electrode material is not applied is laminated on the uppermost part. In addition, for easy understanding, the dielectric raw chip 17
The internal electrode materials therein will be described with the same reference numerals as the internal electrode materials shown in FIG.

第1の端面17aには、第1の内部電極材12aが、第2の端
面17bには、第1の内部電極材15aが露出されている。ま
た、第2の内部電極材13,16は、セラミックグリーンシ
ート層と同一幅を有するので、第1,第2の端面17a,17b
だけでなく、誘電体生チップ17の両側面17c,17dにも露
出されている。
The first inner electrode material 12a is exposed on the first end surface 17a, and the first inner electrode material 15a is exposed on the second end surface 17b. Also, since the second internal electrode materials 13, 16 have the same width as the ceramic green sheet layer, the first and second end surfaces 17a, 17b
Not only is it exposed on both side surfaces 17c and 17d of the dielectric raw chip 17.

上述のように、誘電体生チップ17は、第6図に示したセ
ラミックグリーンシート11,14を複数枚積層し、一点鎖
線A,Bに沿う部分に相当の部分で切断することにより得
られる。第3図に示す従来例の場合には、予めサイドマ
ージン領域5の幅xを考慮して積層体を切断する必要が
あったが、本実施例ではそのような考慮を払うことな
く、誘電体生チップ17を極めて簡単にかつ安定に得るこ
とができる。
As described above, the dielectric raw chip 17 is obtained by stacking a plurality of ceramic green sheets 11 and 14 shown in FIG. 6 and cutting the green green sheets 11 and 14 at a portion corresponding to the one-dot chain lines A and B. In the case of the conventional example shown in FIG. 3, it was necessary to cut the laminated body in consideration of the width x of the side margin region 5 in advance. The raw chip 17 can be obtained extremely easily and stably.

なお、第6図に示した母セラミックグリーンシート11,1
4を用いて、一度に多数の誘電体生チップ17を製造する
必要は必ずしもない。すなわち、個々の誘電体生チップ
17を積層するのに必要な大きさの矩形のセラミックグリ
ーンシート上に、セラミックグリーンシートと同一幅の
各内部電極材を印刷したものを積層し、それによって誘
電体生チップ17を用意してもよい。
The mother ceramic green sheets 11,1 shown in FIG.
It is not always necessary to manufacture a large number of dielectric raw chips 17 at a time by using 4. Ie individual dielectric raw chips
Even if the dielectric raw chip 17 is prepared by laminating a rectangular ceramic green sheet of a size required for laminating 17 on which each internal electrode material having the same width as the ceramic green sheet is printed is laminated. Good.

次に、誘電体生チップ17を厚み方向にプレスする。この
プレスは、焼結に先立ち、誘電体生チップ17の密度を高
めると共に、各セラミックグリーンシート間の密着性を
高めるために行うものである。
Next, the dielectric raw chip 17 is pressed in the thickness direction. This pressing is performed prior to sintering in order to increase the density of the dielectric raw chips 17 and increase the adhesion between the ceramic green sheets.

第2図を参照して説明した従来法では、この焼結に先立
つプレスに際し、内部電極材1,2がセラミックグリーン
シート3,4よりも狭い面積に印刷されているため、内部
電極材1,2の重なり合っている領域、内部電極材1,2のみ
が存在する領域、及び内部電極材1,2が全く存在しない
領域の3種の領域においてプレス圧がばらつきがちであ
った。すなわち、内部電極材1,2の重なり合っている領
域においてのみ高いプレス圧が与えられ、その他の領域
では十分なプレス圧がかからず、焼結後の層剥がれの原
因となっていた。
In the conventional method described with reference to FIG. 2, the internal electrode materials 1 and 2 are printed in a smaller area than the ceramic green sheets 3 and 4 during the press prior to this sintering. The press pressures tended to vary in three types of regions, that is, two overlapping regions, a region where only the internal electrode materials 1 and 2 exist, and a region where the internal electrode materials 1 and 2 do not exist at all. That is, a high pressing pressure is applied only to the area where the internal electrode materials 1 and 2 are overlapped with each other, and sufficient pressing pressure is not applied to other areas, which causes layer peeling after sintering.

これに対して、本実施例の製造方法では、第7図及び第
8図(a)及び(b)に示すように、誘電体生チップ17
を平面視した場合の全領域において、内部電極材13,16,
12a,15aが重なりあっている。従って、全領域が十分に
大きなプレス圧によりプレスされるため、後述の焼成に
際しての層剥がれの生じ難い緻密な焼結体を得ることか
できる。
On the other hand, in the manufacturing method of the present embodiment, as shown in FIGS. 7 and 8 (a) and (b), the dielectric raw chip 17 is used.
In the entire area when viewed from above, the internal electrode materials 13, 16,
12a and 15a overlap. Therefore, since the entire region is pressed by a sufficiently large pressing pressure, it is possible to obtain a dense sintered body in which layer peeling is less likely to occur during firing to be described later.

また、第4図に示したように、従来の製造方法では、内
部電極材1の側縁端部分1a,1bが他の部分よりも厚くな
りがちであり、そのため複数枚のセラミックグリーンシ
ートを積層した場合、内部電極材の厚みが幅方向におい
て均一でないため、焼結後に層剥がれが生じ易かった。
Further, as shown in FIG. 4, in the conventional manufacturing method, the side edge portions 1a and 1b of the internal electrode material 1 tend to be thicker than the other portions, so that a plurality of ceramic green sheets are laminated. In that case, since the thickness of the internal electrode material was not uniform in the width direction, layer peeling easily occurred after sintering.

これに対して、本実施例では、第9図に相当の断面図で
示すように、第2の内部電極材13がセラミックグリーン
シート11′の全幅に至る幅に形成されているため、内部
電極材13の厚みは幅方向において一様とされる。従っ
て、内部電極材の幅方向の厚みの不均一性に起因するデ
ラミネーションの発生を効果的に防止し得る。なお、セ
ラミックグリーンシート11′は、生チップ17内のセラミ
ックグリーンシート層の一層を抜き出して示したもので
ある。
On the other hand, in this embodiment, as shown in the cross-sectional view of FIG. 9, the second internal electrode material 13 is formed to have the full width of the ceramic green sheet 11 '. The material 13 has a uniform thickness in the width direction. Therefore, it is possible to effectively prevent the occurrence of delamination due to the nonuniformity of the thickness of the internal electrode material in the width direction. The ceramic green sheet 11 'is shown by extracting one layer of the ceramic green sheet layer in the raw chip 17.

次に、プレスされた誘電体生チップ17を焼成し、内部電
極材及びセラミックグリーンシートを一体焼成する。な
お、以下の説明においては、焼成により焼付けられた各
内部電極部は、上述した各内部電極材と同一の参照番号
を付して説明する。
Next, the pressed dielectric green chip 17 is fired to integrally fire the internal electrode material and the ceramic green sheet. In addition, in the following description, each internal electrode portion baked by firing is described with the same reference numeral as each internal electrode material described above.

第10図に示すように、得られた焼結体20内には、複数の
内部電極21,22が厚み方向において誘電体セラミック層
を介して重なり合うように配置されている。そして、内
部電極21では、第1の内部電極部12aが第1の端面20aに
露出されており、内部電極22では、第1の内部電極部15
aが第2の端面20bに露出されている。
As shown in FIG. 10, in the obtained sintered body 20, a plurality of internal electrodes 21, 22 are arranged so as to overlap each other with a dielectric ceramic layer interposed therebetween in the thickness direction. In the internal electrode 21, the first internal electrode portion 12a is exposed on the first end face 20a, and in the internal electrode 22, the first internal electrode portion 15a.
a is exposed on the second end face 20b.

他方、内部電極21及び22の第2の内部電極部13,16は第
1,第2の端面20a,20b及び両側面20c,20dに露出されてい
る。
On the other hand, the second inner electrode portions 13 and 16 of the inner electrodes 21 and 22 are
It is exposed to the first and second end faces 20a and 20b and both side faces 20c and 20d.

すなわち、焼結体20の厚み方向において、第1の内部電
極部12a,15aが交互に、第1,第2の端面20a,20bに露出す
るように、各複数の内部電極21,22が配置されている。
That is, in the thickness direction of the sintered body 20, the plurality of internal electrodes 21 and 22 are arranged so that the first internal electrode portions 12a and 15a are alternately exposed to the first and second end surfaces 20a and 20b. Has been done.

次に、焼結体20を、第2の内部電極部13,16を選択的に
蝕刻する薬剤に浸漬し、エッチングを行う。エッチング
後の状態を第11図に斜視図で、第1図に平面図で示す。
Next, the sintered body 20 is immersed in a chemical that selectively etches the second internal electrode portions 13 and 16, and etching is performed. The state after etching is shown in a perspective view in FIG. 11 and a plan view in FIG.

第1図から明らかなように、エッチングにより、第2の
内部電極部13の焼結体の端面20a,20b及び側面20c,20dに
露出している部分及びその近傍が除去される。すなわ
ち、このエッチングにより、第2の内部電極部13の側方
にサイドマージン領域23,24並びに端面20bとの間に先端
マージン領域25が形成される。この場合、第1の内部電
極部12aはエッチングにより蝕刻されない。
As is clear from FIG. 1, the portions of the second internal electrode portion 13 exposed on the end faces 20a, 20b and the side faces 20c, 20d of the second internal electrode portion 13 and the vicinity thereof are removed. That is, by this etching, the tip margin region 25 is formed between the side margin regions 23 and 24 and the end face 20b on the side of the second internal electrode portion 13. In this case, the first internal electrode portion 12a is not etched by etching.

すなわち、上記エッチングに際しては、第2の内部電極
部13,16のみを選択的に蝕刻する薬剤を用いる。
That is, a chemical that selectively etches only the second internal electrode portions 13 and 16 is used during the etching.

第1図では、内部電極21が形成されている部分のみを図
示したが、内部電極22の形成されている部分において
も、同様にサイドマージン領域及び端面20aとの間の先
端マージン領域が形成される。
In FIG. 1, only the portion where the internal electrode 21 is formed is shown, but in the portion where the internal electrode 22 is formed, the side margin region and the tip margin region between the end face 20a are similarly formed. It

上記各サイドマージン領域23,24及び先端マージン領域2
5の幅は、エッチング条件、すなわち薬剤の種類及び濃
度並びにエッチング時間等を調整することにより、正確
に制御することができる。従って、内部電極同士の重な
り面積を正確に設定することができる。
Each side margin area 23, 24 and tip margin area 2
The width of 5 can be accurately controlled by adjusting the etching conditions, that is, the type and concentration of the agent, the etching time, and the like. Therefore, the overlapping area of the internal electrodes can be set accurately.

また、焼結までの積層工程等に関わらず、サイドマージ
ン領域23,24を形成し得るので、完成された積層コンデ
ンサにおける内部電極同士の短絡等を防止するのに必要
かつ十分な幅のサイドマージン領域23,24を形成すれば
よい。すなわち、従来法の場合に比べて、より幅の狭い
サイドマージン領域を形成し得るので、小型・大容量の
積層コンデンサを実現することができる。
In addition, since the side margin regions 23 and 24 can be formed regardless of the lamination process up to sintering, etc., the side margin having a width sufficient and sufficient to prevent short circuit between internal electrodes in the completed multilayer capacitor. The regions 23 and 24 may be formed. That is, a side margin region having a narrower width than that of the conventional method can be formed, so that a small-sized and large-capacity multilayer capacitor can be realized.

次に、第11図に示した焼結体20の第1,第2の端面20a,20
bに、第12図に示すように、一対の外部電極26,27を形成
する。外部電極26,27は、導電ペーストを塗布・焼付け
ることにより形成し得るが、めっきやスパッタリング等
の他の導電膜形成法を適宜用いて形成してもよい。
Next, the first and second end faces 20a, 20 of the sintered body 20 shown in FIG.
On b, as shown in FIG. 12, a pair of external electrodes 26, 27 are formed. The external electrodes 26, 27 can be formed by applying and baking a conductive paste, but other conductive film forming methods such as plating and sputtering may be appropriately used.

なお、第13図に、第11図のXIII−XIII線に沿う断面図で
示すように、上記エッチング後に、サイドマージン領域
23,24や先端マージン領域の形成に伴って、空隙28が形
成される。この空隙28が無視できない大きさの場合に
は、第14図に示すように、シール材29を充填してもよ
い。シール材29としては、絶縁性や耐湿性に優れた合成
樹脂を用いることが好ましい。
Note that, as shown in FIG. 13 in a sectional view taken along line XIII-XIII in FIG. 11, after the etching, the side margin region
A void 28 is formed along with the formation of 23, 24 and the tip margin region. If the gap 28 has a size that cannot be ignored, a sealing material 29 may be filled as shown in FIG. As the sealing material 29, it is preferable to use a synthetic resin having excellent insulation and moisture resistance.

また、シール材29の充填は、第11図の状態で行うことが
好ましい。外部電極26,27の形成前にシール材29を充填
することにより、先端マージン領域にもシール材を充填
し得るので、内部電極21または22と、他方の内部電極22
または21に接続される外部電極との短絡を確実に防止し
得るからである。
Further, it is preferable that the sealing material 29 is filled in the state shown in FIG. By filling the sealing material 29 before the formation of the external electrodes 26, 27, the sealing material can also be filled in the tip margin region, so that the internal electrode 21 or 22 and the other internal electrode 22 can be filled.
Alternatively, it is possible to reliably prevent a short circuit with an external electrode connected to 21.

第15図(a)及び(b)は、本発明の他の実施例に用い
得るセラミックグリーンシート及びその上に形成される
外部電極ペーストの付与形状を説明するための各平面図
である。
FIGS. 15 (a) and 15 (b) are plan views for explaining a ceramic green sheet that can be used in another embodiment of the present invention and an applied shape of the external electrode paste formed thereon.

第15図(a)に示すように、矩形のセラミックグリーン
シート31上に、一方端縁31aから他方端縁31b側に延びる
ように、易エッチング性材料よりなる第2の内部電極材
33を印刷したものを用意する。ここでは、第2の内部電
極材33は、セラミックグリーンシート31の他方端縁31b
には至らない長さとされている。次に、一方端縁31a近
傍において、難エッチング性材料よりなる第1の内部電
極材32を印刷する。同様に、第15図(b)に示すよう
に、セラミックグリーンシート34上に、第1,第2の内部
電極材35,36を、セラミックグリーンシート31上とは位
置を反転させた状態に印刷したものを用意する。
As shown in FIG. 15 (a), a second internal electrode material made of an easily-etchable material is formed on the rectangular ceramic green sheet 31 so as to extend from one end edge 31a to the other end edge 31b side.
Prepare a printout of 33. Here, the second internal electrode material 33 is the other end edge 31b of the ceramic green sheet 31.
It is said that the length does not reach. Next, in the vicinity of the one end edge 31a, the first internal electrode material 32 made of a difficult-to-etch material is printed. Similarly, as shown in FIG. 15 (b), the first and second internal electrode materials 35, 36 are printed on the ceramic green sheet 34 in a state in which the position is reversed from that on the ceramic green sheet 31. Prepare what you did.

このセラミックグリーンシート31,34を交互に複数枚積
層し、必要に応じ、最上部及び最下部に電極ペーストが
印刷されていないセラミックグリーンシートを積層し、
誘電体生チップを得てもよい。この場合、第2の内部電
極材33,36が端縁31b,34bに至らないように形成されてい
るため、エッチングは、第2の内部電極材33,36の側端
縁部分においてのみ行えばよい。すなわち、前述した実
施例における先端マージン領域は、内部電極材の印刷し
ていない領域を設けておくことにより形成される。
A plurality of these ceramic green sheets 31 and 34 are alternately laminated, and if necessary, the ceramic green sheets on which the electrode paste is not printed are laminated on the uppermost and lowermost portions,
A raw dielectric chip may be obtained. In this case, since the second inner electrode materials 33, 36 are formed so as not to reach the edges 31b, 34b, etching should be performed only on the side edge portions of the second inner electrode materials 33, 36. Good. That is, the leading edge margin region in the above-described embodiment is formed by providing a region where the internal electrode material is not printed.

また、第6図に示した母セラミックグリーンシート11,1
4に代えて、第16図(a)及び(b)に示す母セラミッ
クグリーンシート37,38を交互に複数枚積層してもよ
い。第16図(a)の例では、積層後に、第16図(a)及
び(b)の一点鎖線A及びBに沿って切断することにな
る。もっとも、第5図(b)に示したセラミックグリー
ンシート14の上面に形成される内部電極材の印刷形状
は、セラミックグリーンシート11の上面に形成された内
部電極材の印刷形状を反転させたものに相当するため、
印刷形状は、1種類のみでよかったのに対し、第15図の
例では異なる印刷形状に第1,第2の内部電極材39,40,41
a,41b,42が印刷されたセラミックグリーンシート37,38
の2種を用意しなければならない。
Also, the mother ceramic green sheets 11 and 1 shown in FIG.
Instead of 4, a plurality of mother ceramic green sheets 37, 38 shown in FIGS. 16 (a) and 16 (b) may be alternately laminated. In the example of FIG. 16 (a), after stacking, cutting is performed along the alternate long and short dash lines A and B of FIGS. 16 (a) and 16 (b). However, the printed shape of the internal electrode material formed on the upper surface of the ceramic green sheet 14 shown in FIG. 5 (b) is the reverse of the printed shape of the internal electrode material formed on the upper surface of the ceramic green sheet 11. Is equivalent to
While only one type of printing shape was required, in the example of FIG. 15, different printing shapes were used for the first and second internal electrode materials 39, 40, 41.
Ceramic green sheets 37,38 with a, 41b, 42 printed
You must prepare two kinds of.

〔発明の効果〕〔The invention's effect〕

以上のように、本発明の製造方法では、内部電極側方の
サイドマージン領域が、焼結体側面に露出している第2
の内部電極部の側端縁部分をエッチングすることにより
形成される。従って、積層型の焼結体を得るにあたって
行う積層工程において、セラミックグリーンシートの積
層ずれや内部電極用導電ペーストの印刷ずれ等を考慮す
ることなく必要最小限の幅のサイドマージン領域を正確
に形成することができる。よって、小型・大容量であ
り、かつ容量値のばらつきの少ない積層コンデンサを得
ることができる。
As described above, in the manufacturing method of the present invention, the side margin region on the side of the internal electrode is exposed on the side surface of the sintered body.
It is formed by etching the side edge portion of the internal electrode portion of. Therefore, in the laminating step performed to obtain the laminated type sintered body, the side margin area having the minimum necessary width is accurately formed without considering the laminating deviation of the ceramic green sheets and the printing deviation of the conductive paste for internal electrodes. can do. Therefore, it is possible to obtain a small-sized and large-capacity multilayer capacitor with small variation in capacitance value.

また、積層型の焼結体では、第2の内部電極部の幅が誘
電体セラミック層の幅と同一とされているため、焼結に
先立つ積層に際し、セラミックグリーンシートの位置決
め許容範囲が広がり、積層作業を比較的簡単に行うこと
ができる。さらに、第1,第2の内部電極部を形成するに
あたっては、導電ペーストをセラミックグリーンシート
と同一幅に形成するものであるため、電極印刷パターン
の種類を少なくすることができる。よって、作業工程の
簡略化により、積層コンデンサのコストを低減すること
が可能となる。
Further, in the laminated type sintered body, the width of the second internal electrode portion is the same as the width of the dielectric ceramic layer, and therefore, the allowable positioning range of the ceramic green sheet is widened during the lamination prior to sintering, The laminating operation can be performed relatively easily. Further, when forming the first and second internal electrode portions, the conductive paste is formed to have the same width as the ceramic green sheet, so that the types of electrode print patterns can be reduced. Therefore, the cost of the multilayer capacitor can be reduced by simplifying the work process.

また、上記一体焼結型の焼結体では、第1の内部電極部
及び第2の内部電極部が側面に露出しているため、焼結
に際して側面に露出している内部電極部分がセラミック
ス内部の焼結を促進する伝熱媒体となり、焼結が短時間
で良好に行われ得るという効果も得られる。
Further, in the above-mentioned integrally sintered type sintered body, since the first internal electrode portion and the second internal electrode portion are exposed on the side surface, the internal electrode portion exposed on the side surface during sintering is inside the ceramics. It also serves as a heat transfer medium for accelerating the sintering, and has an effect that the sintering can be favorably performed in a short time.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例の製造方法においてエッチン
グによりサイドマージン領域を形成した状態の平面断面
図、第2図(a)及び(b)は従来の積層コンデンサを
製造するのに用いられるセラミックグリーンシート及び
その上に形成される内部電極材の印刷形状を示す各平面
図、第3図(a)及び(b)は従来の積層コンデンサの
量産に際して用いられる母セラミックグリーンシート及
び母内部電極材の印刷形状を説明するための各平面図、
第4図は従来の積層コンデンサにおける問題点を説明す
るための断面図、第5図(a),(b)は、それぞれ、
本発明の一実施例に用いられる母セラミックグリーンシ
ート及びその上に形成される内部電極材の印刷形状を説
明するための各平面図、第6図は積層工程を示す斜視
図、第7図は積層型の誘電体生チップを示す斜視図、第
8図(a)及び(b)は第7図の誘電体生チップの側面
断面図及び平面断面図、第9図は本発明の実施例におけ
る第2の内部電極材の側端縁の形状を説明するための図
であり、第8図(b)中のIX−IX線に沿う部分に相当す
る断面図、第10図は積層型の焼結体を示す斜視図、第11
図はエッチング後の焼結体を示す斜視図、第12図は外部
電極を形成した状態を示す斜視図、第13図は第11図のXI
II−XIII線に沿う拡大断面図、第14図は空隙にシール材
を充填した状態を示す断面図、第15図(a)及び(b)
は本発明の他の実施例を説明するための各平面図、第16
図(a)及び(b)は本発明において用い得るセラミッ
クグリーンシート及び内部電極材の印刷形状のさらに他
の例を説明する各平面図である。 図において、11,14はセラミックグリーンシート、12a,1
2b,15a,15bは第1の内部電極部(第1の内部電極材)、
13,16は第2の内部電極部(第2の内部電極材)、17は
生チップ、20は焼結体、20a,20bは第1,第2の端面、20
c,20dは側面、21,22は内部電極、23,24はサイドマージ
ン領域、25は先端マージン領域、26,27は外部電極を示
す。
FIG. 1 is a plan sectional view showing a state in which a side margin region is formed by etching in a manufacturing method according to an embodiment of the present invention, and FIGS. 2 (a) and 2 (b) are used for manufacturing a conventional multilayer capacitor. 3A and 3B are plan views showing the printed shapes of the ceramic green sheet and the internal electrode material formed thereon, and FIGS. 3A and 3B are mother ceramic green sheets and mother internal electrodes used in mass production of conventional multilayer capacitors. Each plan view for explaining the print shape of the material,
FIG. 4 is a cross-sectional view for explaining problems in the conventional multilayer capacitor, and FIGS. 5 (a) and 5 (b) are respectively,
FIG. 6 is a plan view showing each mother ceramic green sheet used in one embodiment of the present invention and each internal electrode material formed thereon, and FIG. 6 is a perspective view showing a laminating step. 8 is a perspective view showing a laminated dielectric raw chip, FIGS. 8 (a) and 8 (b) are side sectional views and plan sectional views of the dielectric raw chip of FIG. 7, and FIG. 9 is an embodiment of the present invention. It is a figure for demonstrating the shape of the side edge of the 2nd internal electrode material, Comprising: Sectional drawing which corresponds to the part which follows the IX-IX line in FIG.8 (b), FIG. Perspective view showing union, No. 11
FIG. 12 is a perspective view showing a sintered body after etching, FIG. 12 is a perspective view showing a state in which external electrodes are formed, and FIG. 13 is XI of FIG.
An enlarged cross-sectional view taken along line II-XIII, FIG. 14 is a cross-sectional view showing a state in which a gap is filled with a sealing material, and FIGS. 15 (a) and 15 (b).
Is a plan view for explaining another embodiment of the present invention,
FIGS. (A) and (b) are plan views for explaining still another example of the printed shapes of the ceramic green sheet and the internal electrode material that can be used in the present invention. In the figure, 11 and 14 are ceramic green sheets, 12a and 1
2b, 15a, 15b are first internal electrode parts (first internal electrode material),
13, 16 are second internal electrode portions (second internal electrode material), 17 are green chips, 20 is a sintered body, 20a, 20b are first and second end faces, 20
Reference numerals c and 20d denote side surfaces, 21 and 22 denote internal electrodes, 23 and 24 denote side margin regions, 25 denotes a tip margin region, and 26 and 27 denote external electrodes.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】間に内部電極を介在させて複数の誘電体セ
ラミック層が積層されており、前記誘電体セラミック層
の幅よりも内部電極の幅が狭くされており、それによっ
て内部電極の側方にサイドマージン領域が形成された積
層コンデンサの製造方法において、 一方の端縁に沿うように該端縁近傍に付与された難エッ
チング性材料よりなる第1の内部電極材と、該第1の内
部電極材の上面側または下面側において前記一方の端縁
から前記一方の端縁と対向する他方端縁側に延びるよう
にかつ全幅にわたって付与された易エッチング性材料よ
りなる第2の内部電極材とを一方主面上に有する複数枚
のセラミックグリーンシートが、第1の内部電極材が付
与された側の前記一方端縁が厚み方向において交互に反
対側の端面に位置するように積層された積層型の誘電体
生チップを得る工程と、 前記積層型の誘電体生チップを焼成してセラミックグリ
ーンシートを焼結すると共に、第1,第2の内部電極材を
焼付けて、各々、第1,第2の内部電極部を有する複数の
内部電極を形成する工程と、 前記焼結体を、第2の内部電極部を選択的に蝕刻する薬
剤によりエッチングして、第2の内部電極部の少なくと
も焼結体側面に露出している部分及びその近傍を除去す
ることにより、サイドマージン領域を形成する工程と、 前記第1の内部電極部が露出している焼結体の対向して
いる端面に外部電極を形成する工程とを備えることを特
徴とする積層コンデンサの製造方法。
1. A plurality of dielectric ceramic layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is narrower than the width of the dielectric ceramic layer, whereby the side of the internal electrode is formed. In a method of manufacturing a multilayer capacitor having a side margin region formed on one side, a first internal electrode material made of a non-etching material provided near one edge along one edge, and a first internal electrode material A second internal electrode material made of an easily-etchable material and provided over the entire width so as to extend from the one edge to the other edge side facing the one edge on the upper surface side or the lower surface side of the internal electrode material; A plurality of ceramic green sheets each having on one main surface are laminated such that the one edge on the side provided with the first internal electrode material is alternately located on the opposite end surface in the thickness direction. And a step of obtaining the laminated dielectric raw chip, the firing of the laminated dielectric raw chip to sinter the ceramic green sheet, and the firing of the first and second internal electrode materials, respectively. First, a step of forming a plurality of internal electrodes having a second internal electrode portion, and etching the sintered body with a chemical that selectively etches the second internal electrode portion to obtain a second internal electrode portion. A step of forming a side margin region by removing at least a portion exposed on the side surface of the sintered body and the vicinity thereof, and the first internal electrode portion is opposed to the exposed sintered body. And a step of forming external electrodes on the end faces.
JP1269279A 1989-08-24 1989-10-16 Manufacturing method of multilayer capacitor Expired - Lifetime JPH07120602B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1269279A JPH07120602B2 (en) 1989-10-16 1989-10-16 Manufacturing method of multilayer capacitor
DE4091418A DE4091418C2 (en) 1989-08-24 1990-08-24 Method of manufacturing a multilayer capacitor
PCT/JP1990/001075 WO1991003064A1 (en) 1989-08-24 1990-08-24 Laminated capacitor and method of producing the same
DE4091418T DE4091418T1 (en) 1989-08-24 1990-08-24 Multilayer capacitor and process for its manufacture
US07/663,942 US5144527A (en) 1989-08-24 1990-08-24 Multilayer capacitor and method of fabricating the same
GB9103350A GB2242070B (en) 1989-08-24 1991-02-18 Multilayer capacitor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1269279A JPH07120602B2 (en) 1989-10-16 1989-10-16 Manufacturing method of multilayer capacitor

Publications (2)

Publication Number Publication Date
JPH03129812A JPH03129812A (en) 1991-06-03
JPH07120602B2 true JPH07120602B2 (en) 1995-12-20

Family

ID=17470142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1269279A Expired - Lifetime JPH07120602B2 (en) 1989-08-24 1989-10-16 Manufacturing method of multilayer capacitor

Country Status (1)

Country Link
JP (1) JPH07120602B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101792381B1 (en) * 2016-01-04 2017-11-01 삼성전기주식회사 Electronic component and manufaturing method for the same
JP7266969B2 (en) 2018-05-21 2023-05-01 太陽誘電株式会社 Manufacturing method for multilayer ceramic electronic component

Also Published As

Publication number Publication date
JPH03129812A (en) 1991-06-03

Similar Documents

Publication Publication Date Title
US5144527A (en) Multilayer capacitor and method of fabricating the same
JP2504223B2 (en) Manufacturing method of multilayer capacitor
US20220093340A1 (en) Multilayer ceramic capacitor
JPH07122455A (en) Manufacture of multilayered ceramic electronic component
JPH09153433A (en) Manufacture of laminated electronic component
JP2000340448A (en) Laminated ceramic capacitor
US4435738A (en) Multilayer ceramic capacitors
JP2000277382A (en) Multi-laminated ceramic capacitor and manufacturing method of the same
JPH07120602B2 (en) Manufacturing method of multilayer capacitor
JPH081876B2 (en) Manufacturing method of multilayer capacitor
JPH081875B2 (en) Multilayer capacitor
JP2888020B2 (en) Negative multilayer thermistor
JPH07120600B2 (en) Manufacturing method of multilayer capacitor
JPH07120599B2 (en) Manufacturing method of multilayer capacitor
JPH07120601B2 (en) Manufacturing method of multilayer capacitor
JP2624849B2 (en) Manufacturing method of multilayer capacitor
JP2021057462A (en) Method of manufacturing multilayer ceramic electronic component, and multilayer ceramic electronic component
JPH0828310B2 (en) Manufacturing method of multilayer capacitor
JP3470812B2 (en) Manufacturing method of ceramic laminated electronic component
JP7459812B2 (en) Multilayer ceramic capacitor and method for manufacturing the same
JPH11162781A (en) Manufacture of laminated ceramic electronic part
JP3538758B2 (en) Capacitor array and method of manufacturing the same
JPH047577B2 (en)
JPH0644101U (en) Chip type positive temperature coefficient thermistor element
JPH09102437A (en) Manufacturing method for lamination electronic component

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 14

EXPY Cancellation because of completion of term