JPH0828310B2 - Manufacturing method of multilayer capacitor - Google Patents
Manufacturing method of multilayer capacitorInfo
- Publication number
- JPH0828310B2 JPH0828310B2 JP1218279A JP21827989A JPH0828310B2 JP H0828310 B2 JPH0828310 B2 JP H0828310B2 JP 1218279 A JP1218279 A JP 1218279A JP 21827989 A JP21827989 A JP 21827989A JP H0828310 B2 JPH0828310 B2 JP H0828310B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- laminated
- dielectric
- width
- margin region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、積層コンデンサの製造方法に関し、より特
定的には、内部電極と誘電体側面との間のサイドマージ
ン領域が改良された積層コンデンサの製造方法に関す
る。Description: TECHNICAL FIELD The present invention relates to a method of manufacturing a multilayer capacitor, and more particularly, to a multilayer capacitor having an improved side margin region between an internal electrode and a side surface of a dielectric. Manufacturing method.
コンデンサの小型・大容量化を果たすために、積層コ
ンデンサが広く用いられている。積層コンデンサは、例
えば第2図(a)及び(b)に示すように、導電ペース
トよりなる内部電極材1,2が塗布されたセラミックグリ
ーンシート3,4を用意し、それぞれを交互に複数枚積層
し、得られた積層体を厚み方向に圧着した後に焼成し、
内部電極材1,2の引出されている焼結体側面に外部電極
を形成することにより得られている。Multilayer capacitors are widely used in order to reduce the size and capacity of capacitors. For the multilayer capacitor, for example, as shown in FIGS. 2 (a) and 2 (b), ceramic green sheets 3 and 4 coated with internal electrode materials 1 and 2 made of conductive paste are prepared, and a plurality of them are alternately arranged. Laminated, the resulting laminate is pressure-bonded in the thickness direction and then fired,
It is obtained by forming external electrodes on the side surfaces of the sintered bodies from which the internal electrode materials 1 and 2 are drawn.
ところで、セラミックグリーンシート3,4上に形成さ
れている内部電極材1,2は、各セラミックグリーンシー
ト3,4の第1の端縁3a,4aから第2の端縁3b,4b側に向か
って延びるように形成されている。また、各内部電極材
1,2は、セラミックグリーンシート3,4の側端縁3c,3d,4
c,4dとの間に、幅xのサイドマージン領域5を残すよう
な幅に形成されている。Incidentally, the internal electrode materials 1 and 2 formed on the ceramic green sheets 3 and 4 move from the first edges 3a and 4a of the ceramic green sheets 3 and 4 toward the second edges 3b and 4b. It is formed to extend. Also, each internal electrode material
1, 2 are the side edges 3c, 3d, 4 of the ceramic green sheets 3, 4
It is formed in such a width that the side margin region 5 of width x is left between c and 4d.
サイドマージン領域5を設けているのは、内部電極材
1,2の上下に位置するセラミックグリーンシート同士の
密着性を高めると共に、内部電極材1,2が焼結後に焼結
体側面で接触することを防止するためである。従って、
従来より、積層コンデンサにおいては、内部電極材1,2
の側方に幅xのサイドマージン領域5を形成することが
必須不可欠であった。The side margin region 5 is provided by the internal electrode material.
This is for improving the adhesion between the ceramic green sheets located above and below 1, 2 and for preventing the internal electrode materials 1, 2 from contacting on the side surface of the sintered body after sintering. Therefore,
Conventionally, in multilayer capacitors, internal electrode materials 1, 2
It was indispensable to form the side margin region 5 having the width x on the side of.
しかしながら、サイドマージン領域5の幅xが広い場
合には、当然のことながら、内部電極材1,2の幅が狭ま
り、大容量化を妨げることになる。従って、より小型・
大容量化を果たすには、サイドマージン領域5の幅xは
狭い方が好ましい。However, when the width x of the side margin region 5 is wide, the widths of the internal electrode materials 1 and 2 are naturally narrowed, which hinders an increase in capacity. Therefore, smaller
To achieve a large capacity, the width x of the side margin region 5 is preferably small.
他方、積層コンデンサの量産に際しては、第3図
(a),(b)に示すように、比較的大きな母セラミッ
クグリーンシート6,7を用意し、その一方主面に複数の
母内部電極材8,9を形成したものを交互に複数枚積層し
た後に、一点鎖線A,Bに沿って積層体を切断することに
より、個々の積層体を得、該個々の積層体を焼成するこ
とにより個々の積層コンデンサを製造している。On the other hand, in mass production of the multilayer capacitor, as shown in FIGS. 3 (a) and 3 (b), relatively large mother ceramic green sheets 6 and 7 are prepared, and one main surface thereof has a plurality of mother inner electrode materials 8. After alternately laminating a plurality of those having formed 9, the laminated body is cut along the alternate long and short dashed lines A and B to obtain individual laminated bodies, and the individual laminated bodies are fired to obtain the individual laminated bodies. Manufactures multilayer capacitors.
ところが、複数の母内部電極材8,9が形成された母セ
ラミックグリーンシート6,7の積層に際しては、幾分か
の積層ずれが生じざるを得ず、その結果、切断後に個々
の積層体内において内部電極材が積層体の側面に露出す
る恐れがある。内部電極材が積層体の側面に露出する
と、耐圧不良や内部電極材同士の短絡が生じる。However, when laminating the mother ceramic green sheets 6, 7 on which a plurality of mother internal electrode materials 8, 9 are formed, some lamination displacement has to occur, and as a result, after cutting, in each laminate The internal electrode material may be exposed on the side surface of the laminate. If the internal electrode material is exposed on the side surface of the laminated body, a withstand voltage defect or a short circuit between the internal electrode materials occurs.
また、露出しないまでも、内部電極材が焼結体の側面
近傍にまで至っている場合、すなわち第2図(a),
(b)のサイドマージン領域5が小さい場合には、上下
のセラミック層の密着強度が充分でなく、焼結後に層剥
がれが生じる原因となる。Moreover, when the internal electrode material reaches the vicinity of the side surface of the sintered body even before it is not exposed, that is, in FIG. 2 (a),
In the case where the side margin region 5 in (b) is small, the adhesion strength between the upper and lower ceramic layers is not sufficient, which causes peeling after sintering.
さらに、積層ずれが生じた場合には、内部電極同士の
重なり面積も小さくなり、容量値が設計容量よりも低下
するおそれがあった。Further, when the stacking deviation occurs, the overlapping area of the internal electrodes also becomes small, and the capacitance value may be lower than the design capacitance.
上記の諸理由により、サイドマージン領域6の幅xが
狭い方が好ましいにも係わらず、該幅xを必要以上に大
きくする必要があり、小型化・大容量化の妨げとなって
いた。また、積層ずれによる容量値のばらつきやデラミ
ネーションも生じがちであった。For the reasons described above, although it is preferable that the width x of the side margin region 6 is narrow, it is necessary to increase the width x more than necessary, which hinders miniaturization and large capacity. In addition, variations in capacitance and delamination tend to occur due to stacking deviation.
よって、本発明の目的は、より一層小型化・大容量化
が可能であり、容量値のばらつきが少なく、耐湿性及び
信頼性が高められた積層コンデンサの製造方法を提供す
ることにある。Therefore, it is an object of the present invention to provide a method of manufacturing a multilayer capacitor which can be further downsized and have a large capacity, has a small variation in capacity value, and has improved moisture resistance and reliability.
本発明は、間に内部電極を介在させて複数の誘電体層
が積層された積層型の誘電体を有し、前記誘電体層より
も内部電極の幅が狭くされており、それによって内部電
極の側方にサイドマージン領域が設けられた積層コンデ
ンサの製造方法であって、内部電極が間に介在されて複
数の誘電体層が積層されており、かつ内部電極の幅が誘
電体層の幅と同一にされている積層型の誘電体を得る工
程と、前記内部電極の側端縁が露出している積層型の誘
電体の側面において、露出している内部電極の側端縁部
分をエッチングまたは物理的に除去することにより、サ
イドマージン領域を形成する工程と、サイドマージン領
域が形成された積層型の誘電体を加熱し、内部電極の側
端縁に酸化被膜を形成する工程と、サイドマージン領域
により形成された空隙に合成樹脂よりなるシール材を加
圧・注入する工程とを備えることを特徴とする。The present invention has a laminated dielectric in which a plurality of dielectric layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is narrower than that of the dielectric layer. Is a method of manufacturing a multilayer capacitor in which a side margin region is provided on the side of, a plurality of dielectric layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is the width of the dielectric layer. And a step of obtaining a laminated type dielectric which is the same as the above, and etching the exposed side edge of the internal electrode on the side surface of the laminated dielectric where the side edge of the internal electrode is exposed. Alternatively, a step of forming a side margin region by physically removing it, a step of heating the laminated dielectric in which the side margin region is formed, and forming an oxide film on the side edge of the internal electrode, Empty formed by the margin area A sealing member made of a synthetic resin, characterized in that it comprises a step of pressure-injection.
なお、上記の物理的除去方法としては、内部電極材を
スパッタリングにより飛散させる逆スパッタ法や、内部
電極材を電気泳動法により外部へ移動させる方法があ
る。As the above-mentioned physical removal method, there are a reverse sputtering method in which the internal electrode material is scattered by sputtering, and a method in which the internal electrode material is moved to the outside by an electrophoretic method.
本発明の製造方法では、サイドマージン領域が積層型
の誘電体を得た後に、エッチングまたは物理的除去によ
り形成される。従って、サイドマージン領域の幅を正確
に形成することができ、内部電極の重なり面積を正確に
制御することができ、ひいては容量ばらつきを低減する
ことができる。In the manufacturing method of the present invention, the side margin region is formed by etching or physical removal after obtaining the laminated dielectric. Therefore, the width of the side margin region can be accurately formed, the overlapping area of the internal electrodes can be accurately controlled, and the capacitance variation can be reduced.
また、誘電体層と同一幅の内部電極を積層しておき、
積層後にエッチングまたは物理的除去によりサイドマー
ジン領域を形成するものであるため、積層ずれを考慮し
て必要以上にサイドマージン領域の幅を拡げる必要がな
い。よって、より小型・大容量の積層コンデンサを得る
ことができる。Also, an internal electrode having the same width as the dielectric layer is laminated,
Since the side margin region is formed by etching or physical removal after stacking, it is not necessary to expand the width of the side margin region more than necessary in consideration of stacking deviation. Therefore, it is possible to obtain a smaller and large-capacity multilayer capacitor.
しかも、誘電体層の幅と同一幅の内部電極が積層され
た積層体を用いるものであるため、積層ずれに対する許
容度が大きいので、積層作業を容易に行うことができ、
かつ必要最小限の幅のサイドマージン領域を有する積層
コンデンサを得ることができる。Moreover, since the laminated body in which the internal electrodes having the same width as the width of the dielectric layer are laminated is used, the tolerance for the lamination deviation is large, so that the lamination work can be easily performed.
In addition, it is possible to obtain a multilayer capacitor having a side margin region having a minimum necessary width.
また、本発明の製造方法では、上記加熱処理により内
部電極の側端縁に酸化被膜が形成される。この酸化被膜
は化学化結合により上下のセラミック層との密着性を高
め得る。従って、セラミック焼結体におけるセラミック
層同士の接合強度を効果的に高めることができる。Further, in the manufacturing method of the present invention, an oxide film is formed on the side edge of the internal electrode by the above heat treatment. This oxide film can enhance the adhesion to the upper and lower ceramic layers by chemical bonding. Therefore, the bonding strength between the ceramic layers in the ceramic sintered body can be effectively increased.
さらに、サイドマージン領域形成により生じた空隙に
はシール材が充填されているので、耐湿性等が劣化する
こともない。Furthermore, since the sealing material is filled in the voids formed by the formation of the side margin regions, the moisture resistance and the like do not deteriorate.
〔実施例の説明〕 第4図〜第10図を参照して、本発明の一実施例の製造
方法を説明する。本実施例は、誘電体セラミックスを用
いた積層コンデンサの製造方法に適用したものである。[Description of Embodiments] A manufacturing method according to an embodiment of the present invention will be described with reference to FIGS. 4 to 10. This embodiment is applied to a method for manufacturing a multilayer capacitor using dielectric ceramics.
第4図は、本実施例の製造に用いられる積層体層とし
てのセラミックグリーンシート及びその上に形成される
内部電極材を説明するための斜視図である。矩形のセラ
ミックグリーンシート11,12の上面に、それぞれ、内部
電極材13,14が膜状に形成されている。FIG. 4 is a perspective view for explaining a ceramic green sheet as a laminated body layer used in the manufacture of this example and an internal electrode material formed thereon. On the upper surfaces of the rectangular ceramic green sheets 11, 12, internal electrode members 13, 14 are formed in a film shape, respectively.
セラミックグリーンシート11,12は、誘電体セラミッ
クスを主体とするセラミック・スラリーを図示の形状に
成形することにより得られる。内部電極材13,14は、Ni
またはCuのような導電性材料を主体とする導電ペースト
を塗布することにより構成されている。内部電極材を構
成する材料としては、Ni及びCuの他、AgまたはAg−Pdの
ような種々の金属材料を用いることができる。もっと
も、後述するエッチングに際し、適宜のエッチャントに
より蝕刻され得る材料により構成することが必要であ
る。The ceramic green sheets 11 and 12 are obtained by forming a ceramic slurry mainly composed of a dielectric ceramic into the shape shown in the figure. The internal electrode materials 13 and 14 are made of Ni
Alternatively, it is configured by applying a conductive paste mainly composed of a conductive material such as Cu. As a material forming the internal electrode material, various metal materials such as Ag or Ag-Pd can be used in addition to Ni and Cu. However, it is necessary to use a material that can be etched by an appropriate etchant in the etching described later.
内部電極材13は、矩形のセラミックグリーンシート11
の一方端縁11aから反対側の端縁11b側に向かって延びる
ように、かつ端縁11bには至らないように形成されてい
る。また、内部電極材13の幅は、セラミックグリーンシ
ート11の幅と同一とされている。すなわち、セラミック
グリーンシート11の側端縁11c,11d間の全幅に至る幅
に、内部電極材13が形成されている。The internal electrode material 13 is a rectangular ceramic green sheet 11
Is formed so as to extend from one end 11a toward the opposite end 11b and not to reach the end 11b. The width of the internal electrode material 13 is the same as the width of the ceramic green sheet 11. That is, the internal electrode material 13 is formed over the entire width between the side edges 11c and 11d of the ceramic green sheet 11.
内部電極材14についても、内部電極材13と同様に構成
されている。但し、セラミックグリーンシート11,12を
積層した際に、内部電極材13と内部電極材14とが積層体
の対向する側面に引出されるように、内部電極材14が引
出されているセラミックグリーンシート12の一方端縁12
aは、セラミックグリーンシート11の一方端縁11aと反対
側に位置されている。The internal electrode material 14 is configured similarly to the internal electrode material 13. However, the ceramic green sheets from which the internal electrode materials 14 are drawn out such that the internal electrode materials 13 and 14 are drawn out to the opposite side surfaces of the laminate when the ceramic green sheets 11 and 12 are stacked. 12 one edge 12
The a is located on the opposite side of the one end edge 11a of the ceramic green sheet 11.
第4図に示したセラミックグリーンシート11,12を、
交互に複数枚積層することにより、第5図に示す積層体
15を得ることができる。積層体15では、第1,第2のセラ
ミックグリーンシート11,12が3枚ずつ、交互に積層さ
れており、さらに最上部に内部電極材が付与されていな
いセラミックグリーンシート16が積層されている。The ceramic green sheets 11 and 12 shown in FIG.
By alternately laminating a plurality of sheets, a laminate shown in FIG. 5 is obtained.
You can get 15. In the laminated body 15, three first and second ceramic green sheets 11 and 12 are alternately laminated, and a ceramic green sheet 16 to which an internal electrode material is not applied is further laminated on the uppermost portion. .
ここでは、3枚の一方の内部電極13a〜13cが積層体15
の第1の側面15aに、他方の内部電極材14a〜14cが第2
の側面15bに引出されている。また、各内部電極材13a〜
13c,14a〜14cは、共に、積層体15の第3,第4の側面15c,
15dにも露出している。Here, one of the three internal electrodes 13a to 13c is
On the first side surface 15a of the second inner electrode material 14a-14c
Side 15b. In addition, each internal electrode material 13a ~
13c, 14a to 14c are the third and fourth side surfaces 15c,
It is also exposed on 15d.
なお、第2図に示した従来例では、内部電極材1を構
成するための導電ペーストを塗布した場合、ペーストの
表面張力により、第6図(a)に示すように、内部電極
材1の側端縁に隆起部21a,21bが形成されていた。従っ
て、複数枚のセラミックグリーンシートを積層した場
合、内部電極材の厚みが均一でないため、焼結後に層剥
がれが生じる原因の一つとなっていた。In addition, in the conventional example shown in FIG. 2, when the conductive paste for forming the internal electrode material 1 is applied, the surface tension of the paste causes the internal electrode material 1 to be removed as shown in FIG. 6 (a). The raised portions 21a and 21b were formed on the side edges. Therefore, when a plurality of ceramic green sheets are laminated, the thickness of the internal electrode material is not uniform, which is one of the causes of layer peeling after sintering.
これに対して、本実施例では、第6図(b)に相当の
断面図で示すように、内部電極材13は、セラミックグリ
ーンシート11の側端縁11c,11d間の全幅に至るように形
成されるため、内部電極材13の厚みが幅方向において一
様とされる。従って、内部電極材の厚みの不均一に起因
するデラミネーションの発生を効果的に防止することが
できる。On the other hand, in this embodiment, as shown in the cross-sectional view corresponding to FIG. 6B, the internal electrode material 13 extends to the entire width between the side edges 11c and 11d of the ceramic green sheet 11. Since it is formed, the thickness of the internal electrode material 13 is made uniform in the width direction. Therefore, it is possible to effectively prevent the occurrence of delamination due to the uneven thickness of the internal electrode material.
第5図に戻り、積層体15は、焼結に先立ち、厚み方向
にプレスすることにより各セラミックグリーンシート間
が密着される。この場合、本実施例の積層体15では、内
部電極材13a〜13c,14a〜14cが第3,第4の側面15c,15d間
の全幅に至るように形成されているので、第5図のVII
−VII線に沿う第7図(b)の模式的断面図で示すよう
に、第5図のY方向において厚みが均一となるように圧
着することができる。Returning to FIG. 5, the laminated body 15 is pressed in the thickness direction before the sintering so that the ceramic green sheets are brought into close contact with each other. In this case, in the laminated body 15 of the present embodiment, the internal electrode materials 13a to 13c, 14a to 14c are formed so as to extend over the entire width between the third and fourth side surfaces 15c, 15d, and therefore, as shown in FIG. VII
As shown in the schematic cross-sectional view of FIG. 7 (b) taken along the line -VII, it is possible to perform pressure bonding so that the thickness becomes uniform in the Y direction of FIG.
これに対して、第2図に示したセラミックグリーンシ
ートを用いた従来例では、サイドマージン領域5が予め
形成されているため、第7図(a)に示すように、積層
体15中のサイドマージン領域が形成されている部分Zに
おいて厚みが薄くなり、内部電極材1,2が形成されてい
る部分の積層体の厚みとサイドマージン領域が形成され
ている側方の部分Zとの厚みとの差により、得られる焼
結体の側面においてデラミネーションが生じがちであっ
た。On the other hand, in the conventional example using the ceramic green sheet shown in FIG. 2, since the side margin region 5 is formed in advance, as shown in FIG. The thickness becomes thin in the portion Z where the margin region is formed, and the thickness of the laminated body in the portion where the internal electrode materials 1 and 2 are formed and the thickness of the side portion Z where the side margin region is formed are Delamination tends to occur on the side surface of the obtained sintered body due to the difference of.
従って、本実施例では、積層体において、このような
理由によるデラミネーションの発明を効果的に防止でき
る。Therefore, in the present embodiment, the invention of delamination due to such reasons can be effectively prevented in the laminated body.
次に、積層方向に圧着された第5図の積層体15を焼成
し、積層型の誘電体としての焼結体を得る。さらに、第
8図に示すように、得られた焼結体25の第1,第2の側面
をレジスト材26a,26bで被覆する。このレジスト材26a,2
6bは、後述するエッチングに際して用いるエッチャント
により侵されない材料により構成されており、一例を挙
げるとエポキシ樹脂等の合成樹脂を用いることができ
る。Next, the laminated body 15 of FIG. 5 pressed in the laminating direction is fired to obtain a laminated dielectric sintered body. Further, as shown in FIG. 8, the first and second side surfaces of the obtained sintered body 25 are covered with resist materials 26a and 26b. This resist material 26a, 2
6b is made of a material that is not attacked by an etchant used for etching described later, and a synthetic resin such as an epoxy resin can be used as an example.
焼結体25内には、前述した内部電極材がセラミックス
の焼成に際して焼付けられることにより、内部電極13a
〜13c,14a〜14cが形成されている。なお、内部電極の参
照番号は、前述した内部電極材と同一の参照番号を付し
て説明することにする。In the sintered body 25, the above-described internal electrode material is baked during firing of the ceramics, so that the internal electrode 13a
13c and 14a to 14c are formed. Note that the reference numbers of the internal electrodes will be described with the same reference numbers as those of the above-described internal electrode materials.
各内部電極材13a〜13c,14a〜14cは、レジスト材26a,2
6bで被覆された部分を除いて、すなわち焼結体25の第3,
第4の側面25c,25dに露出されている。The internal electrode materials 13a to 13c, 14a to 14c are resist materials 26a, 2
Except for the portion covered with 6b, that is, the third of the sintered body 25,
It is exposed to the fourth side faces 25c, 25d.
次に、上記焼結体25の第3,第4の側面25c,25dを、内
部電極13a〜13c,14a〜14cを構成している材料を蝕刻し
得るエッチャントによりエッチングする。エッチャント
としては、例えば硝酸のような強酸を用いることができ
るが、内部電極材として、Cu及びNi以外の金属材料を用
いた場合には、そのような金属材料をエッチングし得る
適宜のエッチャントが用いられる。Next, the third and fourth side surfaces 25c and 25d of the sintered body 25 are etched with an etchant capable of etching the material constituting the internal electrodes 13a to 13c and 14a to 14c. As the etchant, for example, a strong acid such as nitric acid can be used, but when a metal material other than Cu and Ni is used as the internal electrode material, an appropriate etchant capable of etching such metal material is used. To be
エッチング後の状態を第9図に平面断面図で示す。第
9図から明らかなように、焼結体25内においては、内部
電極13aが焼結体25の第1の側面25aに引出されている端
縁31と隣接している二辺32,33が、サイドマージン領域3
4,35を第3,第4の側面25c,25dとの間に形成するよう
に、第3,第4の側面25c,25dから内側に後退されてい
る。これは、エッチングにより、内部電極13aの両側端
縁部分が蝕刻され、それによってサイドマージン領域3
4,35が形成されていることを意味する。The state after etching is shown in a plan sectional view in FIG. As is apparent from FIG. 9, in the sintered body 25, two sides 32, 33 adjacent to the end edge 31 of the internal electrode 13a extended to the first side surface 25a of the sintered body 25 are formed. , Side margin area 3
It is retracted inward from the third and fourth side faces 25c, 25d so as to form 4,35 between the third and fourth side faces 25c, 25d. This is because both side edges of the internal electrode 13a are etched by etching, and
4,35 is formed.
他の内部電極13b,13c,14a〜14c部分においても同様に
サイドマージン領域が形成されている。Side margin regions are similarly formed in other internal electrodes 13b, 13c, 14a to 14c.
また、第10図から明らかなように、サイドマージン領
域が形成されている部分には、エッチングにより空隙34
a,35aが形成されている。Further, as is clear from FIG. 10, a gap 34 is formed by etching in the portion where the side margin region is formed.
a and 35a are formed.
エッチング後、焼結体25を水等により洗浄し、エッチ
ャントを除去する。しかし、水洗いだけでは、残留エッ
チャント、特に空隙34a,35a内に残留しているエッチャ
ントを完全に除去することは難しい。そこで、本実施例
では、次に焼結体25を加熱雰囲気下に置き、残留エッチ
ャントを飛散させて除去する。After the etching, the sintered body 25 is washed with water or the like to remove the etchant. However, it is difficult to completely remove the residual etchant, especially the etchant remaining in the voids 34a and 35a, only by washing with water. Therefore, in this embodiment, the sintered body 25 is then placed in a heating atmosphere to scatter and remove the residual etchant.
なお、上記加熱は、後述の外部電極を焼付ける工程で
与えられる熱を利用してもよい。その場合には、残留エ
ッチャントの除去と外部電極の焼付けを同一工程で行い
得る。In addition, the above-mentioned heating may use heat given in a step of baking an external electrode described later. In that case, the removal of the residual etchant and the baking of the external electrode can be performed in the same step.
また、残留エッチャントの除去は、残留エッチャント
による内部電極の腐蝕を防止するためである。従って、
エッチング作用を奪うことさえ可能であれば、加熱以外
の方法を用いても良い。例えば、強酸のエッチャントで
あれば、アルカリ溶液に浸漬して残留エッチャントを中
和してもよい。Further, the removal of the residual etchant is to prevent the internal electrode from being corroded by the residual etchant. Therefore,
A method other than heating may be used as long as the etching action can be removed. For example, if the etchant is a strong acid, the residual etchant may be neutralized by dipping in an alkaline solution.
上記残留エッチャントの除去に続いて、レジスト材26
a,26bを除去する。レジスト材26a,26bの除去は、機械的
研磨または薬剤を用いた方法等により行い得る。Following the removal of the residual etchant, the resist material 26
Remove a and 26b. The resist materials 26a and 26b can be removed by mechanical polishing, a method using a chemical, or the like.
本実施例では、サイドマージン領域34,35が、エッチ
ングにより形成されるので、焼結体25の第3,第4の側面
25c,25dから内側に正確な幅のサイドマージン領域を形
成することができる。しかも、セラミックグリーンシー
トと内部電極材とを積層し、積層体を得た後に、このサ
イドマージン領域34,35が形成されるものであるため、
積層ずれ等を考慮して余分な幅のサイドマージン領域を
形成する必要がない。すなわち、従来例に比べて、より
狭い幅にサイドマージン領域34,35を形成することがで
きる。従って、小型・大容量の積層コンデンサを実現し
得ることがわかる。In this embodiment, since the side margin regions 34 and 35 are formed by etching, the third and fourth side surfaces of the sintered body 25 are formed.
A side margin region having an accurate width can be formed inward from 25c and 25d. Moreover, the side margin regions 34 and 35 are formed after the ceramic green sheet and the internal electrode material are laminated to obtain a laminated body.
It is not necessary to form a side margin region having an extra width in consideration of stacking deviation and the like. That is, the side margin regions 34 and 35 can be formed with a width narrower than that of the conventional example. Therefore, it is understood that a small-sized and large-capacity multilayer capacitor can be realized.
なお、積層体15を得た段階で内部電極材が側面に露出
している部分から垂れることがあるが、このように垂れ
た内部電極材が存在してとしても上記エッチングにより
確実に除去される。Although the internal electrode material may droop from the portion exposed on the side surface when the laminated body 15 is obtained, even if such a drooping internal electrode material is present, it is surely removed by the etching. .
次に、レジスト材26a,26bが除去された面に例えばAg
を主体とする導電ペーストを塗布し、焼付けることによ
り、第11図に示すように、一対の外部電極36,37を形成
する。外部電極36は、内部電極13a〜13cに、外部電極37
は内部電極14a〜14cに電気的に接続される。Next, on the surface from which the resist materials 26a and 26b are removed, for example, Ag
A conductive paste mainly composed of is applied and baked to form a pair of external electrodes 36 and 37 as shown in FIG. The external electrode 36 includes the internal electrodes 13a to 13c and the external electrode 37.
Are electrically connected to the internal electrodes 14a to 14c.
また、外部電極36,37を形成した後に、焼結体25の第
3,第4の側面25c,25dに酸化処理が施される。酸化処理
は、例えば第11図の積層コンデンサを酸化雰囲気中にお
いて所定の時間加熱処理を行うことにより達成される。
本実施例では、焼結体25の第3,第4の側面25c,25dにお
いて、比較的狭い幅のサイドマージン領域34,35を経て
内部電極13a〜13c,14a〜14cの側端縁が配置されている
ため、またエッチングによりサイドマージン領域が形成
されているものであるため、内部電極の側端縁が酸化雰
囲気により酸化されやすく、それによって内部電極側端
縁に酸化被膜が形成される。そして、この酸化被膜の形
成により、内部電極とセラミックスとの密着強度が効果
的に高められる。これは、酸化される際に、誘電体セラ
ミックスと内部電極との間に化学結合を生じるからであ
る。In addition, after forming the external electrodes 36 and 37,
3, oxidation treatment is applied to the fourth side faces 25c, 25d. The oxidation treatment is achieved, for example, by subjecting the multilayer capacitor of FIG. 11 to heat treatment in an oxidizing atmosphere for a predetermined time.
In the present embodiment, the side edges of the internal electrodes 13a to 13c, 14a to 14c are arranged on the third and fourth side surfaces 25c and 25d of the sintered body 25 via the side margin regions 34 and 35 having a relatively narrow width. Since the side margin region is formed by etching, the side edge of the internal electrode is easily oxidized by the oxidizing atmosphere, thereby forming an oxide film on the internal electrode side edge. The formation of this oxide film effectively enhances the adhesion strength between the internal electrodes and the ceramics. This is because a chemical bond is generated between the dielectric ceramic and the internal electrode when it is oxidized.
よって、上記のような酸化処理を行うことにより、内
部電極13a〜13c,14a〜14cと誘電体セラミックスとの密
着性をより一層高め得ることが可能となる。Therefore, by performing the above-described oxidation treatment, it becomes possible to further improve the adhesion between the internal electrodes 13a to 13c, 14a to 14c and the dielectric ceramics.
なお、上記酸化処理は、エッチングによりサイドマー
ジン領域34,35を形成した後であれば何れの段階におい
て行ってもよい。すなわち、外部電極36,37の形成に先
立って酸化処理を行ってもよい。The oxidation treatment may be performed at any stage as long as the side margin regions 34 and 35 are formed by etching. That is, the oxidation treatment may be performed prior to the formation of the external electrodes 36, 37.
最後に、第10図の空隙34a,35aに、第1図に示すよう
に、エポキシ樹脂等の合成樹脂39を加圧注入することに
より、焼結体25の側面25c,25dをシールする。Finally, the side surfaces 25c, 25d of the sintered body 25 are sealed by injecting a synthetic resin 39 such as an epoxy resin under pressure into the voids 34a, 35a in FIG. 10 as shown in FIG.
上記シール材の充填は、外部電極の形成後に行ってもよ
く、あるいは外部電極の形成に先立って行ってもよい。
シール材を充填された積層コンデンサを第12図に斜視図
で示す。シール材より空隙が充填されているので、本実
施例では耐湿性が低下するおそれもなく、従って、信頼
性に優れた積層コンデンサが得られる。The filling of the sealing material may be performed after the external electrodes are formed, or may be performed prior to the formation of the external electrodes.
FIG. 12 is a perspective view of the multilayer capacitor filled with the sealing material. Since the voids are filled with the sealing material, the moisture resistance is not likely to deteriorate in this embodiment, and therefore, the multilayer capacitor having excellent reliability can be obtained.
なお、上述した実施例では、エッチングを施した後
に、一対の外部電極36,37を形成したが、外部電極の形
成はエッチングに先立って行ってもよい。Although the pair of external electrodes 36 and 37 are formed after the etching is performed in the above-described embodiment, the external electrodes may be formed prior to the etching.
上記実施例では、内部電極13a〜13c,14a〜14cが安価
なNiまたはCuを用いて構成されているので、電極コスト
を低減することができる。また、積層ずれ等を余り気に
せず母セラミックグリーンシートを積層することができ
るので、製造工程が簡略化され、積層コンデンサの量産
コストを効果的に低減することができる。In the above embodiment, since the internal electrodes 13a to 13c and 14a to 14c are made of inexpensive Ni or Cu, the electrode cost can be reduced. Further, since the mother ceramic green sheets can be laminated without paying much attention to the deviation of lamination, the manufacturing process can be simplified and the mass production cost of the laminated capacitor can be effectively reduced.
なお、好ましくは、外部電極36,37が形成される焼結
体側面に、Niを主体とする導電ペーストをコーティング
し、しかる後外部電極36,37を形成するようにすれば、
内部電極と外部電極との電気的接続の信頼性を高めるこ
とができる。また、Niに代えて、他の導電性材料層を焼
結体25の第1,第2の側面25a,25bに塗布しておいてもよ
く、その場合、エッチャントにより蝕刻されない材料を
用いれば、上述したレジスト材26a,26bの機能をも持た
せることができる。すなわち、外部電極形成用の下地電
極のレジスト材26a,26bを構成し得る。この場合には、
レジスト材の除去は必要ではない。Preferably, the side surface of the sintered body on which the external electrodes 36 and 37 are formed is coated with a conductive paste mainly composed of Ni, and then the external electrodes 36 and 37 are formed.
The reliability of the electrical connection between the internal electrode and the external electrode can be improved. Further, instead of Ni, another conductive material layer may be applied to the first and second side surfaces 25a and 25b of the sintered body 25. In this case, if a material which is not etched by the etchant is used, The functions of the resist materials 26a and 26b described above can also be provided. That is, the resist materials 26a and 26b of the base electrode for forming the external electrodes can be formed. In this case,
No removal of resist material is necessary.
上述した実施例では、硝酸等の化学的薬剤をエッチャ
ントとして用いて内部電極の側端縁をエッチングした
が、実際のエッチングは、エッチャントに焼結体を浸漬
することにより、あるいは回転バレル内にエッチャント
を貯留しておき、該バレル内に焼結体を投入しバレルを
回転させることにより行い得る。In the above-described embodiment, the side edges of the internal electrodes are etched using a chemical agent such as nitric acid as an etchant, but the actual etching is performed by immersing the sintered body in the etchant or in the rotating barrel. Is stored, the sintered body is put into the barrel, and the barrel is rotated.
上述してきた実施例では、誘電体シートとして、セラ
ミックグリーンシートを用いたが、本発明は、セラミッ
クグリーンシートを複数枚積層して内部電極材と共に一
体焼成してなる積層セラミックコンデンサに限定される
ものではない。すなわち、誘電体シートとしては、誘電
体樹脂フィルムを用いることもでき、いわゆる積層型フ
ィルムコンデンサにも本発明を適用することができる。In the embodiments described above, ceramic green sheets are used as dielectric sheets. However, the present invention is limited to a multilayer ceramic capacitor formed by laminating a plurality of ceramic green sheets and integrally firing together with internal electrode materials. is not. That is, a dielectric resin film can be used as the dielectric sheet, and the present invention can be applied to a so-called laminated film capacitor.
さらに、長尺状のセラミックグリーンシートや樹脂フ
ィルムをその主面上に形成された内部電極と共に巻回し
てなる巻回型コンデンサにも本発明を適用することがで
き、従って、この種の巻回型コンデンサも本発明にいう
積層コンデンサに含まれるものであることを指摘してお
く。Further, the present invention can be applied to a winding type capacitor formed by winding a long ceramic green sheet or a resin film together with internal electrodes formed on the main surface thereof, and therefore, this type of winding It should be pointed out that the type capacitors are also included in the multilayer capacitor according to the present invention.
以上のように、本発明によれば、内部電極側方のサイ
ドマージン領域が、内部電極の側端縁をエッチングまた
は物理的に除去することにより形成される。すなわち、
積層後にエッチングまたは物理的除去によりサイドマー
ジン領域が形成されるものであるため、積層ずれ等を考
慮することなく必要最小限の幅のサイドマージン領域を
正確に形成することができる。よって、小型・大容量で
あり、かつ容量値のばらつきの少ない積層コンデンサを
得ることができる。As described above, according to the present invention, the side margin region on the side of the internal electrode is formed by etching or physically removing the side edge of the internal electrode. That is,
Since the side margin region is formed by etching or physical removal after stacking, the side margin region having the minimum necessary width can be accurately formed without considering stacking misalignment. Therefore, it is possible to obtain a small-sized and large-capacity multilayer capacitor with small variation in capacitance value.
また、積層後にエッチングまたは物理的除去によりサ
イドマージン領域を形成するものであるため、上記のよ
うな小型・大容量の積層コンデンサを得ることができる
だけでなく、誘電体シートの積層に際しても位置決め許
容範囲が広がるため、積層作業を比較的簡単に行うこと
ができる。さらに、内部電極形成用電極パターンを誘電
体層と同一幅に形成するものであるため、電極パターン
の種類を少なくすることができる。よって、積層コンデ
ンサのコストを低減することが可能となる。Also, since the side margin area is formed by etching or physical removal after stacking, not only the above-mentioned small-sized and large-capacity multilayer capacitor can be obtained, but also the positioning allowable range when stacking the dielectric sheets. Therefore, the stacking work can be performed relatively easily. Further, since the internal electrode forming electrode pattern is formed to have the same width as the dielectric layer, the number of types of electrode patterns can be reduced. Therefore, the cost of the multilayer capacitor can be reduced.
また、上記加熱工程により内部電極側端縁酸化被膜が
形成され、それによって酸化被膜と上下のセラミック層
との密着強度が高められる。従って、内部電極の面積を
増大させた場合であっても、上記酸化被膜とセラミック
層との接合強度が高められるため、デラミネーション等
が生じがたい信頼性に優れた積層コンデンサを提供する
ことが可能となる。Further, the edge electrode oxide film on the internal electrode side is formed by the heating step, and thereby the adhesion strength between the oxide film and the upper and lower ceramic layers is enhanced. Therefore, even when the area of the internal electrode is increased, the bonding strength between the oxide film and the ceramic layer is increased, so that it is possible to provide a highly reliable multilayer capacitor in which delamination or the like hardly occurs. It will be possible.
さらに、サイドマージン領域の形成により生じた空隙
にはシール材が充填されているので、耐湿性が低下する
おそれも少なく、信頼性に優れた積層コンデンサを得る
ことができる。Furthermore, since the sealing material is filled in the voids formed by the formation of the side margin regions, there is little fear that the moisture resistance will decrease, and a multilayer capacitor having excellent reliability can be obtained.
第1図は本発明の一実施例で得られる積層コンデンサの
横断面図、第2図(a)及び(b)は従来の積層コンデ
ンサを製造するのに用いられるセラミックグリーンシー
ト及びその上に形成される内部電極材形状を示す各平面
図、第3図(a)及び(b)は従来の積層コンデンサの
量産に際して用いられる母セラミックグリーンシート及
びその上に形成される幅内部電極材の形状を説明するた
めの各平面図、第4図は本発明の一実施例で用いられる
誘電体シートとしてのセラミックグリーンシート及びそ
の上に形成される内部電極材の形状を説明するための斜
視図、第5図は積層体を示す斜視図、第6図(a)及び
(b)は、従来例及び実施例における内部電極材の側端
縁の形状を説明するための各断面図であり、第7図
(a)及び(b)は、それぞれ、従来例及び実施例にお
ける積層体の圧着後の形状を説明するための略図的断面
図であり、第7図(b)は第5図のVII−VII線に沿う部
分の断面図、第8図は焼結体の側面にレジスト材を付与
した状態を示す斜視図、第9図はエッチング後の内部電
極形状を説明するための平面断面図、第10図はエッチン
グにより生じた空隙を示す略図的拡大断面図、第11図は
シール材充填前の積層コンデンサの斜視図、第12図はシ
ール材を空隙に充填した状態の斜視図である。 図において、11,12は誘電体層としてのセラミックグリ
ーンシート、11a,11b,12a,12bは端縁、11c,11d,12c,12d
は側端縁、13,13a〜13c,14,14a〜14cは内部電極材、17,
19は母セラミックグリーンシート、18a,18b,20a,20bは
母内部電極材、25は焼結体、25a,25bは第1,第2の側
面、25c,25dは第3,第4の側面、26a,26bはレジスト材、
34,35はサイドマージン領域、34a,35aは空隙、36,37は
外部電極、39はシール材としての合成樹脂を示す。FIG. 1 is a cross-sectional view of a monolithic capacitor obtained in one embodiment of the present invention, and FIGS. 2 (a) and 2 (b) are ceramic green sheets used for manufacturing a conventional monolithic capacitor and formed thereon. FIGS. 3 (a) and 3 (b) are plan views showing the shape of the internal electrode material to be formed, and FIG. 3 (a) and FIG. FIG. 4 is a plan view for explaining each shape, and FIG. 4 is a perspective view for explaining the shape of a ceramic green sheet as a dielectric sheet used in one embodiment of the present invention and an internal electrode material formed thereon. FIG. 5 is a perspective view showing the laminated body, and FIGS. 6 (a) and 6 (b) are cross-sectional views for explaining the shape of the side edge of the internal electrode material in the conventional example and the example. Figures (a) and (b) show FIG. 7B is a schematic cross-sectional view for explaining the shape of the laminated body after pressure bonding in the conventional example and the example, and FIG. 7B is a cross-sectional view of a portion taken along the line VII-VII of FIG. 5. , FIG. 8 is a perspective view showing a state in which a resist material is applied to the side surface of the sintered body, FIG. 9 is a plan sectional view for explaining the shape of the internal electrodes after etching, and FIG. 10 is a void created by etching. FIG. 11 is a schematic enlarged cross-sectional view showing FIG. 11, FIG. 11 is a perspective view of the multilayer capacitor before sealing material is filled, and FIG. 12 is a perspective view of a state in which the sealing material is filled in the voids. In the figure, 11 and 12 are ceramic green sheets as dielectric layers, 11a, 11b, 12a and 12b are edges, and 11c, 11d, 12c and 12d.
Is a side edge, 13, 13a to 13c, 14, 14a to 14c are internal electrode materials, 17,
19 is a mother ceramic green sheet, 18a, 18b, 20a and 20b are mother internal electrode materials, 25 is a sintered body, 25a and 25b are first and second side surfaces, 25c and 25d are third and fourth side surfaces, 26a and 26b are resist materials,
34 and 35 are side margin regions, 34a and 35a are voids, 36 and 37 are external electrodes, and 39 is a synthetic resin as a sealing material.
Claims (1)
が積層された積層型の誘電体を有し、前記誘電体層より
も内部電極の幅が狭くされており、それによって内部電
極の側方にサイドマージン領域が設けられた積層コンデ
ンサの製造方法であって、 内部電極が間に介在されて複数の誘電体層が積層されて
おり、かつ内部電極の幅が誘電体層の幅と同一にされて
いる積層型の誘電体を得る工程と、 前記内部電極の側端縁が露出している積層型の誘電体の
側面において、露出している内部電極の側端縁部分をエ
ッチングまたは物理的に除去することにより、サイドマ
ージン領域を形成する工程と、 サイドマージン領域が形成された積層型の誘電体を加熱
し、内部電極の側端縁に酸化被膜を形成する工程と、 サイドマージン領域により形成された空隙に合成樹脂よ
りなるシール材を加圧・注入する工程とを備えることを
特徴とする積層コンデンサの製造方法。1. A laminate type dielectric having a plurality of dielectric layers laminated with an internal electrode interposed therebetween, wherein the width of the internal electrode is narrower than that of the dielectric layer, whereby A method of manufacturing a multilayer capacitor, wherein a side margin region is provided on a side of an electrode, wherein a plurality of dielectric layers are laminated with an internal electrode interposed therebetween, and the width of the internal electrode is equal to that of the dielectric layer. A step of obtaining a laminated dielectric having the same width as the width, and a step of removing the exposed side edge portion of the internal electrode on the side surface of the laminated dielectric where the side edge of the internal electrode is exposed. A step of forming a side margin region by etching or physical removal, a step of heating the laminated dielectric having the side margin region formed, and forming an oxide film on the side edge of the internal electrode, Formed by the side margin region And a step of pressurizing and injecting a sealing material made of a synthetic resin into the voids.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1218279A JPH0828310B2 (en) | 1989-08-24 | 1989-08-24 | Manufacturing method of multilayer capacitor |
US07/663,942 US5144527A (en) | 1989-08-24 | 1990-08-24 | Multilayer capacitor and method of fabricating the same |
DE4091418A DE4091418C2 (en) | 1989-08-24 | 1990-08-24 | Method of manufacturing a multilayer capacitor |
PCT/JP1990/001075 WO1991003064A1 (en) | 1989-08-24 | 1990-08-24 | Laminated capacitor and method of producing the same |
DE4091418T DE4091418T1 (en) | 1989-08-24 | 1990-08-24 | Multilayer capacitor and process for its manufacture |
GB9103350A GB2242070B (en) | 1989-08-24 | 1991-02-18 | Multilayer capacitor and method of fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1218279A JPH0828310B2 (en) | 1989-08-24 | 1989-08-24 | Manufacturing method of multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0382006A JPH0382006A (en) | 1991-04-08 |
JPH0828310B2 true JPH0828310B2 (en) | 1996-03-21 |
Family
ID=16717368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1218279A Expired - Lifetime JPH0828310B2 (en) | 1989-08-24 | 1989-08-24 | Manufacturing method of multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0828310B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11387044B2 (en) | 2019-08-23 | 2022-07-12 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor and method of manufacturing the same |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6795292B2 (en) | 2015-09-15 | 2020-12-02 | Tdk株式会社 | Laminated electronic components |
JP6838381B2 (en) | 2016-12-14 | 2021-03-03 | Tdk株式会社 | Laminated electronic components |
JP6976053B2 (en) | 2016-12-14 | 2021-12-01 | Tdk株式会社 | Laminated electronic components |
JP6984527B2 (en) * | 2018-03-30 | 2021-12-22 | 株式会社村田製作所 | Multilayer ceramic capacitors |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5565423A (en) * | 1978-11-13 | 1980-05-16 | Nichicon Capacitor Ltd | Method of manufacturing laminated film capacitor |
JPS5565421A (en) * | 1978-11-13 | 1980-05-16 | Nichicon Capacitor Ltd | Method of manufacturing laminated porcelain capacitor |
-
1989
- 1989-08-24 JP JP1218279A patent/JPH0828310B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11387044B2 (en) | 2019-08-23 | 2022-07-12 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor and method of manufacturing the same |
US11581145B2 (en) | 2019-08-23 | 2023-02-14 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor and method of manufacturing the same |
US11763991B2 (en) | 2019-08-23 | 2023-09-19 | Samsung Electro-Mechanics Co., Ltd. | Multi-layered ceramic capacitor and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JPH0382006A (en) | 1991-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5144527A (en) | Multilayer capacitor and method of fabricating the same | |
JP2000012377A (en) | Laminated ceramic electronic component and manufacture of the same | |
JP2624849B2 (en) | Manufacturing method of multilayer capacitor | |
JPH0828310B2 (en) | Manufacturing method of multilayer capacitor | |
JP2000340448A (en) | Laminated ceramic capacitor | |
JP4427960B2 (en) | Manufacturing method of thin film laminated electronic component | |
JPH1012455A (en) | Lamination type coil component and its manufacture | |
JP3882718B2 (en) | Manufacturing method of thin film laminated electronic component | |
JP2000106320A (en) | Laminated ceramic capacitor | |
JPH0831397B2 (en) | Manufacturing method of multilayer capacitor | |
JPH0828309B2 (en) | Multilayer capacitor | |
JPH0831396B2 (en) | Manufacturing method of multilayer capacitor | |
JP2002299149A (en) | Laminated ceramic capacitor | |
JP4412837B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JPH07120600B2 (en) | Manufacturing method of multilayer capacitor | |
JP2000049037A (en) | Laminated ceramic capacitor | |
JPH081876B2 (en) | Manufacturing method of multilayer capacitor | |
JP2000049035A (en) | Laminated ceramic capacitor | |
JPH07120599B2 (en) | Manufacturing method of multilayer capacitor | |
JP2766085B2 (en) | Manufacturing method of laminate | |
JPH07120601B2 (en) | Manufacturing method of multilayer capacitor | |
JPH03129812A (en) | Manufacture of laminated capacitor | |
JP3428434B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
JP3523548B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JPH047577B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090321 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100321 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100321 Year of fee payment: 14 |